JP2011082345A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011082345A
JP2011082345A JP2009233448A JP2009233448A JP2011082345A JP 2011082345 A JP2011082345 A JP 2011082345A JP 2009233448 A JP2009233448 A JP 2009233448A JP 2009233448 A JP2009233448 A JP 2009233448A JP 2011082345 A JP2011082345 A JP 2011082345A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
wiring board
semiconductor chip
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009233448A
Other languages
English (en)
Inventor
Takeshi Sakamoto
岳史 坂本
Katsumi Otani
克実 大谷
Kimihito Kuwabara
公仁 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009233448A priority Critical patent/JP2011082345A/ja
Priority to US12/847,526 priority patent/US20110079902A1/en
Publication of JP2011082345A publication Critical patent/JP2011082345A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

【課題】半導体装置の動作時に半導体チップが発する熱を効果的に放熱させるとともに、装置内部での放熱性のバラツキ、及び装置間での放熱性のバラツキを抑える。
【解決手段】半導体装置は、下面に外部接続端子９が設けられた配線基板３１と、配線基板３１の上面上に搭載された半導体チップ１と、配線基板３１の上面上に、半導体チップ１を覆うように設置されたキャップ状の放熱部材１１と、放熱部材１１を配線基板３１の上面上に固定する固定ピン２１と、放熱部材１１のうち半導体チップ１の直上方に位置する部分の下面と半導体チップ１の上面との間に挟まれた伝熱材２とを備えている。
【選択図】図２

Description

本明細書に記載された技術は、半導体装置の放熱構造に関する。
コンピュータや家電製品等に組み込まれる半導体装置においては、高集積化、高機能化によって装置内部に搭載された半導体チップでの発熱量が急激に増大している。半導体チップは高温になると動作不具合が発生する。このため、半導体チップに熱伝導率の高い金属性の放熱板を取り付ける等の放熱対策によって、熱による動作不具合の発生が抑えられている。
放熱部材としては、半導体パッケージの天面に設置された一枚の板状の金属板であるヒートスプレッダ、フィンを多数持つヒートシンク、半導体チップの側方及び上方を覆う放熱キャップ等が用いられている。
いずれの場合においても、発熱源である半導体チップと放熱部材との間には、グリスや伝熱シート等の熱伝導率の高い材料が塗布、設置され、半導体チップからの放熱を妨げないような構造となっている。この場合、グリスや伝熱シートの厚みはできる限り薄く、且つ均一であることが望ましく、グリスや伝熱シートの厚みが厚い、あるいは不均一である場合には放熱性が著しく低下することが知られている。
図１（ａ）は、放熱キャップを備えた従来の半導体装置を示す斜視図であり、（ｂ）は、図１（ａ）に示すIb-Ib線に沿った半導体装置の断面図である（特許文献１参照）。
従来の半導体装置では、配線基板１３０の上面に半導体チップ１０１がフェイスダウン、すなわち回路形成面を配線基板１３０に向けた状態で、はんだバンプ１０３により接合されている。半導体チップ１０１と配線基板１３０との隙間には、接合強度を補強するアンダーフィル材１０４が注入されている。
放熱キャップ１１２は、その上部内面が伝熱材（図示せず）を介して半導体チップ１０１の上面と接している。また放熱キャップ１１２の側壁部の底面の一部または全部は、配線基板１３０の上面と接着剤１５０とにより接着される。半導体チップ１０１により発せられる熱は伝熱材を経由して放熱キャップ１１２に伝わり、この放熱キャップ１１２によって半導体装置全体に散逸される。
また、従来の半導体装置の他の例としては、放熱キャップ１１２の側壁下部に、配線基板１３０に向かって突出部が設けられたものがある（特許文献２参照）。この例では、突出部を設けることで、放熱キャップ１１２の側壁底面が配線基板１３０に直接接触することになっており、放熱キャップ１１２の側壁底面と配線基板１３０の間に挟まれた接着剤１５０の厚みが非対称になるのを抑制し、放熱キャップ１１２の上部内面の半導体チップ１０１上面への接触性を向上させている。
特開２００７−１９４５４３号公報 特開２００７−１６５４８６号公報
放熱キャップ１１２によって半導体チップ１０１が発する熱を効率的に放出するためには、放熱キャップ１１２の上部内面と半導体チップ１０１上面との間隔をできるだけ接近させる必要がある。一般的には放熱キャップと半導体チップの間には熱伝導率の高いグリスや伝熱シート等の伝熱材が配置されるが、これらの伝熱材を薄く、均一な厚みで設置することが重要となる。
図１（ａ）、（ｂ）に示す従来の半導体装置では、接着剤１５０を、放熱キャップ１１２の４つの側壁底面に均一な厚みで塗布することは難しく、各辺毎に接着剤１１５の厚さのバラツキがでるため放熱キャップ１１２に傾斜ができやすい。放熱キャップ１１２が傾いた場合、放熱キャップ１１２の上部内面と半導体チップ１０１の上面との間に設置される伝熱材の分布が不均一となり、放熱性の低下を招く。また、個々の半導体装置間での接着剤厚みのバラツキが発生すると、伝熱材の厚みが半導体装置間でばらつくため、放熱性能の管理が困難であった。
特許文献２に開示されたように、放熱キャップ１１２の側壁底部に突出部を設けた場合、突出部と配線基板１３０とが接触し、接着剤１５０の厚みのバラツキは低減される。しかし、放熱キャップ１１２の上部内面と半導体チップ１０１の上面との距離（すなわち、伝熱材の厚み）のバラツキを発生させる要因は接着剤１５０の厚みのバラツキ以外にも存在する。このため、特許文献２に開示された半導体装置においても伝熱材の厚みのバラツキを十分に抑えることは困難であった。
本発明の目的は、半導体装置の動作時に半導体チップが発する熱を効果的に放熱させるとともに、装置内部での放熱性のバラツキ、及び装置間での放熱性のバラツキを抑えることにある。
本発明の一例に係る半導体装置は、下面に外部接続端子が設けられた配線基板と、前記配線基板の上面上に搭載された半導体チップと、前記配線基板の上面上に、前記半導体チップを覆うように設置されたキャップ状の放熱部材と、前記放熱部材を前記配線基板の上面上に固定する固定ピンと、前記放熱部材のうち前記半導体チップの直上方に位置する部分の下面と前記半導体チップの上面との間に挟まれた伝熱材とを備えている。
この構成によれば、放熱キャップが固定ピンによって配線基板上に固定されるので、放熱キャップが配線基板に対して傾きにくくなっている。また、半導体装置の製造工程で熱を加えても固定ピンによって配線基板の反りが抑えられるので、反りの発生に起因して伝熱材の厚みが不均一になるのを抑えることができる。従って、半導体装置内部での放熱性能のバラツキを抑えることができる。さらに、半導体装置間の放熱性能のバラツキも抑えられる。
また、前記配線基板と前記放熱部材との間に挟まれた伝熱シートをさらに備えることにより、固定ピンに伝わった熱を配線基板へと効果的に伝達することができ、且つ、固定ピンの締め具合を適切に調節することで放熱キャップの配線基板に対する傾きをが発生するのを効果的に抑えることができる。
本発明の半導体装置によれば、放熱部材を備えた半導体装置において、放熱キャップと配線基板とが固定ピンによって固定されているので、例えば締め付け強度を適度に調整することにより配線基板の反りを矯正し、且つ伝熱料の厚みを薄く均一に制御することができる。そのため、放熱性能を向上させ、装置内でのバラツキを抑えたり、装置間の放熱性能のバラツキを抑えることが可能となる。
（ａ）は、放熱キャップを備えた従来の半導体装置を示す斜視図であり、（ｂ）は、図１（ａ）に示すIb-Ib線に沿った半導体装置の断面図である。 （ａ）は、本発明の第１の実施形態に係る半導体装置を配線基板の上方から見た場合の平面図であり、（ｂ）は、（ａ）に示すIIb-IIb線に沿った半導体装置の断面図である。 第１の実施形態の変形例に係る半導体装置を示す断面図である。 本発明の第２の実施形態に係る半導体装置において、固定ピンが設けられた端部を示す断面図である。 本発明の第３の実施形態に係る半導体装置において、固定ピンが設けられた端部を示す断面図である。 本発明の第５の実施形態に係る半導体装置を示す断面図である。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図２（ａ）は、本発明の第１の実施形態に係る半導体装置を配線基板の上方から見た場合の平面図であり、（ｂ）は、（ａ）に示すIIb-IIb線に沿った半導体装置の断面図である。
図２（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、上面上にバンプ（接続部材）３が設けられ、裏面上に外部接続端子として例えば半田ボール９が設けられた配線基板３１と、配線基板３１の上面上にバンプ３を介して、フェイスダウン（回路形成面が配線基板３１の上面に向いた状態）で搭載された半導体チップ１と、半導体チップ１と配線基板３１との隙間を埋めるアンダーフィル材４と、配線基板３１の上面上に被せられ、半導体チップ１を覆う放熱キャップ（放熱部材）１１と、半導体チップ１の裏面（回路形成面に対向する面）上に設けられ、半導体チップ１と放熱キャップ１１とを熱的に接続させる伝熱材２と、放熱キャップ１１の周辺部と配線基板３１との間に挟まれた伝熱シート（伝熱部材）８と、放熱キャップ１１の周辺部及び伝熱シート８を貫通し、放熱キャップ１１を配線基板３１上に固定する固定ピン（固定部材）２１とを備えている。ここで、配線基板３１の「上面」及び「下面」は、それぞれ図２（ｂ）における上面及び下面を意味するものとする。また、図２（ｂ）において、半導体チップ１の上面は回路形成面に対向する裏面となっている。
配線基板３１は、例えば樹脂材料、有機高分子材料、セラミック材料等からなる絶縁層と、銅またはアルミニウム等の導体材料からなる配線が形成された配線層とが積層された多層構造基板である。配線基板３１の上面及び下面には、電極部分が開口されたソルダーレジスト層（図示せず）が設けられている。上下方向に隣接する配線層は、絶縁層に設けられたビアを通じて電気的に接合されている。
放熱キャップ１１は凸部を有している。例えば中央部が凸部である場合、中央部はプレス加工等の加工により周辺部から上方に立ち上げられた構造となっている。
バンプ３は種々の組成の半田で構成されうるが、この他に金や導電性樹脂などで構成されていてもよい。バンプ３は配線基板３１上の電極パッドと半導体チップ１の回路形成面上に設けられた電極パッドとを接続している。
アンダーフィル材４は配線基板３１と半導体チップ１との接合を補強するためのものであり、絶縁性の樹脂などの一般的な材料で構成される。
また、伝熱材２は例えば半導体チップ１の裏面に塗布あるいは設置されたグリスや伝熱シートなどであり、熱伝導率の高い材料で構成されている。熱伝導性はその材料の厚みに反比例するため、伝熱材２は薄く、且つ均一な厚みで半導体チップ１の裏面に形成されることが好ましい。伝熱剤２は、放熱キャップ１１のうち半導体チップ１の直上方に位置する部分の下面に接触しており、伝熱材２により半導体チップ１と放熱キャップ１１との隙間を無くすことで、半導体装置の動作時に半導体チップ１で発生した熱を効率良く放熱キャップ１１に伝えることができ、伝達された熱を効率良く散逸させることができる。
伝熱シート８は、放熱キャップ１１に伝達された熱を配線基板３１へと効率よく排出するために設けられた弾力性のある高放熱絶縁材料であり、シリコーン系ゴムやアクリル系ゴムが材料として用いられることが多い。
本実施形態の半導体装置では、従来の半導体装置と異なり、放熱キャップ１１に固定ピン２１を通すための穴が設けられ、配線基板３１にも穴または溝が設けられている。固定ピン２１は、この穴または溝に螺合されることにより、放熱キャップ１１を配線基板３１上に固定している。
このように、本実施形態の半導体装置では、放熱キャップ１１が固定ピン２１によって配線基板３１上に固定されるので、放熱キャップ１１が配線基板３１に対して傾きにくくなっている。その結果、伝熱材２の厚みも半導体チップ１の裏面全体でほぼ均一になっており、放熱キャップ１１を介して均一に熱を散逸させることができる。
また、固定ピン２１は締め具合を調節することができるので、固定ピン２１の締め付け強度を適切に調整することで、配線基板３１の反りを矯正することができる。さらに、伝熱材２を薄くした状態で固定することもできるので、伝熱材２の厚みを半導体チップ１の裏面全体でほぼ均一にして放熱性能の半導体装置内でのバラツキ、及び半導体装置間のバラツキを抑えることができ、放熱性能を向上させることもできる。
固定ピン２１は、例えば絶縁性のプラスチック等で構成されるが、熱伝導性の良い材料で構成される場合、固定ピン２１を介しても熱を配線基板３１に伝達することができるので、好ましい。固定ピン２１は半導体装置の外部に露出する頭部と、少なくとも放熱キャップ１１、伝熱シート８内に差し込まれた円筒部とを有し、円筒部の径は頭部の径よりも小さくなっている。
また、本実施形態の半導体装置では、放熱キャップ１１及び配線基板３１の平面形状は四辺形であり、放熱キャップ１１の周辺部の各コーナー部に４つの固定ピン２１用の穴が設けられているが、放熱キャップ１１と配線基板３１との密着性をより高めるために放熱キャップ１１周辺部の各辺中間部に固定ピン２１を螺合するための穴を形成し、固定ピン２１を設置してもよい。
放熱キャップ１１は銅やアルミニウムのような熱伝導率の高い金属で構成されており、周辺部は例えば平坦になっており、且つ配線基板３１の上面と略平行になっている。放熱キャップ１１がこのような形状であることにより、固定ピン２１で固定しやすくなっている。
次に、図２（ｂ）を参照して放熱キャップ１１を取り付ける工程について説明する。
まず、銅やアルミニウム等の熱伝導性に優れた金属からなる金属板に一般的な加工方法によって凸部を形成することで、放熱キャップ１１を準備する。放熱キャップ１１の周辺部には固定ピン２１を通すための穴を形成しておく。一方、下面に半田ボール９が形成された配線基板３１の周辺部であって、放熱キャップ１１の穴に対応する位置に、ドリルによって貫通穴を形成する。
次いで、配線基板３１の上面上に、回路形成面を下にした状態で半導体チップ１を搭載する。続いて、配線基板３１と半導体チップ１の隙間にアンダーフィル材４を注入して硬化させた後、半導体チップ１の天面にグリスや伝熱シート等の伝熱材２を塗布あるいは設置する。配線基板３１との間に伝熱シート８を挟んだ状態で配線基板３１の上面上に放熱キャップ１１を被せる。この際には配線基板３１に形成された穴の位置と放熱キャップ１１に形成された穴の位置とを合わせる。アンダーフィル材４としては熱硬化性樹脂等が一般的に用いられる。本工程では、アンダーフィル材４を硬化させるために半導体チップ１、配線基板５０ともに高温環境化に置くが、アンダーフィル材４の硬化後、これらが室温に戻る際、それぞれの材料の熱膨張率のミスマッチにより半導体チップ１及び配線基板３１に反りが発生する。なお、反り量はアンダーフィル材４の注入量のバラツキや、配線基板３１の個体バラツキ、あるいは配線パターンにより変化するため、従来の半導体装置では反りの発生を抑えることが困難であった。
続いて、固定ピン２１を放熱キャップ１１及び配線基板３１の穴に通して放熱キャップ１１を配線基板３１上に固定する。このとき、放熱キャップ１１のうち半導体チップ１の直上方に位置する部分の下面と伝熱材２とは接触し、伝熱材２の厚みが均等になるように固定ピン２１を締める。
固定ピン２１で放熱キャップ１１を固定する前に、アンダーフィル材４が注入、硬化した状態の半導体チップ１と配線基板３１の反り形状、及び配線基板３１の上面から半導体チップ１の裏面（上面）までの高さ、及び放熱キャップ１１の周辺部から見た凸部の高さを事前に測定しておく。その上で、固定ピン２１による締め付け後の配線基板３１の反り量と、配線基板３１の上面から放熱キャップ１１の天面の高さを測定することにより、半導体チップ１と放熱キャップ１１の上部内面との間に配置される伝熱材２の厚みを制御することが可能となり、半導体装置全体の放熱性の向上を図り、放熱性能のバラツキを抑制することができる。
−第１の実施形態の変形例−
図３は、第１の実施形態の変形例に係る半導体装置を示す断面図である。同図は、半導体チップ１が封止樹脂６により封止された場合の半導体装置を示している。
半導体チップ１は配線基板３１の上面に、回路形成面を上に向けた状態でダイボンド材５により接着される。
半導体チップ１上の電極パッドは、配線基板３１の上面に設置された電極パッドとボンディングワイヤ７により電気的に接合されている。半導体チップ１、ダイボンド材５およびボンディングワイヤ７は封止樹脂６により封止される。封止樹脂６の上面と放熱キャップ１１の上部（凸部の天井部分）内面との間の空間には第１の実施形態の半導体装置におけるのと同様の材料からなる伝熱材２が設置されている。すなわち、伝熱剤２は、放熱キャップ１１のうち半導体チップ１の直上方に位置する部分の下面に接触している。なお、固定ピン２１の形状や設置位置など、その他の構成は図２（ａ）、（ｂ）に示す第１の実施形態に係る半導体装置と同様であるので説明を省略する。
以上のような構成であっても、固定ピン２１を適度に締めることで配線基板３１や半導体チップ１の反りを抑え、放熱性能のバラツキを効果的に抑えることができる。
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体装置において、固定ピンが設けられた端部を示す断面図である。
本実施形態の半導体装置において、配線基板３１は例えば板状の基板材料３２と、基板材料３２の上面に形成された第１の配線３３ａと、及び基板材料３２の下面に形成された第２の配線３３ｂと、第１の配線３３ａと第２の配線３３ｂとを接続させるビア３６とを有している。第１の配線３３ａの上、第２の配線３３ｂの上にはソルダレジスト層３４ａ、３４ｂがそれぞれ形成されている。第１の配線３３ａ及び第２の配線３３ｂは固定ピン２１が挿入される配線基板３１の周辺部にも設けられている。
固定ピン２１はプラスチック等の、熱伝導性に優れた絶縁体で構成され、頭部２１ａと、少なくとも放熱キャップ１１及び伝熱シート８を貫通する円筒部２１ｂと、配線基板３１内に挿入されるねじ部２１ｃとで構成されている。円筒部２１ｂの径は頭部２１ａの径よりも小さく、ねじ部２１ｃよりも大きくなっている。なお、固定ピン２１の熱伝導率は、少なくとも基板材料３２やアンダーフィル材４よりも高いことが好ましく、例えば１．０Ｗ／（ｍ・Ｋ）以上であることが好ましい。
このような固定ピン２１では、放熱キャップ１１と配線基板３１とは頭部２１ａ底面の座面にて押圧される。座面と放熱キャップ１１との間には高さを調節するためのばね座金や、シリコーンゴム等の弾力性のある高放熱材料からなる層がスペーサ２２として設けられている。固定ピン２１の円筒部２１ｂの長さは、放熱キャップ１１、スペーサ２２、伝熱シート８及び配線基板３１上面のソルダレジスト層３４ａの応力を加えない状態での総厚みよりも短い。円筒部２１ｂの厚みと上述の部材の総厚みとの差は、スペーサ２２の厚み、伝熱シート８の厚み、及びグリス３５の厚みの和以下となっている。このため、固定ピン２１を締め付けたときにはスペーサ２２および伝熱シート８が収縮し、円筒部２１ｂの底面がグリス３５を介して第１の配線３３ａに接する。グリス３５には熱伝導性の高い材料が用いられる。グリス３５が設けられていると、より効果的に熱を伝達することができるので好ましい。
半導体チップ１から発せられた熱は放熱キャップ１１に拡散する。そのため、熱伝導性に優れた固定ピン２１が配線基板３１上の配線と接触することによって、放熱キャップ１１に伝達された熱を配線基板３１へと伝達し、効果的に散逸させることができる。特に、円筒部２１ｂの底面が直接又は間接に第１の配線３３ａに接触することで、伝達された熱を固定ピン２１を介して熱伝導率の高い金属からなる第１の配線３３ａへと伝達させることができる。さらに、熱は第１の配線３３ａから基板材料３２内に形成されたビア３６を経由して第２の配線３３ｂに拡散するため、結果として半導体装置全体の放熱性を向上させることができる。
（第３の実施形態）
図５は、本発明の第３の実施形態に係る半導体装置において、固定ピンが設けられた端部を示す断面図である。
本実施形態の半導体装置において、配線基板３１は例えば４層の配線層と３層の基板材料とが交互に積層されてなっている。すなわち、上から順に、第１の配線３３ａ、第１の基板材料３２ａ、第２の配線３３ｂ、第２の基板材料３２ｂ、第３の配線３３ｃ、第３の基板材料３２ｃ、及び第４の配線３３ｄが積層されて配線基板３１が構成されている。第１の配線３３ａ上、第４の配線３３ｄ上（配線基板３１の上面上及び下面上）にはソルダレジスト層３４ａと３５ｂがそれぞれ形成されている。
固定ピン２１の構造及び構成材料は第２の実施形態に係る半導体装置とほぼ同様であり、固定ピン２１は頭部２１ａ、円筒部２１ｂ、及びねじ部２１ｃとで構成される。
放熱キャップ１１と配線基板３１は頭部２１ａ底面の座面により押圧される。座面と放熱キャップ１１の間には高さを調節するためのばね座金や、シリコーンゴム等の弾力性のある高放熱材料からなる層がスペーサ２２として設けられている。
図５では、第２の配線３３ｂに固定ピン２１の円筒部２１ｂの底面を接触させる例を示すが、これ以外の配線に円筒部２１ｂの底面が接触していてもよい。図５に示す例では、固定ピン２１の円筒部２１ｂの長さは、放熱キャップ１１、スペーサ２２、伝熱シート８、配線基板３１のソルダレジスト層３４ａ、第１の配線３３ａおよび基板材料３２ａの応力を加えない状態での総厚みよりも短い。円筒部２１ｂの厚みと上述の部材の総厚みとの差はスペーサ２２の厚み、伝熱シート８の厚み、及びグリス３５の厚みの和以下となっている。このため、固定ピン２１を締め付けたときにはスペーサ２２および伝熱シート８が収縮し、円筒部２１ｂの底面が、グリス３５を介して第１の配線３３ａに接する。一般的に４層配線を有する配線基板３１の中間配線層に設けられる配線（第２の配線３３ｂ、第３の配線３３ｃ）は電源線やグランドプレーンとして用いられることが多く、この層と固定ピン２１が接触する面積を増やすことにより放熱性能を向上させることができる。
円筒部２１ｂの底面が第２の配線３３ｂより下方の配線に接する場合も、図５に示す構成と同様に高い放熱性を得ることができる。
なお、固定ピン２１の形状は図５に示す例に限られず、円筒部２１ｂの底面は最上層の配線層を除く配線層のいずれか１層に設けられた配線に直接又は間接に接触していればよい。
（第４の実施形態）
図６は、本発明の第４の実施形態に係る半導体装置を示す断面図である。
本実施形態の半導体装置において、配線基板３１の底面側にある電極パッド（図示せず）は例えばマトリックス状に配置され、半田ボール９を外部接続端子とするＢＧＡ（ボールグリッドアレイ）型の半導体装置である。半導体チップ１は第１の実施形態で説明した方法と同様の方法により配線基板３１に接合されているが、第１の実施形態の変形例に係る方法のように、回路形成面を上に向けた状態で配線基板３１上に搭載されていてもよい。
なお、固定ピン２１は配線基板３１の下側から突出していなくてもよい。
（第５の実施形態）
図６を用いて、本発明の第５の実施形態に係る半導体装置について説明する。
本実施形態の半導体装置はマザーボード４６上に搭載され、マザーボード上の電極は半田ボール９を介して配線基板３１上の電極に電気的に接続される。
また、固定ピン２１は配線基板３１の下側から突出し、この突出部の長さは半田ボール９の高さにほぼ等しい。この半導体装置がマザーボード４６上に半田接合される際には、マザーボード４６上に半田ペースト９１を設け、固定ピン２１の突出部が半田ペースト９１に接触するように、半導体装置をマザーボード４６上に接合する。
この構成によれば、半導体チップ１が発する熱を固定ピン２１を経由してマザーボード４６へと散逸させることが可能となり、半導体装置の放熱性能を向上させることができる。
以上で説明した半導体装置は実施形態の一例を示すものであり、各部材の構成材料や形状等は本発明の趣旨を逸脱しない範囲で適宜変更してもよい。例えば、固定部材は固定ピンに限らず、足割りリベットなど、放熱キャップを配線基板上に固定できるような構造を有しているものであればよい。また、配線基板３１は３層の配線層と２層の基板材料とが交互に積層されてなっていてもよいし、５層以上の配線層と基板材料とが交互に積層されてなっていてもよい。すなわち、Ｎを２以上の整数とすると、配線基板３１は、Ｎ層の配線層と（Ｎ−１）層の基板材料とが交互に積層されてなっているものであればよい。このとき、円筒部２１ｂの底面は上から数えて一層目からＮ層目までの配線層のうちいずれか１層の配線層内の配線に直接又は間接に接触していれば、固定ピン２１を介して配線へと熱を効果的に拡散させることができる。
なお、以上で説明した各実施形態や変形例同士は本発明の趣旨を逸脱しない範囲で適宜組み合わせてもよい。
本発明は、発熱量の多い半導体装置において、放熱性の向上および放熱性能のバラツキの抑制を図り、特にフリップチップ型、ＬＧＡ（ランドグリッドアレイ）、ＢＧＡ（ボールグリッドアレイ）型の半導体装置の設計および製造方法に有効である。
１ 半導体チップ
２ 伝熱材
３ バンプ
４ アンダーフィル材
５ ダイボンド材
６ 封止樹脂
７ ボンディングワイヤ
８ 伝熱シート
９ 半田ボール
１１ 放熱キャップ
２１ 固定ピン
２１ａ 頭部
２１ｂ 円筒部
２１ｃ ねじ部
２２ スペーサ
３１ 配線基板
３２ 基板材料
３２ａ 第１の基板材料
３２ｂ 第２の基板材料
３２ｃ 第３の基板材料
３３ａ 第１の配線
３３ｂ 第２の配線
３３ｃ 第３の配線
３３ｄ 第４の配線
３４ａ ソルダレジスト層
３５ グリス
３６ ビア
４６ マザーボード
５０ 配線基板
９１ 半田ペースト

Claims (12)

  1. 下面に外部接続端子が設けられた配線基板と、
    前記配線基板の上面上に搭載された半導体チップと、
    前記配線基板の上面上に、前記半導体チップを覆うように設置されたキャップ状の放熱部材と、
    前記放熱部材を前記配線基板の上面上に固定する固定ピンと、
    前記放熱部材のうち前記半導体チップの直上方に位置する部分の下面と前記半導体チップの上面との間に挟まれた伝熱材とを備えている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記配線基板と前記放熱部材との間に挟まれた伝熱シートをさらに備え、
    前記固定ピンは少なくとも前記放熱部材及び前記伝熱シートを貫通していることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記固定ピンは熱伝導性を有する絶縁材料で構成されていることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    Ｎを２以上の整数とするとき、前記配線基板は、それぞれに配線が設けられたＮ層の配線層と、（Ｎ−１）層の基板材料とが交互に積層されてなり、
    前記固定ピンは、頭部と、前記頭部の径よりも小さい径を有する円筒部と、前記円筒部の径よりも小さい径を有するねじ部とを含んでおり、
    前記円筒部の底面は、前記Ｎ層の配線層のうちいずれか１つの配線層に設けられた前記配線と直接又は間接に接触していることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記配線基板は、１層の絶縁性の基板材料と、前記基板材料の上面上及び下面上に設けられた配線とを有し、
    前記円筒部の底面は、前記基板材料の上面上に設けられた前記配線と直接又は間接に接触していることを特徴とする半導体装置。
  6. 請求項４に記載の半導体装置において、
    Ｎは４以上であり、前記円筒部の底面は、最上層の配線層を除く配線層のいずれか１層に設けられた配線に直接又は間接に接触していることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１つに記載の半導体装置において、
    前記外部接続端子は前記配線基板の下面上にマトリクス状に配置された半田ボールであることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記固定ピンは前記配線基板の下面から突出しており、前記固定ピンの突出部分の長さは、前記半田ボールの高さと等しいことを特徴とする半導体装置。
  9. 請求項２に記載の半導体装置において、
    前記伝熱シートは熱伝導性及び弾力性を有する絶縁材料で構成されていることを特徴とする半導体装置。
  10. 請求項１〜９のうちいずれか１つに記載の半導体装置において、
    前記固定ピンは前記放熱部材の周辺部を前記配線基板の周辺部上に固定することを特徴とする半導体装置。
  11. 請求項１〜１０のうちいずれか１つに記載の半導体装置において、
    前記半導体チップは回路形成面を下に向けた状態で、前記配線基板上にフリップチップ接続されており、
    前記伝熱材は前記半導体チップの面のうち回路形成面に対向する面上に設けられていることを特徴とする半導体装置。
  12. 請求項１〜１０のうちいずれか１つに記載の半導体装置において、
    封止樹脂をさらに備え、
    前記半導体チップは回路形成面を上に向けた状態で前記配線基板上に搭載されるとともに、前記封止樹脂により封止されており、
    前記伝熱材は、前記放熱部材のうち前記半導体チップの直上方に位置する部分の下面と前記封止樹脂との間に設けられていることを特徴とする半導体装置。
JP2009233448A 2009-10-07 2009-10-07 半導体装置 Pending JP2011082345A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009233448A JP2011082345A (ja) 2009-10-07 2009-10-07 半導体装置
US12/847,526 US20110079902A1 (en) 2009-10-07 2010-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009233448A JP2011082345A (ja) 2009-10-07 2009-10-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2011082345A true JP2011082345A (ja) 2011-04-21

Family

ID=43822570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009233448A Pending JP2011082345A (ja) 2009-10-07 2009-10-07 半導体装置

Country Status (2)

Country Link
US (1) US20110079902A1 (ja)
JP (1) JP2011082345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208802A1 (ja) * 2016-06-01 2017-12-07 三菱電機株式会社 半導体装置
US11062970B2 (en) 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546889B2 (ja) * 2010-02-09 2014-07-09 日本電産エレシス株式会社 電子部品ユニット及びその製造方法
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
EP2608258A1 (en) * 2011-12-20 2013-06-26 STMicroelectronics (Grenoble 2) SAS A package
JP2017112241A (ja) * 2015-12-17 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US20220102288A1 (en) * 2020-09-25 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11817366B2 (en) 2020-12-07 2023-11-14 Nxp Usa, Inc. Semiconductor device package having thermal dissipation feature and method therefor
US20220344235A1 (en) * 2021-04-27 2022-10-27 Nxp Usa, Inc. Semiconductor device package having thermal dissipation feature and method therefor
CN216488027U (zh) * 2021-10-26 2022-05-10 北京比特大陆科技有限公司 芯片模组和电路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511450B (en) * 2001-08-16 2002-11-21 Orient Semiconductor Elect Ltd Heat dissipation plate with inlay pin and its assembly components
US7170165B2 (en) * 2005-02-02 2007-01-30 Agilent Technologies, Inc. Circuit board assembly with a brace surrounding a ball-grid array device
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP5324773B2 (ja) * 2007-11-06 2013-10-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路モジュールとその製造方法
JP2009200347A (ja) * 2008-02-22 2009-09-03 Toshiba Corp 電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208802A1 (ja) * 2016-06-01 2017-12-07 三菱電機株式会社 半導体装置
JPWO2017208802A1 (ja) * 2016-06-01 2018-12-20 三菱電機株式会社 半導体装置
US11062970B2 (en) 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
US11652018B2 (en) 2017-08-29 2023-05-16 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages

Also Published As

Publication number Publication date
US20110079902A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP2011082345A (ja) 半導体装置
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
TWI253701B (en) Bump-less chip package
US6288900B1 (en) Warpage compensating heat spreader
JP5733893B2 (ja) 電子部品装置
US7656015B2 (en) Packaging substrate having heat-dissipating structure
CN111415872A (zh) 形成封装结构的方法
JP5081578B2 (ja) 樹脂封止型半導体装置
US6753613B2 (en) Stacked dice standoffs
US20060249852A1 (en) Flip-chip semiconductor device
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US10916527B2 (en) Apparatuses and methods for semiconductor die heat dissipation
TW201411788A (zh) 集成電路封裝件及其裝配方法
US7057276B2 (en) Semiconductor package with heat sink
US20060060952A1 (en) Heat spreader for non-uniform power dissipation
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
US9271388B2 (en) Interposer and package on package structure
CN113035786A (zh) 半导体结构及其制造方法
TWI659509B (zh) 電子封裝件及其製法
TWI391084B (zh) 具有散熱件之電路板結構
TWI654722B (zh) 半導體裝置
TWI733142B (zh) 電子封裝件
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN109935557B (zh) 电子封装件及其制法
CN215451403U (zh) 半导体封装结构