KR100872265B1 - 웨이퍼 레벨 패키지 및 그 패키징 방법 - Google Patents

웨이퍼 레벨 패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR100872265B1
KR100872265B1 KR1020070047775A KR20070047775A KR100872265B1 KR 100872265 B1 KR100872265 B1 KR 100872265B1 KR 1020070047775 A KR1020070047775 A KR 1020070047775A KR 20070047775 A KR20070047775 A KR 20070047775A KR 100872265 B1 KR100872265 B1 KR 100872265B1
Authority
KR
South Korea
Prior art keywords
wafer
substrate
wafer level
getter
sealing
Prior art date
Application number
KR1020070047775A
Other languages
English (en)
Other versions
KR20080101256A (ko
Inventor
정원규
최석문
하욥
박상희
김태훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070047775A priority Critical patent/KR100872265B1/ko
Priority to US12/153,373 priority patent/US20080283989A1/en
Publication of KR20080101256A publication Critical patent/KR20080101256A/ko
Application granted granted Critical
Publication of KR100872265B1 publication Critical patent/KR100872265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

저온에서 접합공정을 수행하고 내부의 소자가 오염되는 것을 방지하는 웨이퍼 레벨 패키지 및 그 패키징 방법을 제공한다.
본 발명은 소자를 포함하는 소자 영역과 상기 소자에 전기적으로 연결된 내부 패드를 상부면에 구비한 디바이스 기판; 상기 소자에 대응하는 게터(getter)를 하부면에 구비한 캡 기판; 상기 디바이스 기판과 캡 기판 사이에 구비되어 상기 디바이스 기판과 캡 기판을 접합하고, 상기 소자 영역과 게터를 밀봉하는 폴리머 재질로 이루어진 다수의 밀봉 접합부; 및 상기 캡 기판용 웨이퍼를 관통하여 상기 내부 패드에 연결된 다수의 비아를 포함하는 웨이퍼 레벨 패키지 및 그 패키징 방법에 관한 것이다.
본 발명에 따라 밀봉 접합부에 의해 형성된 밀폐 공간에 게터를 구비하여 제조과정 중 발생하는 수분 또는 이물질에 의해 소자 영역의 소자가 오염되는 것을 방지하고, 종래에 금속을 이용한 밀봉접합과정보다 낮은 온도에서 밀봉접합과정이 수행된 웨이퍼 레벨 패키지를 제공할 수 있다.
웨이퍼 레벨 패키지, 게터, 밀봉, 폴리머, 저온 접합

Description

웨이퍼 레벨 패키지 및 그 패키징 방법{Wafer level package and method of wafer level packaging}
도 1은 종래의 웨이퍼 레벨 패키지를 설명하기 위한 예시도.
도 2는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따라 웨이퍼 레벨 패키지를 제조하는 과정을 설명하기 위한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 디바이스 기판용 웨이퍼 10': 디바이스 기판
20: 캡 기판용 웨이퍼 20': 캡 기판
30: 소자 영역 40: 게터
50: 제 1 포토레지스트 패턴 60: 비아
70: 제 2 포토레지스트 패턴 81: 외부 패드
본 발명은 웨이퍼 레벨 패키지 및 그 패키징 방법에 관한 것으로, 특히 저온 에서 접합공정을 수행하고 내부의 소자가 오염되는 것을 방지하는 웨이퍼 레벨 패키지 및 그 패키징 방법에 관한 것이다.
최근 반도체 소자의 소형화 추세에 부응하는 웨이퍼 레벨 패키지 기술에 대한 관심이 증대되고 있다. 웨이퍼 레벨 패키지 기술은 웨이퍼에서 잘라낸 칩 하나 하나를 패키지하는 기존 방식과는 다르게 칩이 분리되지 않은 웨이퍼 상에서 조립까지 끝마치는 반도체 패키지 기술이다.
구체적으로 하나의 반도체가 만들어지기까지는 회로설계, 웨이퍼 가공, 조립 및 검사 등의 4단계 과정을 거치게 되는데, 이 가운데 배선연결 및 패키지 공정을 포함하는 조립 공정은 가공이 끝난 웨이퍼에서 먼저 칩을 잘라낸 후, 잘라낸 칩들 각각을 작은 회로 기판에 부착시키고, 배선을 연결한 후에 플라스틱 패키지를 씌우는 방식이었다.
그런데, 웨이퍼 레벨 패키지 방식은 패키지 재료로 사용되던 플라스틱 대신 웨이퍼 상의 각각의 칩 위에 감광성 절연물질을 코팅하고, 배선을 연결한 후 다시 절연물질을 도포하는 간단한 절차로 패키지 공정이 끝난다.
이와 같은 패키지기술을 적용하면 배선 연결, 플라스틱 패키지와 같은 반도체 조립과정이 단축되며, 더욱이 기존의 반도체조립에 쓰이던 플라스틱, 회로기판, 배선연결용 와이어 등도 필요가 없게 되어 대폭적인 원가절감을 실현할 수 있다. 특히, 칩과 동일한 크기의 패키지 제조가 가능하여 반도체의 소형화를 위해 적용돼 왔던 기존의 칩 스케일 패키지(Chip Scale Package; CSP) 방식의 패키지보다도 대략 20% 이상 패키지 크기를 줄일 수 있다.
이와 같은 웨이퍼 레벨 패키지는 도 1에 도시된 바와 같이, 소자용 제 1 기판(1) 상에는 수많은 소자들이 형성된 소자 활성 영역(4)이 있고, 이 소자 활성 영역(4)을 보호하기 위한 덮개용 제 2 기판(2)이 지지벽(3)에 의해 소자용 제 1 기판(1)에 장착되어 지지되며, 외부 배선용 전극(5)이 덮개용 실리콘 기판(2) 상부로 도출되지 못하고 소자용 기판(1)에 그대로 배치되어 패키지된다.
이러한 종래의 웨이퍼 레벨 패키지를 제조하기 위해 고온에서 접합하는 과정을 거치기 때문에, 소자용 제 1 기판(1)과 덮개용 제 2 기판(2)이 서로 다른 열팽창 계수를 갖는 경우에는 접착이 틀어지거나 균열이 일어나는 등의 접합불량 문제가 발생하므로 소자용 제 1 기판(1)과 덮개용 제 2 기판(2)을 동일한 재질이나 열팽창 성질이 유사한 재질 만을 사용해야 하는 한계가 있었다.
이에 따라, 소자용 제 1 기판(1) 상의 지지벽(3)에 덮어 내부에 구비되는 소자 활성 영역(4)의 소자를 보호하거나 밀봉하는 덮개용 제 2 기판(2)의 재료까지도 고가의 소자용 제 1 기판(1)의 재료와 동일한 것을 사용해야 하므로 원가 절감에도 한계가 있었고, 고가의 기판을 다루는데 필요한 공정도 복잡해지는 문제가 있었다.
또한, 접합에 있어서 밀봉 재료로 폴리머(Polymer)를 사용하는 경우에는 외부 이물질과 수분이 소자 활성 영역(4)에 침투하여 소자를 오염시키는 등의 문제점이 발생하고, 이를 방지하기 위하여 폴리머 대신 금속 등의 재료를 사용하여 밀봉접합하는 경우에는 공정이 복잡해지고 가격이 상승하는 문제점이 있다.
본 발명은 내부의 소자가 오염되는 것을 방지하고 접합 상태가 양호하며 제 조공정 과정이 단순화된 웨이퍼 레벨 패키지를 제공하는데 목적이 있다.
본 발명의 다른 목적은 저온에서 접합공정을 수행하고 내부의 소자가 오염되는 것을 방지하는 웨이퍼 레벨 패키징 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 소자를 포함하는 소자 영역과 상기 소자에 전기적으로 연결된 내부 패드를 상부면에 구비한 디바이스 기판; 상기 소자에 대응하는 게터(getter)를 하부면에 구비한 캡 기판; 상기 디바이스 기판과 캡 기판 사이에 구비되어 상기 디바이스 기판과 캡 기판을 접합하고, 상기 소자 영역과 게터를 밀봉하는 폴리머 재질로 이루어진 다수의 밀봉 접합부; 및 상기 캡 기판용 웨이퍼를 관통하여 상기 내부 패드에 연결된 다수의 비아를 포함하는 웨이퍼 레벨 패키지에 관한 것이다.
또한, 본 발명은 소자 영역의 소자와 상기 소자에 전기적으로 연결된 하나 이상의 내부 패드를 상부면에 구비한 디바이스 기판용 웨이퍼 및 상기 소자 영역에 대응하는 게터(getter)가 하부면에 장착된 캡 기판용 웨이퍼를 폴리머로 이루어진 다수의 밀봉 접합부를 이용하여 접합하는 단계; 상기 캡 기판용 웨이퍼의 상부면에 구비된 제 1 포토레지스트 패턴을 이용하여, 상기 캡 기판용 웨이퍼와 상기 폴리머를 거쳐서 상기 내부 패드 각각을 노출시키는 다수의 비아홀을 형성하기 위한 식각 공정을 수행하는 단계; PVD(Physical Vapor Deposition) 방법을 이용하여 금속 재질을 상기 비아홀에 충진하고 평탄화하여 다수의 비아를 형성하는 단계; 상기 캡 기판용 웨이퍼의 상부면에 구비된 제 2 포토레지스트 패턴을 이용하여 상기 비아에 각각 연결되는 외부 패드를 다수 형성하는 단계; 및 상기 소자 영역, 상기 게터 및 상기 내부 패드를 밀봉하는 외측의 밀봉 접합부를 관통하는 절단선을 따라 절단하는 다이싱(dicing) 공정을 수행하는 단계를 포함하는 웨이퍼 레벨 패키징 방법에 관한 것이다.
본 발명에서 상기 밀봉 접합부의 일부는 상기 비아 및 상기 내부 패드를 둘러싸도록 구비된 것을 특징으로 한다.
본 발명에서 상기 밀봉 접합부의 외측 일부는 상기 소자 영역, 상기 게터 및 상기 내부 패드를 둘러싸는 밀폐 공간을 형성하는 폐곡선 형태로 구비되는 것을 특징으로 한다.
본 발명에서 상기 소자는 IDT(Inter digital transducer) 전극으로 형성된 SAW(Surface Acoustic Wave) 필터인 것을 특징으로 한다.
본 발명에서 상기 게터는 바륨, 마그네슘, 지르코늄, 붉은 인, Ti 중 선택된 어느 하나로 이루어진 것을 특징으로 한다.
본 발명에서 상기 밀봉 접합부의 폴리머는 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머 중 선택된 어느 하나의 폴리머인 것을 특징으로 한다.
본 발명의 상기 다수의 비아홀을 형성하기 위한 식각 공정을 수행하는 단계에서 상기 식각 공정은 RIE(Reactive Ion Etch) 건식 식각 공정으로서, 상기 비아홀을 원통형으로 형성하는 것을 특징으로 한다.
본 발명의 상기 다수의 비아를 형성하는 단계에서 상기 PVD 방법은 상기 금 속 재질을 증착하여 충진하는 스퍼터링(sputtering) 방법인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도시한 단면도이고, 도 3a 내지 도 3e는 본 발명의 실시예에 따라 웨이퍼 레벨 패키지를 제조하는 과정을 설명하기 위한 공정 단면도이다.
먼저, 도 2에 도시된 바와 같이 본 발명의 실시예에 따른 웨이퍼 레벨 패키지는 소자를 포함하는 소자 영역(30)을 상부면에 구비한 디바이스 기판(10'), 캡 기판(20'), 디바이스 기판(10')과 캡 기판(20')을 접합하고 밀봉하는 다수의 밀봉 접합부(11), 게터(getter: 40), 캡 기판(20')을 관통하여 소자 영역(30)에 전기적으로 연결된 비아(60), 및 외부에서 비아(60)에 대한 전기적 연결을 위한 각각의 외부 패드(81,82)를 포함하여 구성된다.
디바이스 기판(10')은 상부면에 IDT(Inter digital transducer) 전극으로 형성된 SAW(Surface Acoustic Wave) 필터, MEMS(Micro Electro Mechanical Systems) 소자 등의 밀봉이 필요한 소자를 포함한 소자 영역(30) 및 소자 영역(30)의 소자와 전기적으로 연결된 하나 이상의 내부 패드(31)를 구비한다.
밀봉 접합부(11)는 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy), 열경화성 폴리머와 같은 폴리머로 이루어지고, 밀봉 접합부(11)의 외측 부분은 소자 영역(30)을 중심으로 원형 또는 사각형 등의 다수의 폐곡선 형태로 구비되며, 밀봉 접합부(11)의 외측 부분 이외에 밀봉 접합부(11)의 내측 부분은 각각의 비아(60)를 둘러싸는 형태로 구비된다. 여기서, 밀봉 접합부(11)는 폴리머의 용 융 온도가 금속의 용융 온도보다는 낮기 때문에 낮은 온도에서 디바이스 기판(10')과 캡 기판(20')을 접합하여 소자 영역(30)의 소자를 밀봉할 수 있다.
캡 기판(20')은 폴리머로 이루어진 밀봉 접합부(11)에 의해 디바이스 기판(10')에 접합되며, 디바이스 기판(10')의 소자 영역(30)에 대응하여 하부면에 예를 들어, 바륨, 마그네슘, 지르코늄, 붉은 인, Ti 중 어느 하나로 이루어진 게터(40)를 구비하여 수분 흡수와 이물질이 소자에 침투하는 것을 방지한다.
비아(60)는 캡 기판(20')을 관통하여 디바이스 기판(10')의 상부면에 구비된 내부 패드(31) 및 캡 기판(20')의 상부면에 구비된 외부 패드(81)에 연결되어, 다수의 내부 패드(31)에 전기적으로 연결된 소자 영역(30)의 소자로부터 전기적 신호를 도출하거나 소자 영역(30)의 소자에 전원을 인가할 수 있다.
이와 같이 구비된 본 발명의 실시예에 따른 웨이퍼 레벨 패키지는 밀봉 접합부(11)에 의해 형성된 밀폐 공간에 게터(40)를 구비하여 제조과정 중 발생하는 수분 또는 이물질에 의해 소자 영역(30)의 소자가 오염되는 것을 방지하며, 폴리머 재질로 이루어진 밀봉 접합부(11)에 의해 밀봉 접합이 이루어지므로 종래에 금속을 이용한 밀봉접합과정보다 낮은 온도에서 밀봉접합과정이 수행될 수 있다.
이하, 이와 같이 구성된 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 도 3a 내지 도 3e를 참조하여 설명한다.
본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법은 도 3a에 도시된 바와 같이, 소자 영역(30)과 소자 영역(30)의 소자와 전기적으로 연결된 하나 이상의 내부 패드(31)를 상부면에 구비한 디바이스 기판용 웨이퍼(10) 및 소자 영 역(30)에 대응하는 게터(40)를 아랫면에 장착한 캡 기판용 웨이퍼(20)를 폴리머로 이루어진 밀봉 접합부(11)에 의해 접합하고 밀봉 접합부(11)를 경화시켜 소자 영역(30)의 소자를 밀봉한다. 여기서, 디바이스 기판용 웨이퍼(10)의 상부면에 구비되는 소자 영역(30)의 소자는 밀봉 장착이 필요한 소자로서, 예를 들어 IDT 전극으로 형성된 SAW 필터이고 소자 영역(30)의 SAW 필터는 하나 이상의 내부 패드(31)에 각각 전기적으로 연결된다.
디바이스 기판용 웨이퍼(10) 및 캡 기판용 웨이퍼(20)를 폴리머로 이루어진 밀봉 접합부(11)에 의해 접합할 때, 밀봉 접합부(11)가 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy), 열경화성 폴리머와 같은 재질을 이용하여, 금속의 용융온도보다 낮은 80℃ ~ 150℃에서 용융되어 디바이스 기판용 웨이퍼(10)와 캡 기판용 웨이퍼(20)를 접합하므로, 온도에 의한 디바이스 기판용 웨이퍼(10)와 캡 기판용 웨이퍼(20)의 열적 변형과 손상을 방지할 수 있다.
또한, 캡 기판용 웨이퍼(20)의 아랫면에서 소자 영역(30)의 SAW 필터에 대응하는 게터(40)를 이용하여, 접합 과정 중 발생하는 수분 또는 이물질에 의해 소자 영역(30)의 SAW 필터가 오염되는 것을 방지하게 된다.
디바이스 기판용 웨이퍼(10)와 캡 기판용 웨이퍼(20)를 폴리머에 의해 접합한 후, 도 3b에 도시된 바와 같이 캡 기판용 웨이퍼(20)의 상부면에 제 1 포토레지스트 패턴(50)을 패터닝(patterning)하여 구비하고, 각각의 내부 패드(31)에 연결되는 비아(60)를 위한 비아홀(도시하지 않음)을 형성하기 위해 식각을 수행한다.
제 1 포토레지스트 패턴(50)을 이용하여 비아홀을 형성하기 위한 식각은 습 식 식각 또는 건식 식각을 수행하며, 본 발명의 실시예에서는 포토레지스트 패턴(50)을 이용하는 습식 식각을 수행하여 캡 기판용 웨이퍼(20)와 밀봉 접합부(11)를 거쳐서 내부 패드(31) 까지 구경 면적이 좁아지는 형태로 내부 패드(31)를 노출하는 비아홀을 형성하거나, 또는 RIE(Reactive Ion Etch)의 건식 식각을 수행하여 캡 기판용 웨이퍼(20)와 밀봉 접합부(11)를 거쳐서 내부 패드(31)까지 원통형의 비아홀을 형성할 수 있다.
제 1 포토레지스트 패턴(50)을 이용하여 비아홀을 형성한 후, 도 3c에 도시된 바와 같이 PVD(Physical Vapor Deposition) 방법을 이용하여 금속 재질을 비아홀에 충진하고, CMP(Chemical Mechanical Polishing) 공정을 수행하여 비아홀에 충진된 금속과 캡 기판용 웨이퍼(20)의 상부면을 평탄화함으로써 비아(60)를 형성한다. 여기서, 도 3c에 도시된 비아(60)를 형성하기 위한 PVD 방법은 예를 들어, 스퍼터링(sputtering) 방법으로서 Al, Cu 등의 전기전도성의 금속을 증착하여 내부 패드(31)를 노출하는 비아홀에 충진할 수 있다.
CMP 공정을 수행하여 평탄화된 다수의 비아(60)를 형성한 후, 도 3d에 도시된 바와 같이 캡 기판용 웨이퍼(20)의 상부면에서 포토레지스트를 패터닝하여 비아(60)에 각각 연결되는 외부 패드(81)를 형성하기 위한 제 2 포토레지스트 패턴(70)을 형성한다.
이와 같이 제 2 포토레지스트 패턴(70)을 형성한 후, 제 2 포토레지스트 패턴(70)이 구비된 캡 기판용 웨이퍼(20)의 상부면에 대해 스퍼터링 방법과 같은 PVD 방법을 이용하여, 제 2 포토레지스트 패턴(70) 사이에 전기전도성의 금속을 증착하 여 매립하고 CMP 공정을 수행하여 평탄화한다.
제 2 포토레지스트 패턴(70) 사이에 전기전도성의 금속을 증착하여 매립하고 CMP 공정을 수행한 후, 제 2 포토레지스트 패턴(70)을 제거하는 에싱(ashing) 공정과 세정(cleaning) 공정을 수행하여, 도 3e에 도시된 바와 같이 캡 기판용 웨이퍼(20)의 상부면에 외부 패드(81)를 구비한다.
도 3e에 도시된 바와 같이 캡 기판용 웨이퍼(20)의 상부면에 외부 패드(81)를 구비한 후, 소자 영역(30)의 SAW 필터를 밀봉하는 패키지 단위로 분리하기 위해 절단선(A)을 따라 절단하는 다이싱(dicing) 공정을 수행한다.
따라서, 절단선(A)을 따라 절단하는 다이싱(dicing) 공정을 수행한 후에 도 2에 도시된 바와 같이 소자 영역(30)의 SAW 필터를 폴리머로 이루어진 다수의 밀봉 접합부(11)에 의해 밀봉된 웨이퍼 레벨 패키지를 제공할 수 있고, 서로 다른 열팽창계수를 갖는 디바이스 기판용 웨이퍼(10) 및 캡 기판용 웨이퍼(20)를 서로 접합할 때 고온에 따른 변형이나 균열이 발생하는 것을 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 밀봉 접합부에 의해 형성된 밀폐 공간에 게터를 구비하여 제조과정 중 발생하는 수분 또는 이물질에 의해 소자 영역의 소자가 오염되는 것을 방지하고, 종래에 금속을 이용한 밀봉접합과정보다 낮은 온도에서 밀봉접합과정이 수행된 웨이퍼 레벨 패키지를 제공할 수 있다.
또한, 본 발명은 밀폐 공간에 게터를 구비하여 제조과정 중 발생하는 수분 또는 이물질에 의해 소자 영역의 소자가 오염되는 것을 방지하고, 종래에 금속을 이용한 밀봉접합과정보다 낮은 온도에서 폴리머 재질을 이용하여 밀봉 접합이 이루어지므로 서로 다른 열팽창계수를 갖는 웨이퍼를 서로 접합할 때 고온에 따른 변형이나 균열이 발생하는 것을 방지하는 웨이퍼 레벨 패키징 방법을 제공할 수 있다.

Claims (16)

  1. 소자를 포함하는 소자 영역과 상기 소자에 전기적으로 연결된 복수개의 내부 패드를 상부면에 구비한 디바이스 기판;
    상기 소자에 대응하는 흡습성의 게터(getter)를 하부면에 구비하며, 그 상부면에 복수개의 외부 패드가 구비되는 캡 기판;
    상기 캡 기판을 관통하여 상기 내부 패드 및 외부 패드를 서로 연결하는 복수개의 비아; 및
    상기 디바이스 기판과 캡 기판 사이에 구비되어 상기 디바이스 기판과 캡 기판을 접합하고, 상기 소자 영역과 게터를 밀봉하며, 상기 비아 및 내부 패드를 둘러싸는 폴리머 재질로서 상기 게터와 다른 재질로 이루어진 복수개의 밀봉 접합부;
    를 포함하는 웨이퍼 레벨 패키지.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 밀봉 접합부의 외측 일부는 상기 소자 영역, 상기 게터 및 상기 내부 패드를 둘러싸는 밀폐 공간을 형성하는 폐곡선 형태로 구비되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  5. 제 1 항에 있어서,
    상기 소자는 IDT(Inter digital transducer) 전극으로 형성된 SAW(Surface Acoustic Wave) 필터인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  6. 제 1 항에 있어서,
    상기 게터는 바륨, 마그네슘, 지르코늄, 붉은 인, Ti 중 선택된 어느 하나로 이루어진 것을 특징으로 하는 웨이퍼 레벨 패키지.
  7. 제 1 항 및 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 밀봉 접합부의 폴리머는 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머 중 선택된 어느 하나의 폴리머인 것을 특징으로 하는 웨이퍼 레벨 패키지.
  8. 소자 영역의 소자와 상기 소자에 전기적으로 연결된 하나 이상의 내부 패드를 상부면에 구비한 디바이스 기판용 웨이퍼 및 상기 소자 영역에 대응하는 게터(getter)가 하부면에 장착된 캡 기판용 웨이퍼를 폴리머로 이루어진 다수의 밀봉 접합부를 이용하여 접합하는 단계;
    상기 캡 기판용 웨이퍼의 상부면에 구비된 제 1 포토레지스트 패턴을 이용하여, 상기 캡 기판용 웨이퍼와 상기 폴리머를 거쳐서 상기 내부 패드 각각을 노출시키는 다수의 비아홀을 형성하기 위한 식각 공정을 수행하는 단계;
    PVD(Physical Vapor Deposition) 방법을 이용하여 금속 재질을 상기 비아홀에 충진하고 평탄화하여 다수의 비아를 형성하는 단계;
    상기 캡 기판용 웨이퍼의 상부면에 구비된 제 2 포토레지스트 패턴을 이용하여 상기 비아에 각각 연결되는 외부 패드를 다수 형성하는 단계; 및
    상기 소자 영역, 상기 게터 및 상기 내부 패드를 밀봉하는 외측의 밀봉 접합부를 관통하는 절단선을 따라 절단하는 다이싱(dicing) 공정을 수행하는 단계
    를 포함하는 웨이퍼 레벨 패키징 방법.
  9. 제 8 항에 있어서,
    상기 밀봉 접합부의 일부는 상기 비아 및 상기 내부 패드를 둘러싸도록 구비된 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  10. 제 8 항에 있어서,
    상기 다수의 비아를 형성하는 단계는
    상기 비아홀에 충진된 금속 재질에 대해 CMP(Chemical Mechanical Polishing) 공정을 수행하여 상기 캡 기판용 웨이퍼의 상부면과 함께 평탄화하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  11. 제 8 항에 있어서,
    상기 다수의 밀봉 접합부를 이용하여 접합하는 단계에서
    상기 밀봉 접합부의 외측 일부는 상기 소자 영역, 상기 게터 및 상기 내부 패드를 둘러싸는 밀폐 공간을 형성하는 폐곡선 형태로 구비되는 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  12. 제 8 항에 있어서,
    상기 게터는 바륨, 마그네슘, 지르코늄, 붉은 인, Ti 중 선택된 어느 하나로 이루어지는 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  13. 제 8 항에 있어서,
    상기 밀봉 접합부의 폴리머는 BCB(Benzocyclobutene), DFR(Dry Film Resin), 에폭시(epoxy) 및 열경화성 폴리머 중 선택된 어느 하나의 폴리머인 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  14. 제 8 항에 있어서,
    상기 다수의 비아홀을 형성하기 위한 식각 공정을 수행하는 단계에서
    상기 식각 공정은 RIE(Reactive Ion Etch) 건식 식각 공정으로서, 상기 비아 홀을 원통형으로 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  15. 제 8 항에 있어서,
    상기 다수의 비아를 형성하는 단계에서
    상기 PVD 방법은 상기 금속 재질을 증착하여 충진하는 스퍼터링(sputtering) 방법인 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
  16. 제 8 항에 있어서,
    상기 소자는 IDT(Inter digital transducer) 전극으로 형성된 SAW(Surface Acoustic Wave) 필터인 것을 특징으로 하는 웨이퍼 레벨 패키징 방법.
KR1020070047775A 2007-05-16 2007-05-16 웨이퍼 레벨 패키지 및 그 패키징 방법 KR100872265B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070047775A KR100872265B1 (ko) 2007-05-16 2007-05-16 웨이퍼 레벨 패키지 및 그 패키징 방법
US12/153,373 US20080283989A1 (en) 2007-05-16 2008-05-16 Wafer level package and wafer level packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047775A KR100872265B1 (ko) 2007-05-16 2007-05-16 웨이퍼 레벨 패키지 및 그 패키징 방법

Publications (2)

Publication Number Publication Date
KR20080101256A KR20080101256A (ko) 2008-11-21
KR100872265B1 true KR100872265B1 (ko) 2008-12-05

Family

ID=40026678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047775A KR100872265B1 (ko) 2007-05-16 2007-05-16 웨이퍼 레벨 패키지 및 그 패키징 방법

Country Status (2)

Country Link
US (1) US20080283989A1 (ko)
KR (1) KR100872265B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609466B2 (en) 2009-07-15 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Cap and substrate electrical connection at wafer level
DE102011056742B4 (de) 2011-05-09 2019-07-18 Conti Temic Microelectronic Gmbh Steuergerät mit einer Getterschicht in einem Kraftfahrzeug
US9881845B1 (en) * 2016-10-12 2018-01-30 Advanced Semiconductor Engineering, Inc. Electronic device, lid structure and package structure
WO2018125162A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Semiconductor package having passive support wafer
KR102007267B1 (ko) * 2018-02-14 2019-08-06 주식회사 오킨스전자 이중 가스켓 구조를 갖는 필터 칩 패키지와 웨이퍼 레벨 패키지
US11417819B2 (en) * 2020-04-27 2022-08-16 Microsoft Technology Licensing, Llc Forming a bumpless superconductor device by bonding two substrates via a dielectric layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878569A (ja) * 1994-09-07 1996-03-22 Nippondenso Co Ltd 電子部品用パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878569A (ja) * 1994-09-07 1996-03-22 Nippondenso Co Ltd 電子部品用パッケージ

Also Published As

Publication number Publication date
KR20080101256A (ko) 2008-11-21
US20080283989A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
US9362139B2 (en) Method of making a semiconductor device having a functional capping
US20160365379A1 (en) Electronic device package and fabricating method thereof
KR100872265B1 (ko) 웨이퍼 레벨 패키지 및 그 패키징 방법
KR100951284B1 (ko) 웨이퍼 레벨 패키지 제조방법
US9142695B2 (en) Sensor package with exposed sensor array and method of making same
JP2014131830A (ja) 微小電気機械部品を作製する方法および微小電気機械部品
JP2006173599A (ja) 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
TWI555069B (zh) 晶圓結構之電耦合
US20080296714A1 (en) Wafer level package of image sensor and method for manufacturing the same
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
TWI449134B (zh) 積體封裝
CN109216209B (zh) 集成电路封装件及其形成方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
US7670878B2 (en) Method for manufacturing semiconductor package
KR102105387B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR102207617B1 (ko) 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법
US8878356B2 (en) Package structure having micro-electro-mechanical system element and method of fabrication the same
KR20110068489A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP2006303061A (ja) ウェハレベル半導体装置の製造方法
KR102409479B1 (ko) 웨이퍼 레벨 허메틱 패키지 제조방법
KR100878409B1 (ko) 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
TWI730933B (zh) 晶片封裝結構及其製作方法
US11462478B2 (en) Layer for buffer semiconductor device including microelectromechnical system (MEMS) device
CN109802031B (zh) 一种声表面波器件的封装方法及结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee