JP2006173599A - 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ - Google Patents

微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ Download PDF

Info

Publication number
JP2006173599A
JP2006173599A JP2005349259A JP2005349259A JP2006173599A JP 2006173599 A JP2006173599 A JP 2006173599A JP 2005349259 A JP2005349259 A JP 2005349259A JP 2005349259 A JP2005349259 A JP 2005349259A JP 2006173599 A JP2006173599 A JP 2006173599A
Authority
JP
Japan
Prior art keywords
wafer
active device
mems
package
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005349259A
Other languages
English (en)
Inventor
Ronald S Fazzio
エス. ファッチオ ロナルド
Thomas E Dungan
イー. ダンガン トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2006173599A publication Critical patent/JP2006173599A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

【課題】処理工程を減らし、製造工程を簡素化してコストを抑えたウエハパッケージを提供する。
【解決手段】一体型ウエアパッケージ10は、MEMS部品21を備えているMEMSウエハ20と、能動デバイス回路を備えている能動デバイスウエハ12と、MEMSウエハと能動デバイスウエハとの間に挟まれて、MEMS部品の周囲に封止チャンバを形成している封止リング32と、ウエハパッケージへの外部接触25A、26A、27A、28Aとを有し、外部接触はウエハパッケージへ外部からアクセス可能にするとともに、能動デバイスウエハの能動デバイス回路へ電気的に接続している。
【選択図】図1

Description

本発明はウエハレベルでの電気デバイスの製造に関するものである。より具体的には、ウエハレベルにおいて微細電気機械システム部品を能動半導体部品へボンディングしたウエハパッケージに関する。
多くの電気デバイスは非常にデリケートであり、過酷な外部条件や損傷の原因となる環境中の汚染物質から守らなければならない。このことは、圧電薄膜共振器(FBAR)、SMR(solidly Mounted Resonator)、及び表面弾性波(SAW)素子等の微細電気機械システム(MEMS)デバイスにとっては特に重要である。このようなMEMSデバイスは従来から気密パッケージで絶縁されるか、又はMEMSデバイス上にマイクロキャップ層を設けることにより気密封止されて来たものである。
このように気密封止されたMEMSデバイスは更に、このMEMSデバイスへ電気的に接続出来るようにアクセスポイントが設けられていなければならない。例えば、ウエハパッケージにマイクロキャップを含むように構成されたFBARデバイスには、ウエハパッケージ中のFBARデバイスから外部の電気部品(例えば半導体部品)へと電気接続出来るように、そのマイクロキャップ又はその他の所を貫通する穴、又はビアが設けられていなければならない。MEMSデバイス及び能動半導体デバイスは、いずれも特別な製造工程を要することから、MEMSデバイスと能動半導体デバイスの両方を同じウエハ上に製作する場合には、性能面、製造面及びコスト面において多大な妥協をしなければならない。
本発明は、このような妥協をしないですむように処理工程を減らし、製造工程を簡素化してコストを抑えたウエハパッケージを提供することを目的としている。
本発明の一態様は、微細電気機械システム(MEMS)ウエハと、能動デバイスウエハと、そして封止リングとを具備した一体型ウエハパッケージを提供するものである。MEMSウエハは第一の面を持ち、この第一の面上に少なくとも1つのMEMS部品を含んでいる。能動デバイスウエハは第一の面を持ち、この第一の面上に少なくとも1つの能動デバイス回路を含んでいる。封止リングはMEMSウエハの第一の面に近接しており、MEMS部品を周囲から気密封止している。外部接触はウエハパッケージ上に設けられている。この外部接触はウエハパッケージへ外部からアクセスするのを可能とするものであり、能動デバイスウエハの能動デバイス回路とも電気的に接続している。
添付図は、本発明が更に理解されるように提示するものであり、本発明の実施例を描いている。これらに対応する記述と共に、本発明の原理を説明する役割を担うものである。本発明の他の実施例及び本発明の利点は、以下の詳細説明を読むことで、より容易に明らかとなるものである。図中の要素は、大きさを必ずしも正確に示すものではない。対応する同様の要素には、同様の符号を付している。
以下の詳細説明において、本明細書の一部を構成する添付図を参照するが、これらの図には本発明を実施することが出来る特定の実施例を例示したものである。これに関する「上部」、「底部」、「前部」、「後部」、「先頭」、「末端」等という語は、説明している図に描かれた配列に基づいて使用されている。本発明の実施例における部品は、様々に異なる配置が可能であり、方向や位置を示す語は説明目的で使用されているもので、限定的なものではない。また、本発明の範囲から離れることなく異なる実施例を採用したり、構造的、論理的な変更を加えることが出来るのは言うまでも無い。従って以下の詳細説明は限定的に捉えられるべきものではない。
図1は、本発明に基づく一体型ウエハレベル・パッケージ10を描いたものである。ウエハパッケージ10は、能動デバイスウエハ12、及びMEMSウエハ20を含んでいる。一実施例においては、MEMSウエハ20は圧電薄膜共振器(FBAR)基板ウエハであり、能動デバイスウエハ12は相補型金属酸化膜半導体(CMOS)基板ウエハである。ウエハパッケージ10は、MEMSウエハ20と能動デバイスウエハ12とを、各々が未だウエハレベルにあるうちに組み合わせて一体型ウエハパッケージとしたものである。そしてウエハパッケージ10は外部接触(以下に詳細を説明する25A、26A、27A及び28A)を含んでおり、これらはウエハパッケージ10へ外部からアクセスさせて、ウエハパッケージ10を他の外部部品と電気的に接続させるものである。本発明に基づいて複数のウエハパッケージ10(「ダイ」とも呼ばれる)を形成することが可能である。
一実施例においては、能動デバイスウエハ12は、第一及び第二の相互接続14及び16を備えており、これらがCMOS回路等の能動デバイス回路へと電気的に接続する。能動デバイスウエハ12に接して誘電体層30が設けられている。誘電体層30は、エッチングにより複数の隆起部、即ちリッジを形成している。具体的には、環状リッジ32が能動デバイスウエハ12の外周に配置されており、この外周全体に延びている。更に、第一及び第二の外側リッジ34及び36と第一及び第二の内側リッジ38及び39がある。一実施例においては、内側及び外側リッジ34、36及び38、39は、ダイを取り囲むものではない。
メタライゼーション層40(図3)は誘電体層30上に形成され、誘電体層30に対して特定の位置で接触するようにエッチングされている。メタライゼーション層40は、リフトオフ技術により形成及びパターニングされるものであっても良い。メタライゼーション層40により形成された接触には、環状リッジ32に接して能動デバイスウエハ12の外周に形成され、外周全体に亘って延びる環状接触42が含まれる。更に形成されるのは、(第一及び第二の外側リッジ34、36に接する)第一及び第二の外側接触44及び46と、第一及び第二の内側接触48及び49(第一及び第二の内側リッジ38、39に接する)である。
ウエハパッケージ10においては、能動デバイスウエハ12、誘電体層30及びメタライゼーション層40を組み合わせたものの上にMEMSウエハ20が最後に配置される。ウエハパッケージ10の一実施例においては、MEMSウエハ20は、能動デバイスウエハ12、誘電体層30及びメタライゼーション層40を組み合わせたものの上から熱圧着される。
MEMSウエハ20は、FBAR21のようなMEMS部品を含んでいる。MEMSウエハ20上には、単一のMEMS部品、複数の部品、又はSMR等の他のMEMS部品を追加して、又は先のものに代えて設けることが出来る。MEMSウエハ20には更に第一及び第二のMEMSウエハ接触22及び24が形成されており、これらの接触は各々FBAR21と電気的に接続されている。MEMSウエハ20は更に第一及び第二の外側ビア25及び26と、第一及び第二の内側ビア27及び28とを含んでいる。ビア25〜28は、ウエハパッケージ10内部へ外部デバイスからアクセスするのを可能にするものである。第一及び第二の外側MEMSウエハ接触25A及び26Aが第一及び第二の外側ビア25及び26に設けられ、そして第一及び第二の内側MEMSウエハ接触27A及び28Aが第一及び第二の内側ビア27及び28に設けられている。MEMSウエハ接触25A〜28Aは、外部からウエハパッケージ10内部へ電気的に接続させるのを可能にするものである。一実施例においては、環状接触42と類似していて、これと位置合わせされた外周ボンディングパッドをMEMSウエハ20に設けて、MEMSウエハ20と能動デバイスウエハ12とに良好な封止を形成させても良い。
一実施例においては、ウエハパッケージ10外部への電気的な接続は、能動デバイスウエハ12上にある能動デバイス回路が有する。具体的には、第一及び第二の外側MEMS接触25A及び26Aが第一及び第二の外側接触44及び46と結合し、これらが次に第一及び第二の相互接続14及び16と結合している。第一及び第二の相互接続14及び16は能動デバイスウエハ12上の能動デバイス回路へと結合されている。このように、第一及び第二の外側MEMSウエハ接触25A及び26Aがウエハパッケージ10上に設けられ、外部デバイスに対して能動デバイスウエハ12へ電気的に接続されるようになっている。第一及び第二の相互接続14及び16は説明上のものであり、これらに限定する意図は無い。例えば、相互接続を2つとすることは一部のアプリケーションにおいては有用ではあるが、更なる相互接続を利用したものであっても本発明に包含されるものであることは当業者であれば明らかである。
一実施例においては、ウエハパッケージ10の外部への電気的な接続は、MEMSウエハ20上にあるFBAR21等のMEMS部品に設けることが出来る。具体的には、第一及び第二の内側MEMSウエハ接触27A及び28Aは第一及び第二のMEMS接触22及び24へと結合されており、そしてこれらは次にFBAR21に結合されている。このように、第一及び第二の内側MEMSウエハ接触27A及び28Aはウエハパッケージ10上に設けられており、MEMS部品であるFBAR21を外部デバイスへ電気的に接続させることができる。
他の実施例においては、電気的な接続はMEMSウエハ20と能動デバイスウエハ12との間にウエハレベルで直接設けることができる。例えば、第一及び第二の内側接触48及び49が能動デバイスウエハ12上の能動デバイス回路に向かって延び、これにより第一及び第二のMEMSウエハ接触22及び24が能動デバイス回路へ結合されるように、誘電体層30を更にエッチングすることが出来る。このような実施例においては、MEMSウエハ20への唯一の電気的な接続が能動デバイス回路への直接内部接続となるよう、第一及び第二の内側ビア27及び28は取り除かれる。更に他の実施例においては、外部への電気的な接続は能動デバイスウエハ12を通じた1つ又は複数のビアにより作ることも出来る。
ウエハパッケージ10においては、環状リッジ32がMEMSウエハ20を保護しており、これと同時に外部への電気的な接続が能動デバイスウエハ12及び/又はMEMSウエハ20に作られている。本発明によれば、ウエハパッケージ10が一体化(singulate)された時点で能動デバイスウエハ12及びMEMSウエハ20が既に電気的に接続した状態となっているように、ウエハパッケージ10はウエハレベルで製作される。このようにして、一体化後にMEMSウエハ20を能動デバイスウエハ12へと電気的に接続するというステップが回避されるのである。
誘電体層30は基本的にMEMS部品であるFBAR21を保護し封止している。具体的には、誘電体層30の環状リッジ32はMEMSウエハ20と能動デバイスウエハ12との間の、これらの外周において環状接触42と直接接して延びている。このように、環状リッジ32はFBAR21(及び様々なスルー電気接触)を取り囲んでいる。よって環状リッジ32、環状接触42、能動デバイスウエハ12及びMEMSウエハ20はそれらを組合わせることによって封止チャンバを形成しているのである。一実施例においては、この封止チャンバは気密封止している。このチャンバはMEMS部品であるFBAR21を封止するものである。
更に封止は、ビア周囲を封止する為の他のリッジ構造によっても提供される。具体的には、第一及び第二の外側リッジ34及び36が、それぞれ第一及び第二の外側ビア25及び26の周囲を封止する。そして第一及び第二の内側リッジ38及び39が、それぞれ第一及び第二の内側ビア27及び28の周囲を封止するものである。
ある製造手順に基づくウエハパッケージ10の製造方法を図2〜図4に示した。図2においては、第一及び第二の相互接続14及び16をその表面に持つ能動デバイスウエハ12が描かれている。第一及び第二の相互接続14及び16は、能動デバイスウエハ上にあるCMOS回路等の能動デバイス回路へと電気的に接続される。更に誘電体層30が能動デバイスウエハ12に接して形成されているところが描かれている。他の実施例においては、誘電体層30をMEMSウエハ20に形成し、これをエッチングすることにより封止を形成しても良い。他の一部のアプリケーションにおいては、誘電体層30をMEMSウエハ20上に設けることが現実的ではない場合がある。
一実施例においては、誘電体層30の一部分をエッチングし、これによりMEMSウエハへ取り付け後にMEMS部品を封止するチャンバを作るためには、誘電体層が十分な厚さを持っていなければならない。更に一実施例においては、誘電体層30は10MPa〜60MPaの圧力で300℃〜425℃範囲の温度に晒される可能性があるボンディング条件に耐え得るものでなければならない。ある場合には、これらの条件下で二時間も耐えることが出来なければならない。誘電体層30は窒化シリコン、酸化シリコン及び他の同様の材料とすることが出来る。
他の一部の実施例においては、封止チャンバの気密封止と蒸気障壁をより確実なものとするように、幾つかの追加シリコン層を誘電体層30上にスパッタリングすることも出来る。これはアプリケーションによっては、チャンバ中の蒸気が熱に反応して気密チャンバをはじけ破ってしまう「ポップコーン効果」を回避する為、気密チャンバの蒸気を除くことが望ましい。一部のアプリケーションにおいては、気密性が不十分なことからFBARデバイスの性能劣化を生じる可能性もある。しかしながら、本発明に基づく他のMEMSデバイスには気密封止を要さないものもあり、この場合、追加層は必要ではない。
図3は製作手順のその後の段階を描いたものであり、誘電体層30がエッチングされて複数の隆起部、即ちリッジが作られて、これらはガスケット構造体を形成するものである。これは、一実施例においては能動デバイスウエハ12と誘電体層30とを組み合わせたものの上にパターニングによりマスクを形成し、その後エッチングして最終寸法にすることで作られる。具体的には、環状リッジ32が能動デバイスウエハ12の外周で、その外周全体に延びるように形成される。第一及び第二の外側リッジ34及び36も、第一及び第二の内側リッジ38及び39と共にこのエッチング処理中に形成される。一実施例においては、内側及び外側リッジ35、36、及び38、39は、ウエハの外周を囲むのではなく、MEMSウエハのビアに隣接するように形成されている。環状リッジ32と第一の外側リッジ34とが確実に分離され、誘電体層30を通じて第一の相互接続14が露出されるように、これらの間にはマスクの追加パターニング及び追加エッチングが必要となる場合がある。同様に、環状リッジ32と第二の外側リッジ36とが確実に分離され、誘電体層30を通じて第二の相互接続16が露出されるように、これらの間には追加エッチングが必要となる場合がある。
次にメタライゼーション層40が誘電体層30の上に形成される。メタライゼーション層40は形成、マスク形成、及びエッチングにより、或いはリフトオフ又は同様のプロセスにより設けることが出来る。このように、誘電体層30に対する特定の位置に接触が形成されるのである。具体的には、環状接触42が能動デバイスウエハ12の外周に環状リッジ32と接するように、外周全体にわたって延びて形成されている。更に形成されるのは、第一及び第二の外側接触44及び46(第一及び第二のリッジ34及び36に接する)と第一及び第二の内側接触48及び49(第一及び第二の内側リッジ38及び39に接する)である。
メタライゼーション層40は、金又は他のメタライゼーションとすることが出来、これは能動デバイスウエハ12とMEMSウエハ20をボンディングするものとしてのメタライゼーションであり、更には第一及び第二の相互接続14及び16との接続をも行っている。
図4は製造手順の後の段階を描いたものであるが、ここでは能動デバイスウエハ12がMEMSウエハ20へとボンディングされている。ウエハパッケージ10はMEMSウエハ20及び能動デバイスウエハ12、そしてこれらの間に挟まれた誘電体層30及びメタライゼーション層40を含んでいる。MEMSウエハ20は熱圧着又は他のボンディング処理を用いて能動デバイスウエハ12へとボンディングすることが出来る。
一実施例においては、製造手順は次に図4に示したウエハを組み合わせたものに裏面研削を施すことによって完了する。具体的には、MEMSウエハ20の裏面、即ち、能動デバイスウエハ12に向いた面の反対側の面が研削され、その後マスキング及びエッチングされることにより、裏面ビア25〜28(図1)が形成される。次にMEMS部品への相互接続用(第一及び第二のMEMS接触22及び24への接続用に設けられる第一及び第二の内側MEMSウエハ接触27A及び28A)、及び能動デバイスウエハ12上の能動デバイス回路への相互接続用(第一及び第二の外側接触44及び46、そして第一及び第二の相互接続14及び16への接続用に設けられる第一及び第二の外側MEMSウエハ接触25A及び26A)に裏面メタライゼーションが設けられる。この裏面メタライゼーションは形成及びエッチング、パターンめっき、又はリフトオフ処理により形成される。
他の実施例においては、能動デバイスウエハ12へ直接的に接続させるものとして特定のスルービアを独占的に使い、他のビアをMEMSウエハ20とMEMS部品とを接触させる為に用いることが出来る。一部のアプリケーションにおいては、MEMS部品と接触させる裏面ビアを作らずに、MEMS部品との接触を能動デバイスウエハ12との間で直接的に作る方が望ましい場合がある。他の例においては、能動デバイスウエハ12とMEMS部品との接触がビアを用いないで、MEMS部品の相互接続がビアを介したもののみであることが望ましい場合もある。他の実施例においては、能動デバイスウエハ12にビアを裏面研削し、メタライゼーションを付加して能動デバイスウエハ12を通じたMEMS部品及び/又は能動デバイス回路への電気接触を形成することが出来る。
最後に、本発明の一実施例によれば、ダイは分離され、バンプボンディング又はワイヤボンディング用途のいずれかに利用される。ウエハパッケージ10においては、MEMSウエハ20、能動デバイスウエハ12及び環状リッジ30が組み合わさってMEMS部品であるFBAR21を気密封止して保護すると共に、MEMSウエハ20及び能動デバイスウエハ12の両方と電気接続するようになっている。本発明の一実施例によれば、ウエハパッケージ10は、ウエハレベルにおいて、ウエハパッケージ10として一体化された時点で既にMEMSウエハ20と能動デバイスウエハ12が電気的に接続された状態となるように製作される。このように、一体化後にMEMSウエハ20を能動デバイスウエハ12へと電気的に接続するステップが回避され、そしてウエハパッケージ10に外部電気接触が設けられることになるのである。
図5は、本発明の他の実施例に基づく一体型ウエハレベル・パッケージ100を描いたものである。ウエハパッケージ100は能動デバイスウエハ112及びMEMSウエハ120を含んでいる。一実施例においては、MEMSウエハ120は圧電薄膜共振器(FBAR)基板ウエハであり、能動デバイスウエハ112は相補型金属酸化膜半導体(CMOS)基板ウエハである。ウエハパッケージ100は、MEMSウエハ120と能動デバイスウエハ112とを、各々が未だウエハレベルにあるうちに組み合わせて一体型ウエハパッケージとしたものである。そしてウエハパッケージ100は外部接触(以下に詳細を説明する127A及び128A、そして相互接続114及び116)を含んでおり、これらはウエハパッケージ100を他の外部部品と電気的に接続することが出来るように、ウエハパッケージ100へ外部からアクセスできるようにしている。
一実施例においては、能動デバイスウエハ112は第一及び第二の相互接続114及び116を含んでおり、これらはCMOS回路等の能動デバイス回路へと電気的に接続させる。誘電体層130が能動デバイスウエハ112に接して設けられている。誘電体層130は、エッチングにより複数の隆起部、即ちリッジを形成している。具体的には、環状リッジ132が能動デバイスウエハ112の外周に配置され、この外周全体を囲むように延びている。更に、第一及び第二の内側リッジ138及び139が含まれている。
メタライゼーション層は誘電体層130上に形成され、そして誘電体層130に対する特定の位置に接触が形成されるようにエッチングされる。具体的には、環状接触142が、能動デバイスウエハ112の外周部で、その外周部全体にわたり延びるように、環状リッジ132に接して形成される。更に、第一及び第二の内側接触148及び149(第一及び第二の内側リッジ138及び139に接する)が形成される。
ウエハパッケージ100においては最後に、MEMSウエハ120が、能動デバイスウエハ112、誘電体層130及びメタライゼーション層を組み合わせたものの上に配置される。MEMSウエハ120はFBAR121等のMEMS部品を含んでいる。MEMSウエハ120上には単一のMEMS部品、複数の部品又はSMR等他のMEMS部品を追加して設ける、又はこれらに代えて設けることが出来る。第一及び第二のMEMSウエハ接触122及び124もまた、MEMSウエハ120上に形成されており、それぞれFBAR121と電気的に接続されている。MEMSウエハ120は更に第一及び第二の内側ビア127及び128を含んでいる。ビア127及び128は、装置の外側からウエハパッケージ100の内側へアクセスできるようにするものである。第一及び第二の内側MEMSウエハ接触127A及び128Aは、第一及び第二の内側ビア127及び128中に形成される。MEMSウエハ接触127A及び128Aは、ウエハパッケージ100の外部から、その内部へ電気的に接続するのを可能にするものである。一実施例においては、環状接触142に類似し、これと位置合わせされた外周ボンディングパッドをMEMSウエハ120に設けることによって、MEMSウエハ120と能動デバイスウエハ112との間に良好な封止を形成することができる。
一実施例においては、ウエハパッケージ100は、図1〜図4の実施例に示したように内部的にウエハダイを通じてではなく、ウエハ側面に能動デバイスウエハ112と外部との相互接続を作ることも出来る。他の実施例においては、MEMSウエハ120と外部との相互接続もまた、側面を経由させる、又は以下に詳細を説明するようにビア127A及び128Aでウエハの裏に引き出すことが出来る。
図5に示した実施例では、能動デバイスウエハ112への相互接続を、ソーによる部分的な切断、又はマスク形成及びこれに続くエッチング処理により露出させることが出来る。ソーでの部分的な切断の場合、MEMSウエハ120の切断部は能動デバイスウエハ112の切断部からずれており、この部分的ソー切断によりスタンドオフ距離が設けられる。換言すれば、切断後、MEMSウエハ120は能動デバイスウエハ112よりも狭くなる。このように、MEMSウエハ120及び能動デバイスウエハ112間のスタンドオフ距離により第一及び第二の相互接続114及び116が露出されることになり、ウエハパッケージ100を外部電子デバイスへ接続する為のアクセスが得られるのである。このような第一及び第二の相互接続114及び116への「サイド接続」は、例えば相互接続114及び116へのワイヤボンディングにより作ることが出来る。エッチング処理の場合、MEMSウエハ120の端部をエッチングすることによる第一及び第二の相互接続114及び116の露出を、MEMSウエハ120の裏面エッチングによるビア127A及び128Aの形成と同時に実施することが出来る。
一実施例においては、ウエハパッケージ100外部への電気的接続は、MEMSウエハ120上にあるFBAR121等のMEMS部品へも行われる。具体的には、第一及び第二のMEMSウエハ接触127A及び128Aが第一及び第二のMEMS接触122及び124へと結合され、そしてこれらがFBAR121へと結合される。このように、第一及び第二の内側MEMSウエハ接触127A及び128Aは、MEMS部品であるFBAR121と外部デバイスとを電気的に接続する為に、ウエハパッケージ100上に設けられるのである。
他の実施例においては、ウエハレベルでMEMSウエハ120と能動デバイスウエハ112との間を電気的に直接接続することが出来る。例えば、誘電体層130を更にエッチングすることで第一及び第二の内側接触148及び149を能動デバイスウエハ112上の能動デバイス回路にまで延ばし、これにより第一及び第二のMEMSウエハ接触122及び124を能動デバイス回路へと結合するのである。このような実施例においては、MEMSウエハ120への電気的な接続は能動デバイス回路への直接内部接続を介するもののみとして第一及び第二の内側ビア127及び128を除くことが出来る。
他の実施例においては、サイド相互接続を、能動デバイスウエハ112上に設ける代わりに、又はこれに加えてMEMSウエハ120へ設けることが出来る。換言すると、相互接続をMEMSウエハ120上に作り、そして上述の説明同様にソーによる部分的切断又はマスク形成に続くエッチング処理により露出することが出来るものである。ソーによる部分的切断を実施する場合、能動デバイスウエハ112の切断部はMEMSウエハ120の切断部からずれており、従ってこのソーによる部分的切断によりスタンドオフ距離が設けられ、能動デバイスウエハ112はMEMSウエハ120よりも狭くなる。このように、MEMSウエハ120と能動デバイスウエハ112との間にあるスタンドオフ距離により相互接続が露出するのである。
ウエハパッケージ100では、環状リッジ132がMEMSウエハ120を保護すると共に、外部への電気接続が能動デバイスウエハ112及び/又はMEMSウエハ120へ行われる。本発明の一実施例によれば、ウエハパッケージ100は、ウエハパッケージ100として一体化した時点で、ウエハレベルで能動デバイスウエハ112とMEMSウエハ120とが既に電気的に接続されて製作される。このようにして、一体化後にMEMSウエハ120を能動デバイスウエハ112へと電気的に接続するステップを回避することが出来る。
誘電体層130は基本的にMEMS部品であるFBAR121の保護及び気密封止を提供するものである。具体的には、誘電体層130の環状リッジ132はMEMSウエハ120と能動デバイスウエハ112との間の外周部に、環状接触142と直接接する形で延びている。このように、環状リッジ132はFBAR121(及びスルー電気接触)を取り囲んでいる。このように環状リッジ132、環状接触142、能動デバイスウエハ112及びMEMSウエハ120はこれらを組み合わせることにより、気密チャンバを形成しているのである。この気密チャンバはMEMS部品であるFBAR121を気密封止するものである。
本発明によるウエハパッケージでは、マイクロキャップウエハを必要としない。そのため、処理工程を減らし、製造工程を簡素化すると同時に、製造コストをおさえることができる。
本明細書においては特定の実施例を図示及び説明して来たが、本発明の範囲から離れることなく、図示及び説明した特定の実施例に代えて様々な変更形態及び/又は同等形態の実施例が可能であることは、当業者には明らかである。本願は、ここに説明した特定の実施例について変更形態及び改変形態を包含することを意図している。
本発明の一実施例に基づくMEMSウエハ及び能動デバイスウエハを含む一体型ウエハパッケージの断面図である。 図1に示した一体型ウエハパッケージを本発明の一実施例に基づいて製作する為の処理ステップを描いた図である。 図1に示した一体型ウエハパッケージを本発明の一実施例に基づいて製作する為の処理ステップを描いた図である。 図1に示した一体型ウエハパッケージを本発明の一実施例に基づいて製作する為の処理ステップを描いた図である。 本発明の他の実施例に基づくMEMSウエハ及び能動デバイスウエハを含む一体型ウエハパッケージの断面図である。
符号の説明
10、100:一体型ウエハパッケージ
12、112:能動デバイスウエハ
20、120:微細電気機械システム(MEMS)ウエハ
21、121:MEMS部品
25A、26A、27A、28A、114、116、127A、128A:外部接触
30、130:誘電体層
32、132:封止リング

Claims (10)

  1. 少なくとも1つの微細電機機械システム(MEMS)部品を備えているMEMSウエハと、能動デバイス回路を備えている能動デバイスウエハと、前記MEMSウエハと前記能動デバイスウエハとの間に挟まれて、前記MEMS部品の周囲に封止チャンバを形成している封止リングと、前記ウエハパッケージへの外部接触とを有し、前記外部接触は前記ウエハパッケージへ外部からアクセス可能にするとともに、前記能動デバイスウエハの前記能動デバイス回路へ電気的に接続するものであることを特徴とする一体型ウエハパッケージ。
  2. 前記封止チャンバが気密封止チャンバであることを特徴とする請求項1に記載の一体型ウエハパッケージ。
  3. 前記MEMSウエハ及び前記能動デバイスウエハが熱圧着によりボンディングされることを特徴とする請求項1に記載の一体型ウエハパッケージ。
  4. 前記MEMS部品が、FBARとSMRのいずれか1つであることを特徴とする請求項1に記載の一体型ウエハパッケージ。
  5. 前記MEMS部品の周囲を封止する前記封止リングとなる隆起リッジを形成するようにエッチングされる誘電体層を更に備え、前記誘電体層が一体型部品の形成において前記両ウエハの結合を助けることを特徴とする請求項1に記載の一体型ウエハパッケージ。
  6. 前記MEMSウエハ及び前記能動デバイスウエハ間にあり、前記封止リングを形成する前記誘電体層が、窒化ケイ素及び酸化ケイ素を含むグループから作られることを特徴とする請求項5に記載の一体型ウエハパッケージ。
  7. 前記MEMSウエハが、前記MEMS部品又は前記能動デバイス回路と前記外部接触との間を電気的に接続する複数のビアを更に有する、又は前記能動デバイスウエハが、前記MEMS部品又は前記能動デバイス回路と前記外部接触との間を電気的に接続する複数のビアを更に有することを特徴とする請求項5に記載の一体型ウエハパッケージ。
  8. 前記能動デバイス回路と前記MEMS部品との間の電気的な接続を助長する為に前記誘電体層上にメタライゼーション層が形成されていることを特徴とする請求項5に記載の一体型ウエハパッケージ。
  9. 能動デバイス回路へ電気的に接続される相互接続を備える能動デバイスウエハを設けるステップと、前記能動デバイスウエハ上に誘電体層を形成するステップと、前記誘電体層をエッチングすることにより、前記能動デバイスウエハの外周を取り囲むリングとなる隆起リッジを形成するステップと、少なくとも1つの微細電気機械システム(MEMS)部品を備えるMEMSウエハをウエハレベルで前記能動デバイスウエハへボンディングするステップとを有し、前記ボンディング後においては、前記隆起リッジ、前記MEMSウエハ及び前記能動デバイスウエハが前記MEMS部品を封止するように、前記隆起リッジが前記MEMS部品の周囲にリングを形成することを特徴とするウエハパッケージの製作方法。
  10. 少なくとも1つのMEMS部品を備える微細電気機械システム(MEMS)ウエハと、能動デバイス回路を備える能動デバイスウエハと、前記MEMS部品の周囲を封止する為に、前記MEMSウエハと前記能動デバイスウエハとの間にある封止手段と、前記ウエハパッケージへの外部接触とを備え、前記外部接触が前記ウエハパッケージへ外部からアクセスさせるとともに、前記能動デバイスウエハの前記能動デバイス回路、又は前記MEMSウエハの前記MEMS部品へと電気的に接続するものであることを特徴とする一体型ウエハパッケージ。
JP2005349259A 2004-12-15 2005-12-02 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ Withdrawn JP2006173599A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/012,574 US20060125084A1 (en) 2004-12-15 2004-12-15 Integration of micro-electro mechanical systems and active circuitry

Publications (1)

Publication Number Publication Date
JP2006173599A true JP2006173599A (ja) 2006-06-29

Family

ID=35516314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005349259A Withdrawn JP2006173599A (ja) 2004-12-15 2005-12-02 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ

Country Status (4)

Country Link
US (1) US20060125084A1 (ja)
JP (1) JP2006173599A (ja)
CN (1) CN1789109B (ja)
GB (1) GB2421355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216257A (ja) * 2014-05-12 2015-12-03 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect
US8736081B2 (en) * 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US8288211B2 (en) * 2005-08-26 2012-10-16 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US7541209B2 (en) * 2005-10-14 2009-06-02 Hewlett-Packard Development Company, L.P. Method of forming a device package having edge interconnect pad
US20070093229A1 (en) * 2005-10-20 2007-04-26 Takehiko Yamakawa Complex RF device and method for manufacturing the same
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100831405B1 (ko) * 2006-10-02 2008-05-21 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
DE102006047698B4 (de) * 2006-10-09 2009-04-09 Epcos Ag Mit akustischen Volumenwellen arbeitender Resonator
US7863697B2 (en) * 2006-12-05 2011-01-04 Miradia Inc. Method and apparatus for MEMS oscillator
US20080144863A1 (en) * 2006-12-15 2008-06-19 Fazzio R Shane Microcap packaging of micromachined acoustic devices
WO2008085779A1 (en) * 2007-01-05 2008-07-17 Miradia Inc. Methods and systems for wafer level packaging of mems structures
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
EP1959568A1 (en) * 2007-02-19 2008-08-20 Consejo Superior de Investigaciones Cientificas Thin-film bulk acoustic ware resonator and method for performing heterogeneous integration of the same with complementary-metal-oxide-semiconductor integrated circuit
US7927916B2 (en) * 2007-04-04 2011-04-19 Micron Technology, Inc. Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly
DE102008043735A1 (de) * 2008-11-14 2010-05-20 Robert Bosch Gmbh Anordnung von mindestens zwei Wafern mit einer Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
US8217474B2 (en) * 2009-12-28 2012-07-10 Solid State System Co., Ltd. Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
US9162878B2 (en) 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US20170026029A1 (en) * 2015-07-23 2017-01-26 Texas Instruments Incorporated Multi-resonator clock reference
US9859896B1 (en) * 2015-09-11 2018-01-02 Xilinx, Inc. Distributed multi-die routing in a multi-chip module
WO2017111805A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for integrating three-dimensional islands for radio frequency (rf) circuits

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582839A (en) * 1968-06-06 1971-06-01 Clevite Corp Composite coupled-mode filter
US4320365A (en) * 1980-11-03 1982-03-16 United Technologies Corporation Fundamental, longitudinal, thickness mode bulk wave resonator
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5587620A (en) * 1993-12-21 1996-12-24 Hewlett-Packard Company Tunable thin film acoustic resonators and method for making the same
DE59905083D1 (de) * 1998-05-08 2003-05-22 Infineon Technologies Ag Dünnfilm-piezoresonator
US6060818A (en) * 1998-06-02 2000-05-09 Hewlett-Packard Company SBAR structures and method of fabrication of SBAR.FBAR film processing techniques for the manufacturing of SBAR/BAR filters
US6252229B1 (en) * 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
ATE261435T1 (de) * 1998-12-04 2004-03-15 Takeda Chemical Industries Ltd Benzofuranderivate, verfahren zu ihrer herstellung und deren verwendungen
US6215375B1 (en) * 1999-03-30 2001-04-10 Agilent Technologies, Inc. Bulk acoustic wave resonator with improved lateral mode suppression
US6262637B1 (en) * 1999-06-02 2001-07-17 Agilent Technologies, Inc. Duplexer incorporating thin-film bulk acoustic resonators (FBARs)
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド ウェーハパッケージの製造方法
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
DE10007577C1 (de) * 2000-02-18 2001-09-13 Infineon Technologies Ag Piezoresonator
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6530515B1 (en) * 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
US6424237B1 (en) * 2000-12-21 2002-07-23 Agilent Technologies, Inc. Bulk acoustic resonator perimeter reflection system
US6512300B2 (en) * 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
US6714102B2 (en) * 2001-03-01 2004-03-30 Agilent Technologies, Inc. Method of fabricating thin film bulk acoustic resonator (FBAR) and FBAR structure embodying the method
US6566979B2 (en) * 2001-03-05 2003-05-20 Agilent Technologies, Inc. Method of providing differential frequency adjusts in a thin film bulk acoustic resonator (FBAR) filter and apparatus embodying the method
JP4058970B2 (ja) * 2001-03-21 2008-03-12 セイコーエプソン株式会社 ニオブ酸カリウム圧電薄膜を有する表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
KR100398365B1 (ko) * 2001-06-25 2003-09-19 삼성전기주식회사 폭방향 파동이 억제되는 박막 공진기
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
US6720844B1 (en) * 2001-11-16 2004-04-13 Tfr Technologies, Inc. Coupled resonator bulk acoustic wave filter
US6710508B2 (en) * 2001-11-27 2004-03-23 Agilent Technologies, Inc. Method for adjusting and stabilizing the frequency of an acoustic resonator
US6600390B2 (en) * 2001-12-13 2003-07-29 Agilent Technologies, Inc. Differential filters with common mode rejection and broadband rejection
US20030111439A1 (en) * 2001-12-14 2003-06-19 Fetter Linus Albert Method of forming tapered electrodes for electronic devices
US20030141946A1 (en) * 2002-01-31 2003-07-31 Ruby Richard C. Film bulk acoustic resonator (FBAR) and the method of making the same
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
DE10258422A1 (de) * 2002-12-13 2004-06-24 Epcos Ag Mit akustischen Volumenwellen arbeitendes Bauelement mit gekoppelten Resonatoren
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
DE10301261B4 (de) * 2003-01-15 2018-03-22 Snaptrack, Inc. Mit akustischen Volumenwellen arbeitendes Bauelement und Verfahren zur Herstellung
DE10319554B4 (de) * 2003-04-30 2018-05-09 Snaptrack, Inc. Mit akustischen Volumenwellen arbeitendes Bauelement mit gekoppelten Resonatoren
US6924717B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Tapered electrode in an acoustic resonator
JP2005057332A (ja) * 2003-08-04 2005-03-03 Tdk Corp フィルタ装置およびそれを用いた分波器
JP3875240B2 (ja) * 2004-03-31 2007-01-31 株式会社東芝 電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216257A (ja) * 2014-05-12 2015-12-03 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN1789109A (zh) 2006-06-21
US20060125084A1 (en) 2006-06-15
GB2421355A (en) 2006-06-21
GB0522503D0 (en) 2005-12-14
CN1789109B (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
JP2006173599A (ja) 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ
US7202560B2 (en) Wafer bonding of micro-electro mechanical systems to active circuitry
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US8155355B2 (en) Electret condenser microphone
JP3644205B2 (ja) 半導体装置及びその製造方法
US8941247B1 (en) Stacked die package for MEMS resonator system
US7595220B2 (en) Image sensor package and fabrication method thereof
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
JP4245499B2 (ja) マイクロデバイスのためのウェーハレベルパッケージ及び製造方法
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
JP4539155B2 (ja) センサシステムの製造方法
JP2006247833A (ja) Mems素子パッケージ及びその製造方法
TWI555069B (zh) 晶圓結構之電耦合
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
JP4705964B2 (ja) 半導体装置
US20160229687A1 (en) Chip package and fabrication method thereof
US20080290479A1 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
US20190259779A1 (en) Electronic device and method of manufacturing the same
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
JP2017108226A (ja) トランスデューサ装置及びその製造方法
KR20200076349A (ko) 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법
CN115378397B (zh) 一种声学器件封装结构及方法
JP2019175962A (ja) パッケージ及びパッケージの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080221

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090203