JP2011146687A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011146687A
JP2011146687A JP2010251092A JP2010251092A JP2011146687A JP 2011146687 A JP2011146687 A JP 2011146687A JP 2010251092 A JP2010251092 A JP 2010251092A JP 2010251092 A JP2010251092 A JP 2010251092A JP 2011146687 A JP2011146687 A JP 2011146687A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
extraction electrode
base
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010251092A
Other languages
English (en)
Other versions
JP5115618B2 (ja
Inventor
Masaya Tanaka
雅也 田中
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010251092A priority Critical patent/JP5115618B2/ja
Priority to US12/968,470 priority patent/US20110147859A1/en
Publication of JP2011146687A publication Critical patent/JP2011146687A/ja
Application granted granted Critical
Publication of JP5115618B2 publication Critical patent/JP5115618B2/ja
Priority to US14/059,662 priority patent/US8941229B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

【課題】引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置およびその製造方法を提供する。
【解決手段】シリコンからなるベース基板Ｂ４であって、絶縁分離された複数個のベース半導体領域Ｂｓが上面の表層部の所定領域Ｒ１に形成されてなるベース基板Ｂ４と、シリコンからなるキャップ基板Ｃ４であって、ベース基板Ｂ４の所定領域Ｒ１において、下面がベース基板Ｂ４の上面に貼り合わされるキャップ基板Ｃ４とを有してなる半導体装置１００において、下面が所定のベース半導体領域Ｂｓに接続し、キャップ基板Ｃ４を貫通するようにして、上面がキャップ基板Ｃ４の上面まで伸びる、金属４０で構成された引き出し電極Ｄｅ１が、当該引き出し電極Ｄｅ１の周りにおいて、キャップ基板Ｃ４との間に溝３５を有するように形成されてなる半導体装置１００とする。
【選択図】図１

Description

本発明は、シリコンからなるベース基板の表層部に形成された各種の素子を保護するため、該ベース基板上にキャップ基板が貼り合わされてなる半導体装置およびその製造方法に関する。
シリコンからなるベース基板の表層部に形成された各種の素子を保護するため、該ベース基板上にキャップ基板が貼り合わされてなる半導体装置およびその製造方法が、例えば、特開２００８−２２９８３３号公報（特許文献１）と特開２００８−２５６４９５号公報（特許文献２）に開示されている。
図３０は、特許文献１に開示された半導体装置の一例で、半導体装置９１の模式的な断面図である。
図３０に示す半導体装置９１は、半導体からなるベース基板Ｂ２と、ベース基板Ｂ２に貼り合わされる導電性を有したキャップ基板Ｃ２とを有している。
半導体装置９１におけるベース基板Ｂ２は、埋め込み酸化膜２０を有するＳＯＩ（Silicon On Insulator）基板で、埋め込み酸化膜２０を挟んで、ＳＯＩ層２１と支持基板２２とで構成されている。ベース基板Ｂ２には、絶縁分離された複数個のベース半導体領域Ｂｓが表層部に形成されている。ベース半導体領域Ｂｓは、埋め込み酸化膜２０に達するトレンチ２３により周囲から絶縁分離された、ＳＯＩ層２１からなる領域である。ベース基板Ｂ２のベース半導体領域Ｂｓ上には、多結晶シリコンや金属等の導電膜５０からなる凸部Ｔ１が形成されている。
半導体装置９１は、慣性力を利用した力学量センサ素子を有してなる半導体装置で、ベース基板Ｂ２の表層部に形成されている複数個のベース半導体領域Ｂｓで、加速度や角速度を測定するための力学量センサ素子が構成されている。すなわち、ベース基板Ｂ２における複数個のベース半導体領域Ｂｓのうち、図中に示したベース半導体領域Ｂｓ１が、埋め込み酸化膜２０の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極Ｅｍを有する可動半導体領域となっている。また、図中に示したもう一個のベース半導体領域Ｂｓ２が、可動電極Ｅｍと対向する固定電極Ｅｓを有する固定半導体領域となっている。尚、２個の可動半導体領域Ｂｓ１と２個の固定半導体領域Ｂｓ２は、それぞれ、平面構造において連結した一体の領域である。半導体装置９１においては、可動半導体領域Ｂｓ１の可動電極Ｅｍと固定半導体領域Ｂｓ２の固定電極Ｅｓの対向面で静電容量が形成され、可動電極Ｅｍが、印加される力学量に応じて前記対向面に対して垂直方向に変位し、可動電極Ｅｍと固定電極Ｅｓの間の距離変化に伴う静電容量の変化を測定して、印加される力学量を検出するようにしている。
半導体装置９１におけるキャップ基板Ｃ２は、単結晶シリコン基板３０からなり、複数個のキャップ導電領域（部分領域）Ｃｅが形成されている。キャップ導電領域Ｃｅは、当該キャップ基板Ｃ２（単結晶シリコン基板３０）を貫通する絶縁分離トレンチ３１により分割されてなる領域である。尚、キャップ基板Ｃ２において、符号３３の部分は酸化シリコン（ＳｉＯ２）膜等からなる表面保護層であり、符号３４の部分はアルミニウム（Ａｌ）等からなる電極パッドである。
半導体装置９１においては、前述したように、ベース基板Ｂ２のベース半導体領域Ｂｓ上に、多結晶シリコンや金属等の導電膜５０からなる凸部Ｔ１が形成されている。そして、キャップ基板Ｃ２が、ベース基板Ｂ２の該凸部Ｔ１に貼り合わされて、接合面Ｄ１が形成されている。ベース基板Ｂ２とキャップ基板Ｃ２の接合面Ｄ１は、ベース基板Ｂ２の所定領域Ｒ１において環状となるように設定されており、上記ベース基板Ｂ２とキャップ基板Ｃ２の貼り合わせによって、ベース基板Ｂ２における所定領域Ｒ１の表面とキャップ基板Ｃ２の表面とで構成される空間が、高真空状態で密封されている。また、上記貼り合わせによって、図中に例示した所定のキャップ導電領域Ｃｅ１，Ｃｅ２が、それぞれ、所定のベース半導体領域Ｂｓ１，Ｂｓ２に電気的に接続されてなる、引き出し導電領域として機能する。すなわち、ベース基板Ｂ２における可動半導体領域Ｂｓ１と固定半導体領域Ｂｓ２に、それぞれ、引き出し導電領域Ｃｅ１，Ｃｅ２が接続されている。
図３１は、特許文献２に開示された半導体装置の一例で、半導体装置９２の模式的な断面図である。
図３１に示す半導体装置９２も、図３０に示した半導体装置９１と同様に、加速度や角速度などの力学量を検出する半導体力学量センサを有してなる半導体装置である。
図３１に示す半導体装置９２は、シリコン半導体よりなる支持基板１１と、この支持基板１１の上面に酸化膜１３を介して積層されたポリシリコン層１２とよりなるＳＯＩ基板を用いたベース基板Ｂ３を備えている。支持基板１１の厚さ方向の一面には、検出を行うためのセンシング部Ｓｅが、ポリシリコン層１２によって形成されている。このセンシング部Ｓｅは、図３０の半導体装置９１と同様に、公知の加速度センサや角速度センサに用いられているような梁構造体としての可動電極と固定電極とを有するものである。そして、加速度や角速度の印加時に可動電極が変位し、可動電極と固定電極間の容量が変化し、これを電圧信号として取り出すものである。
また、支持基板１１の一面側には、センシング部Ｓｅを覆うように、キャップＣ３が取り付けられている。キャップＣ３とポリシリコン層１２とは、樹脂などの接着剤よりなる接着層Ｄｓを介して接合されている。また、キャップＣ３には、貫通電極Ｋｅが設けられている。キャップＣ３は、シリコン半導体よりなるが、電気伝導性を有するべく好ましくは、Ｐ（リン）やＢ（ボロン）などの不純物がドープされたものである。
貫通電極Ｋｅは、キャップＣ３の厚さ方向を貫通するものとなっている。この貫通電極Ｋｅは、キャップＣ３の下面側に位置するセンシング部Ｓｅからの電気信号を、キャップＣ３の上面側に取り出すものである。この貫通電極Ｋｅは、電気伝導性を有するキャップＣ３の一部として構成されている。また、キャップＣ３のうち貫通電極Ｋｅの周囲には、貫通電極Ｋｅを取り囲むように、エアアイソレーションと言われる溝１５が形成されている。この溝１５は、キャップＣ３の厚さ方向を貫通する溝である。
半導体装置９２においては、上記溝１５を介して、貫通電極Ｋｅとその周囲のキャップＣ３の部分との絶縁が確保されている。つまり、貫通電極Ｋｅは、電気的な絶縁部としての溝１５に取り囲まれることにより、電気的に独立している。そして、キャップＣ３の一面側では、アルミやＡｌ−Ｓｉなどよりなる接続電極５１を介して、貫通電極Ｋｅとポリシリコン層１２とが接触しており、これにより、センシング部Ｓｅと貫通電極Ｋｅとが電気的に接続されている。
特開２００８−２２９８３３号公報 特開２００８−２５６４９５号公報
図３０の半導体装置９１においては、ベース基板Ｂ２に貼り合わされる導電性を有したキャップ基板Ｃ２が、ベース基板Ｂ２の表層部の所定領域Ｒ１に形成される力学量センサ素子を保護するための密封キャップとして機能する。また、キャップ基板Ｃ２に形成されたキャップ導電領域（部分領域）Ｃｅ１，Ｃｅ２が、ベース基板Ｂ２に形成されたベース半導体領域Ｂｓ１，Ｂｓ２に電気的に接続されて引き出し導電領域として機能する。しかしながら、半導体装置９１のキャップ基板Ｃ２においては、引き出し導電領域Ｃｅ１，Ｃｅ２の周りに絶縁分離トレンチ３１が存在し、これによって引き出し導電領域Ｃｅ１，Ｃｅ２が周囲から分離されている。このため、半導体装置９１においては、絶縁分離トレンチ３１を誘電体とする寄生容量が形成されて、力学量センサ素子を有した半導体装置９１の特性に悪影響が生じ易い。
これに対して、図３１の半導体装置９２では、エアアイソレーションと言われる溝１５を介して、シリコン半導体よりなる貫通電極Ｋｅとその周囲のキャップＣ３の部分との絶縁が確保されている。従って、図３１の半導体装置９２におけるエアアイソレーションの溝１５は、図３０の半導体装置９１における誘電体が埋め込まれた絶縁分離トレンチ３１に較べて、誘電率が小さい。このため、図３１の半導体装置９２は、図３０の半導体装置９１に較べて、寄生容量が形成され難い特長を有している。
一方、図３０の半導体装置９１と図３１の半導体装置９２においては、単結晶シリコン基板３０からなるキャップ基板Ｃ２やシリコン半導体よりなるキャップＣ３が用いられている。シリコンは、他の基板材料に較べて低コストでトレンチ加工が容易である反面、比抵抗が比較的大きいため、引き出し導電領域Ｃｅ１，Ｃｅ２や貫通電極Ｋｅとした場合の抵抗値が大きくなり、その適用範囲が限定されてしまう。
そこで本発明は、ベース基板とそれを保護するためのキャップ基板が貼り合わされ、ベース基板に接続すると共にキャップ基板の上面側において外部に電気接続が可能な引き出し電極が形成されてなる半導体装置であって、引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置およびその製造方法を提供することを目的としている。
請求項１に記載の発明は、シリコンからなるベース基板であって、絶縁分離された複数個のベース半導体領域が上面の表層部の所定領域に形成されてなるベース基板と、前記ベース基板の所定領域において、下面が前記ベース基板の上面に貼り合わされるキャップ基板とを有してなる半導体装置において、下面が所定の前記ベース半導体領域に接続し、前記キャップ基板を貫通するようにして、上面が前記キャップ基板の上面側まで伸びる、金属で構成された引き出し電極が、当該引き出し電極の周りにおいて、前記キャップ基板との間に溝を有するように形成されてなり、前記引き出し電極の上面で、外部に電気接続されることを特徴としている。
上記半導体装置は、シリコンからなるベース基板とキャップ基板とが貼り合わされてなる半導体装置である。上記半導体装置において、ベース基板に貼り合わされるキャップ基板は、例えばベース基板の表層部に形成される各種の素子を保護するために利用される。
このようなキャップ基板を有する半導体装置においては、ベース基板の表層部に形成される各種の素子と電気接続する方法として、キャップ基板に貫通穴を設けてベース基板の表面に直接ワイヤボンディングする方法が考えられる。しかしながら、この方法ではワイヤボンディングのための大きな貫通穴が必要で、電気接続のための占有面積が大きくなってしまう。従って、このようなキャップ基板を有する半導体装置においては、ベース基板の表層部に形成される各種の素子と外部とのワイヤボンディングや半田付け等による電気接続を容易にするとともに電気接続のための占有面積を低減するため、ベース基板の上面からキャップ基板の上面側に繋がり、その上面で外部に電気接続することのできる引き出し電極が必要となる。
上記引き出し電極として、従来の半導体装置においては、絶縁分離トレンチ等によりシリコンからなるキャップ基板を部分領域に分割して、絶縁分離されたベース半導体領域に接続する所定の部分領域を引き出し導電領域として用い、上面でワイヤボンディングや半田付け等による電気接続を行うようにしていた。しかしながら、該構造の電極では、シリコンからなる引き出し導電領域の抵抗値が大きくなり、その適用範囲が限定されてしまう。
これに対して、上記請求項１に記載の半導体装置における引き出し電極は、所定のベース半導体領域に接続し、キャップ基板を貫通するようにして、上面がキャップ基板の上面側まで伸びる構造となっており、該引き出し電極は、高い導電率を有する金属で構成されている。従って、引き出し電極としてシリコンからなるキャップ基板の部分領域を用いた従来の半導体装置に較べて、抵抗値を小さくすることができ、その適用範囲も拡大される。また、上記半導体装置においては、金属で構成された引き出し電極が、キャップ基板との間に溝を有するように形成されている。すなわち、上記半導体装置においては、金属で構成された引き出し電極が所謂エアアイソレーションの構造となっており、従来の半導体装置のように部分領域を形成するための絶縁分離トレンチは用いられていない。従って、上記半導体装置における引き出し電極の周りでは、従来の半導体装置のような絶縁分離トレンチを誘電体とする寄生容量も形成され難い。また、上記溝を有する構造とすることによって、金属で構成される引き出し電極とシリコンからなるキャップ基板との熱膨張差による応力も低減することができる。
以上のようにして、上記半導体装置は、ベース基板とそれを保護するためのキャップ基板が貼り合わされ、ベース基板に接続すると共にキャップ基板の上面側において外部に電気接続が可能な引き出し電極が形成されてなる半導体装置であって、引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置とすることができる。
上記半導体装置における前記キャップ基板は、例えばガラス等の絶縁性基板であってもよいが、請求項２に記載のように、加工が容易な、シリコンからなることが好ましい。
キャップ基板がシリコンからなる場合、上記半導体装置は、例えば請求項３に記載のように、前記キャップ基板が、絶縁分離された複数の部分領域に分割されてなり、前記引き出し電極が、所定の前記部分領域と、該部分領域の周りに形成された前記金属とで構成された構造を採用することができる。これによれば、当該引き出し電極の構成要素である前記金属で抵抗値を小さくすることができると共に、当該引き出し電極の構成要素である所定の前記部分領域が前記金属の支持部となるため、ワイヤボンディングや半田付け時に必要な強度を高めることができる。
この場合には、請求項４に記載のように、前記部分領域の周りに形成された前記金属が、該部分領域の上面を覆うように形成されてなることが好ましい。これによれば、前記金属が部分領域の上面を覆っていない場合に較べて、ワイヤボンディングや半田付けによる前記金属との接合面積を大きくすることができ、該電気接続をより確実なものとすることができる。
また、上記半導体装置における前記キャップ基板は、多結晶シリコンでもよいが、請求項５に記載のように、低コストで微細加工が可能な単結晶シリコンからなることが好ましい。
この場合には、例えば請求項６に記載のように、前記キャップ基板が、絶縁分離された複数の部分領域に分割されてなり、前記複数の部分領域のうち、所定の部分領域に、ＩＣ回路が形成されてなるように構成することもできる。
上記半導体装置においては、例えば請求項７に記載のように、前記引き出し電極の上面が、前記キャップ基板の上面より上にある構成とすることができる。これによれば、引き出し電極の上面がキャップ基板の上面より下や同じ高さにある場合に較べて、周りに干渉物がないため、該引き出し電極の上面へのワイヤボンディングや半田付けが容易になる。
この場合には、請求項８に記載のように、前記引き出し電極の上面が、該引き出し電極の下面より大きな面積であることが好ましい。これによれば、引き出し電極の上面が下面と同じ面積や小さな面積である場合に較べて、パッド面積が増大するため、該引き出し電極の上面へのワイヤボンディングや半田付けが容易になる。
上記半導体装置においては、請求項９に記載のように、前記溝の下方に、絶縁層が形成され、前記溝が、前記ベース基板に達していない構成とすることができる。これによれば、前記溝がキャップ基板を貫通してベース基板に達している場合に較べて、前記絶縁層が引き出し電極の支持部となるため、ワイヤボンディングや半田付け時に必要な強度を高めることができる。
上記半導体装置において、例えばベース基板の表層部に形成される各種の素子を保護するためには、請求項１０に記載のように、前記ベース基板の所定領域において、貼り合わされた前記ベース基板と前記キャップ基板の間の空間が、密封されていることが好ましい。
また、上記半導体装置におけるベース基板は、例えば請求項１１に記載のように、埋め込み酸化膜を有するＳＯＩ（Silicon On Insulator）基板とすることができ、前記ベース半導体領域を、前記埋め込み酸化膜に達するトレンチにより周囲から絶縁分離された、ＳＯＩ層からなる領域とすることができる。
上記ベース基板としてＳＯＩ基板を用いる場合には、例えば請求項１２に記載のように、上記半導体装置を、以下に示す慣性力を利用した力学量センサ素子を有してなる半導体装置とすることができる。すなわち、前記ベース基板における前記複数個のベース半導体領域のうち、少なくとも一個のベース半導体領域が、前記埋め込み酸化膜の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極を有する可動半導体領域であり、少なくとももう一個のベース半導体領域が、前記可動電極と対向する固定電極を有する固定半導体領域であり、前記可動電極と固定電極の対向する面の間に静電容量が形成され、前記可動電極を覆うようにして、前記キャップ基板の凹部が配置され、前記可動半導体領域と前記固定半導体領域に、それぞれ、前記引き出し電極が接続され、前記可動電極が、印加される力学量に応じて前記対向面に対して垂直方向に変位し、前記可動電極と固定電極の間の距離変化に伴う前記静電容量の変化を測定して、前記印加される力学量を検出するように、上記半導体装置を構成する。尚、上記半導体装置における前記力学量は、例えば請求項１３に記載のように、加速度または角速度とすることができる。
上記力学量センサ素子を有してなる半導体装置は、シリコンからなるベース基板の表層部に形成された力学量センサ素子を保護するためにシリコンからなるキャップ基板が貼り合わされ、ベース基板の表層部に形成された力学量センサ素子の各電極に接続すると共にキャップ基板の上面側において外部に電気接続が可能な引き出し電極が形成されてなる半導体装置であって、引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置とすることができる。また、上記力学量センサ素子を有してなる半導体装置は、フェースダウンボンディングも可能で実装面での制約が少ない小型の半導体装置とすることができる。
また、上記半導体装置におけるベース基板は、例えば請求項１４に記載のように、単結晶シリコン基板からなり、前記ベース半導体領域が、ＰＮ接合分離により絶縁分離された不純物拡散領域である構成とすることもできる。
上記ベース基板として単結晶シリコン基板を用いる場合には、例えば請求項１５に記載のように、上記半導体装置を、以下に示す圧力センサ素子を有してなる半導体装置とすることができる。すなわち、上記圧力センサ素子を有してなる半導体装置は、前記複数個のベース半導体領域のうち、少なくとも一個のベース半導体領域が、前記単結晶シリコン基板の上面側にあるメンブレンに形成された前記不純物拡散領域であり、前記メンブレンが、印加される圧力に応じて変位し、該変位に伴う前記不純物拡散領域の抵抗値の変化を測定して、前記印加される圧力を検出するように、上記半導体装置を構成する。
請求項１６〜１９に記載の発明は、請求項１に記載の半導体装置の製造方法に関する発明である。
請求項１６に記載の半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記ベース基板を準備するベース基板準備工程と、前記キャップ基板を準備するキャップ基板準備工程と、前記ベース基板と前記キャップ基板を位置決めして積層し、前記ベース基板の上面と前記キャップ基板の下面を貼り合わせる基板貼り合わせ工程と、前記溝を有するようにして前記引き出し電極を形成する引き出し電極形成工程とを有してなることを特徴としている。
これによって、上記請求項１に記載の半導体装置を製造することができる。尚、これによって製造される半導体装置の効果については前述したとおりであり、その説明は省略する。
上記半導体装置の製造方法においては、例えば請求項１７に記載のように、前記基板貼り合わせ工程の後、前記キャップ基板に所定の前記ベース半導体領域に達するトレンチを形成するトレンチ形成工程を有してなり、前記引き出し電極形成工程において、前記トレンチに前記金属を埋め込んで前記引き出し電極を形成し、前記トレンチの周りが前記溝となるようにすることができる。
また、請求項１８に記載のように、前記キャップ基板準備工程において、前記引き出し電極形成工程の一部を実施して、前記引き出し電極を前記キャップ基板に連結された状態で形成し、前記基板貼り合わせ工程において、前記引き出し電極の下面を所定の前記ベース半導体領域に接続し、前記基板貼り合わせ工程の後、前記溝を形成するようにしてもよい。
さらには、請求項１９に記載のように、前記キャップ基板準備工程において、前記キャップ基板となる１次キャップ基板に、前記溝となる１次溝を形成し、前記引き出し電極形成工程の一部を実施して、前記１次溝の側壁に前記金属を形成して、前記引き出し電極となる１次引き出し電極を形成し、前記基板貼り合わせ工程において、前記１次溝の開口部が前記ベース基板の上面と対向するようにして、前記ベース基板と前記１次キャップ基板を貼り合わせ、前記基板貼り合わせ工程の後、貼り合わせ面と反対側から前記１次キャップ基板を研削して、１次キャップ基板を前記キャップ基板とすると共に、前記１次引き出し電極と前記１次溝をそれぞれ前記引き出し電極と前記溝とするようにしてもよい。
本発明に係る半導体装置の一例を模式的に示した図で、（ａ）は、半導体装置１００の部分的な平面図であり、（ｂ）は、（ａ）における一点鎖線Ａ−Ａでの断面図である。 図１に示す半導体装置１００のベース基板Ｂ４をより詳細に示した斜視図である。 図１の半導体装置１００におけるベース基板Ｂ４を準備する、ベース基板準備工程の概略を示した工程別の断面図である。 図１の半導体装置１００におけるキャップ基板Ｃ４を準備する、キャップ基板準備工程の概略を示した工程別の断面図である。 図３および図４の工程でそれぞれ準備したベース基板Ｂ４およびキャップ基板Ｃ４を用い、図１の半導体装置１００を製造する工程の概略を示した、工程別の断面図である。 （ａ），（ｂ）は、それぞれ、図１に示した引き出し電極Ｄｅ１の周りの変形構造例を示す図で、引き出し電極Ｄｅ１の周りを拡大して示した断面図である。 （ａ）〜（ｄ）は、図６（ａ），（ｂ）に示した引き出し電極Ｄｅ１の周りの構造を形成する方法について示した、工程別の断面図である。 （ａ）〜（ｄ）は、図６（ａ），（ｂ）に示した引き出し電極Ｄｅ１の周りの構造を形成する方法について示した、工程別の断面図である。 図１に示した半導体装置１００の変形例を示した図で、（ａ）は、半導体装置１１０の部分的な平面図であり、（ｂ）は、（ａ）における一点鎖線Ｃ−Ｃでの断面図である。 （ａ），（ｂ）は、それぞれ、図９に示した引き出し電極Ｄｅ２の周りの変形構造例を示す図で、引き出し電極Ｄｅ２の周りを拡大して示した断面図である。 （ａ）〜（ｄ）は、図１０（ｂ）に示した引き出し電極Ｄｅ２の周りの構造を形成する方法について示した工程別の断面図である。 図９に示した引き出し電極Ｄｅ２の周りについての別の変形構造を示す図で、（ａ）は引き出し電極Ｄｅ２の周りを拡大して示した平面図であり、（ｂ）は（ａ）における一点鎖線Ｅ−Ｅでの断面図である。 （ａ），（ｂ）は、図９に示した引き出し電極Ｄｅ２の変形構造である引き出し電極Ｄｅ３を示す図で、それぞれ、引き出し電極Ｄｅ３の周りを拡大して示した断面図である。 （ａ），（ｂ）は、それぞれ、図９に示した半導体装置１１０の変形例を示した図で、半導体装置１１１，１１２の部分的な断面図である。また、（ｃ）は、（ｂ）の半導体装置１１２における引き出し電極Ｄｅ５の周りの変形構造例を示す図で、引き出し電極Ｄｅ５の周りを拡大して示した断面図である。 （ａ）〜（ｃ）は、図１４（ａ）の半導体装置１１１を製造する工程の概略を示した、工程別の断面図である。 （ａ）〜（ｄ）は、図１４（ｂ）および図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造を形成する方法について示した、工程別の断面図である。 （ａ）〜（ｄ）は、図１４（ｂ）および図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造を形成する方法について示した、工程別の断面図である。 （ａ）〜（ｃ）は、図１４（ｂ）および図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造を形成する方法について示した、工程別の断面図である。 （ａ），（ｂ）は、それぞれ、図１（ｂ）に示した半導体装置１００および図１４（ｂ）に示した半導体装置１１２の変形例を示した図で、半導体装置１１３，１１４の部分的な断面図である。 （ａ），（ｂ）は、図１９（ａ）の半導体装置１１３における引き出し電極Ｄｅ６の周りの構造を形成する方法について示した、工程別の断面図である。 （ａ）〜（ｄ）は、図１９（ｂ）の半導体装置１１４における引き出し電極Ｄｅ７の周りの構造を形成する方法について示した、工程別の断面図である。 図１（ｂ）に示した半導体装置１００の別の変形例を示した図で、半導体装置１１５の部分的な断面図である。 図１に示した半導体装置１００の別の適用例を示した図で、半導体装置１００の部分的な断面図である。 別の半導体装置の例を示す図で、キャップ基板Ｃ９を間に挟んで、角速度センサ素子（ジャイロセンサ素子）が形成されたベース基板Ｂ５と加速度センサ素子が形成されたベース基板Ｂ６とが両側に貼り合わされた、半導体装置１２０の模式的な断面図である。 （ａ）〜（ｄ）は、図２４に示す半導体装置１２０の製造工程別の断面図である。 （ａ）〜（ｃ）は、図２４に示す半導体装置１２０の製造工程別の断面図である。 圧力センサ素子ＰＳを有する半導体装置の例で、半導体装置１３０の模式的な断面図である。 （ａ）〜（ｄ）は、図２７に示す半導体装置１３０の製造工程別の断面図である。 （ａ）〜（ｄ）は、図２７に示す半導体装置１３０の製造工程別の断面図である。 特許文献１に開示された半導体装置の一例で、半導体装置９１の模式的な断面図である。 特許文献２に開示された半導体装置の一例で、半導体装置９２の模式的な断面図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図１は、本発明に係る半導体装置の一例を模式的に示した図で、図１（ａ）は、半導体装置１００の部分的な平面図であり、図１（ｂ）は、図１（ａ）における一点鎖線Ａ−Ａでの断面図である。尚、図１（ａ）は、図１（ｂ）における一点鎖線Ｂ−Ｂでの断面を示した図である。また、図２は、図１に示す半導体装置１００のベース基板Ｂ４をより詳細に示した斜視図である。
尚、図１に示す半導体装置１００および図２に示すベース基板Ｂ４において、図３０に示した半導体装置９１および図３１に示した半導体装置９２と同様の部分については、同じ符号を付した。
図１に示す半導体装置１００は、シリコンからなるベース基板Ｂ４とシリコンからなるキャップ基板Ｃ４とが接合面Ｄ１で貼り合わされてなる半導体装置である。図１に示す半導体装置１００は、慣性力を利用した力学量センサ素子を有してなる半導体装置で、ベース基板Ｂ４の所定領域Ｒ１には、加速度や角速度などの力学量を検出するためのセンシング部Ｓｅが形成されている。キャップ基板Ｃ４は、ベース基板Ｂ４のセンシング部Ｓｅが形成された所定領域Ｒ１に対向して貼り合わされて、ベース基板Ｂ４のトレンチ２３やキャップ基板Ｃ４の凹部３２ｂで構成される空間が密封されている。
より詳細に説明すると、半導体装置１００におけるベース基板Ｂ４は、図１（ｂ）に示すように、埋め込み酸化膜２０を有するＳＯＩ（Silicon On Insulator）基板で、埋め込み酸化膜２０を挟んで、ＳＯＩ層２１と支持基板２２とで構成されている。ベース基板Ｂ４には、絶縁分離された複数個のベース半導体領域Ｂｓが表層部に形成されている。ベース半導体領域Ｂｓは、埋め込み酸化膜２０に達するトレンチ２３により周囲から絶縁分離された、ＳＯＩ層２１からなる領域である。
上述したように、半導体装置１００は慣性力を利用した力学量センサ素子を有してなる半導体装置で、図１（ｂ）に示すベース基板Ｂ４のセンシング部Ｓｅには、図２の詳細図に示すように、表層部に形成されている複数個のベース半導体領域Ｂｓで、加速度や角速度を測定するための力学量センサ素子が構成されている。すなわち、ベース基板Ｂ４における複数個のベース半導体領域Ｂｓのうち、図中に示したベース半導体領域Ｂｓ１が、埋め込み酸化膜２０の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極Ｅｍを有する可動半導体領域となっている。また、図中に示したもう一個のベース半導体領域Ｂｓ２が、可動電極Ｅｍと対向する固定電極Ｅｓを有する固定半導体領域となっている。半導体装置１００においては、可動半導体領域Ｂｓ１の可動電極Ｅｍと固定半導体領域Ｂｓ２の固定電極Ｅｓの対向する面の間で静電容量が形成され、可動電極Ｅｍが、印加される力学量に応じて前記対向面に対して垂直方向に変位し、可動電極Ｅｍと固定電極Ｅｓの間の距離変化に伴う静電容量の変化を測定して、印加される力学量を検出するようにしている。尚、ベース基板Ｂ４における所定領域Ｒ１以外の他の領域には、別の素子や回路が形成されていてもよい。
半導体装置１００におけるキャップ基板Ｃ４は、図１（ｂ）に示すように、低コストで微細加工が可能な単結晶シリコン基板３０からなる。キャップ基板Ｃ４において、ベース基板Ｂ４のセンシング部Ｓｅに対向する部分には、凹部３２ｂが形成されており、ベース基板Ｂ４と貼り合わされる単結晶シリコン基板３０の下面には、酸化シリコン（ＳｉＯ２）膜等からなる絶縁層３２ａが形成されている。
図１に示す半導体装置１００は、上述したように、シリコンからなるベース基板Ｂ４とキャップ基板Ｃ４とが、接合面Ｄ１で貼り合わされてなる半導体装置である。半導体装置１００のようにキャップ基板を有する半導体装置においては、キャップ基板は、一般的に、ベース基板の表層部に形成される各種の素子を保護するために利用される。
このようなキャップ基板を有する半導体装置においては、ベース基板の表層部に形成される各種の素子と電気接続する方法として、キャップ基板に貫通穴を設けてベース基板の表面に直接ワイヤボンディングする方法が考えられる。しかしながら、この方法ではワイヤボンディングのための大きな貫通穴が必要で、電気接続のための占有面積が大きくなってしまう。従って、このようなキャップ基板を有する半導体装置においては、ベース基板に形成される各種の素子と外部とのワイヤボンディングや半田付け等による電気接続を容易にするとともに電気接続のための占有面積を低減するため、ベース基板の上面からキャップ基板の上面側に繋がり、その上面で外部に電気接続することのできる引き出し電極が必要となる。
図１に示す半導体装置１００においては、ベース基板Ｂ４の表層部に形成されている力学量センサ素子と外部との電気接続を容易にするため、ベース基板Ｂ４の上面からキャップ基板Ｃ４の上面側に繋がる引き出し電極Ｄｅ１が形成されている。半導体装置１００の引き出し電極Ｄｅ１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、白金（Ｐｔ）等の金属４０で構成されており、下面が所定のベース半導体領域Ｂｓに接続し、キャップ基板Ｃ４を貫通するようにして、上面がキャップ基板Ｃ４の上面側まで伸びている。そして、引き出し電極Ｄｅ１は、その周りにおいて、キャップ基板Ｃ４との間に溝３５を有するように形成されている。尚、図１（ｂ）においては、引き出し電極Ｄｅ１の上面に、ボンディングワイヤ６０が接続された状態が図示されている。
図３０と図３１に示した従来の半導体装置９１，９２においては、上記引き出し電極として、絶縁分離トレンチ３１や溝１５によりシリコンからなるキャップ基板Ｃ２，Ｃ３を部分領域Ｃｅに分割して、絶縁分離されたベース半導体領域Ｂｓに接続する所定の部分領域Ｃｅを引き出し導電領域Ｃｅ１，Ｃｅ２（貫通電極Ｋｅ）として用い、上面でワイヤボンディングや半田付け等による電気接続を行うようにしていた。しかしながら、該構造の電極では、シリコンからなる引き出し導電領域Ｃｅ１，Ｃｅ２（貫通電極Ｋｅ）の抵抗値が大きくなり、その適用範囲が限定されてしまう。
これに対して、図１の半導体装置１００における引き出し電極Ｄｅ１は、所定のベース半導体領域Ｂｓに接続し（図２において点線で示した接合部Ｄｅｓ）、キャップ基板Ｃ４を貫通するようにして、上面がキャップ基板Ｃ４の上面側まで伸びる構造となっており、高い導電率を有する金属４０で構成されている。従って、図３０と図３１に示す引き出し電極としてシリコンからなるキャップ基板Ｃ２，Ｃ３の部分領域Ｃｅを用いた従来の半導体装置９１，９２に較べて、図１の半導体装置１００における引き出し電極Ｄｅ１は、抵抗値を小さくすることができ、その適用範囲も拡大される。
また、図１の半導体装置１００においては、金属４０で構成された引き出し電極Ｄｅ１が、キャップ基板Ｃ４との間に溝３５を有するように形成されている。すなわち、図１の半導体装置１００においては、金属４０で構成された引き出し電極Ｄｅ１が所謂エアアイソレーションの構造となっており、図３０に示す従来の半導体装置９１のように部分領域Ｃｅを形成するための絶縁分離トレンチ３１は用いられていない。従って、図１の半導体装置１００における引き出し電極Ｄｅ１の周りでは、従来の半導体装置９１のような絶縁分離トレンチ３１を誘電体とする寄生容量も形成され難い。また、図１の半導体装置１００においては、上記溝３５を有する構造とすることによって、金属４０で構成される引き出し電極Ｄｅ１とシリコンからなるキャップ基板Ｃ４との熱膨張差による応力も低減することができる。
尚、図３１の半導体装置９２では、貫通電極Ｋｅの周りに溝１５が形成されていることから、図１の半導体装置１００と同様に、寄生容量は形成され難い。一方、図３１の半導体装置９２では、溝１５がベース基板Ｂ３に達しているのに対して、図１の半導体装置１００では、溝３５の下方に絶縁層３２ａが形成されており、溝３５がベース基板Ｂ４に達していない。寄生容量を低減するためには、図３１の半導体装置９２のように、溝１５がキャップ基板Ｃ３を貫通してベース基板Ｂ３に達しているほうが好ましく、図１の半導体装置１００においても、引き出し電極Ｄｅ１の周りにおいて溝３５がベース基板Ｂ４に達するように形成することは可能である。しかしながら、図１の半導体装置１００のように、溝３５の下方に絶縁層３２ａが形成され、溝３５がベース基板Ｂ４に達していない構成とすることで、絶縁層３２ａが金属４０で構成される引き出し電極Ｄｅ１の支持部となるため、引き出し電極Ｄｅ１の上面へのワイヤボンディングや半田付け時に必要な強度を高めることができる。
また、図１の半導体装置１００においては、引き出し電極Ｄｅ１の上面が、キャップ基板Ｃ４の上面より上にある構成となっている。このため、引き出し電極Ｄｅ１の上面がキャップ基板Ｃ４の上面より下や同じ高さにある場合に較べて、周りに干渉物がないため、引き出し電極Ｄｅ１の上面へのワイヤボンディングや半田付けが容易になっている。
以上のようにして、図１に示す半導体装置１００は、ベース基板Ｂ４とそれを保護するためのキャップ基板Ｃ４が貼り合わされ、ベース基板Ｂ４に接続すると共にキャップ基板Ｃ４の上面側において外部に電気接続が可能な引き出し電極Ｄｅ１が形成されてなる半導体装置であって、引き出し電極Ｄｅ１の抵抗値が小さく、引き出し電極Ｄｅ１の周りで寄生容量が形成され難い半導体装置となっている。
尚、図１の半導体装置１００におけるキャップ基板Ｃ４は、前述したように、低コストで微細加工が可能な単結晶シリコン基板３０からなることが好ましい。しかしながら、これに限らず、図１の半導体装置１００におけるキャップ基板Ｃ４は、引き出し電極Ｄｅ１が金属４０で構成されているため、例えば多結晶シリコンや、ガラスおよび不純物が導入されていない真性シリコン等の絶縁性基板であってもよい。
次に、図１に示した半導体装置１００の製造方法について説明する。
図３は、図１の半導体装置１００におけるベース基板Ｂ４を準備する、ベース基板準備工程の概略を示した工程別の断面図である。
最初に、図３（ａ）に示すように、埋め込み酸化膜２０を挟んで、ＳＯＩ層２１と支持基板２２とで構成されるＳＯＩ基板Ｂ４ａを準備する。ＳＯＩ基板Ｂ４ａは、例えば基板貼り合わせ技術により形成し、埋め込み酸化膜２０を酸化シリコン（ＳｉＯ２）膜とし、支持基板２２を例えば比抵抗０．００１〜１Ωｃｍの単結晶シリコン基板とする。また、各種の素子形成に用いるＳＯＩ層２１は、厚さが１〜５０μｍの砒素（Ａｓ）やリン（Ｐ）等のＮ＋型不純物を含んだ比抵抗０．００１〜１Ωｃｍの単結晶シリコン層とする。力学量センサ素子を形成する図１の半導体装置１００では、ＳＯＩ層２１と支持基板２２は、例えば高濃度に不純物を含んだＮ＋型単結晶シリコン基板を貼り合わせて形成し、ＳＯＩ層２１の厚さを１０〜２０μｍとする。図２に示すように、ベース半導体領域Ｂｓの一部をそれぞれ可動電極Ｅｍや固定電極Ｅｓが形成されてなる可動半導体領域Ｂｓ１や固定半導体領域Ｂｓ２として利用する上では、特に、ＳＯＩ層２１は、不純物濃度ができるだけ高い、すなわち比抵抗の小さいものが好ましい。尚、以上の説明では不純物がＮ＋型であるが、すべてＰ＋型の不純物、例えばボロン（Ｂ）等で形成するようにしてもよい。
次に、図３（ｂ）に示すように、ＳＯＩ層２１上にレジストや酸化膜によるマスクパターン（図示省略）を形成して、フォトリソグラフィと深堀エッチングにより、略垂直の壁を持ち埋め込み酸化膜２０に達するトレンチ２３を形成する。これにより、ＳＯＩ層２１が分割されて、周囲から絶縁分離された複数個のベース半導体領域Ｂｓが、ＳＯＩ基板Ｂ４ａの表層部に形成される。
次に、図３（ｃ）に示すように、図示を省略したＳＯＩ層２１上のマスクパターンを除去した後、トレンチ２３を介してフッ化水素（ＨＦ）ガスによるエッチングにより、ＳｉＯ２膜からなる埋め込み酸化膜２０の一部を除去し、図２に示した可動電極Ｅｍを有する可動半導体領域Ｂｓ１や固定電極Ｅｓを有する固定半導体領域Ｂｓ２等を形成する。尚、この際に、可動半導体領域Ｂｓ１における可動電極Ｅｍが形成される部分や固定半導体領域Ｂｓ２における固定電極Ｅｓが形成される部分の下方の埋め込み酸化膜２０は、図３（ｃ）に示すように、完全に除去するようにする。
以上の図３に示す工程により、図１の半導体装置１００におけるベース基板Ｂ４が準備できる。
図４は、図１の半導体装置１００におけるキャップ基板Ｃ４を準備する、キャップ基板準備工程の概略を示した工程別の断面図である。
最初に、図４（ａ）に示すように、単結晶シリコン基板３０を準備する。
次に、図４（ｂ）に示すように、単結晶シリコン基板３０の下面の上にレジストや酸化膜によるマスクパターン（図示省略）を形成して、フォトリソグラフィとエッチングにより、凹部３２ｂを形成する。
次に、図４（ｃ）に示すように、熱酸化により、単結晶シリコン基板３０の下面に
酸化シリコン（ＳｉＯ２）からなる絶縁層３２ａを形成する。
以上の図４に示す工程により、図１の半導体装置１００におけるキャップ基板Ｃ４が準備できる。
図５は、図３および図４の工程でそれぞれ準備したベース基板Ｂ４およびキャップ基板Ｃ４を用い、図１の半導体装置１００を製造する工程の概略を示した、工程別の断面図である。
最初に、図５（ａ）と図５（ｂ）に示す基板貼り合わせ工程を実施する。
図５（ａ）に示すように、キャップ基板Ｃ４をベース基板Ｂ４の力学量センサ素子が形成された所定領域Ｒ１に対向するようにして位置決めし、これらを積層する。
次に、図５（ｂ）に示すように、キャップ基板Ｃ４の下面を、ベース基板Ｂ４の上面に貼り合わせる。この貼り合わせには、任意の接着剤を用いることができる。この貼り合わせにより、ベース基板Ｂ４とキャップ基板Ｃ４が接合面Ｄ１で強固に貼り合わされると共に、ベース基板Ｂ４のトレンチ２３やキャップ基板Ｃ４の凹部３２ｂ等からなる空間を完全密封することができる。
次に、図５（ｂ）〜（ｄ）に示す引き出し電極形成工程を実施する。
上記基板貼り合わせ工程の後、まずトレンチ形成工程を実施し、図５（ｂ）に示すように、キャップ基板Ｃ４の所定位置にベース基板Ｂ４の所定のベース半導体領域Ｂｓに達するトレンチ４１を形成する。
次に、図５（ｃ）に示すように、トレンチ４１に金属４０を埋め込んだ後、単結晶シリコン基板３０からなるキャップ基板Ｃ４の上面をエッチングして、金属４０の上面がキャップ基板Ｃ４の上面より上にあるようにする。
次に、図５（ｄ）に示すように、金属４０が埋め込まれたトレンチ４１の周りをエッチングして、トレンチ４１の周りが溝３５となるようにする。
以上の工程により引き出し電極Ｄｅ１が形成され、図１の半導体装置１００を製造することができる。尚、実際の半導体装置１００の製造においては、ベース基板Ｂ４およびキャップ基板Ｃ４をそれぞれウエハ状態で準備し、図５の工程が終了した後、完成した半導体装置１００がウエハから多数のチップに切り出されて製造される。
次に、図１の半導体装置１００における引き出し電極Ｄｅ１の周りの詳細構造とその変形例について、より詳しく説明する。
図６（ａ），（ｂ）は、それぞれ、図１に示した引き出し電極Ｄｅ１の周りの変形構造例を示す図で、引き出し電極Ｄｅ１の周りを拡大して示した断面図である。
図６（ａ）に示す引き出し電極Ｄｅ１の周りの構造は、引き出し電極Ｄｅ１の周りに形成された溝３５ａの下方において、キャップ基板Ｃ４に形成された絶縁層３２ａとは別の絶縁層４２が、絶縁層３２ａより厚く形成されている。従って、図６（ａ）に示す引き出し電極Ｄｅ１の周りの構造は、図１（ｂ）に示す引き出し電極Ｄｅ１の周りの構造に較べて、引き出し電極Ｄｅ１へのワイヤボンディングや半田付け時に必要な強度を高めることができる。
一方、図６（ｂ）に示す引き出し電極Ｄｅ１の周りの構造は、図３１の半導体装置９２における貫通電極Ｋｅの周りの構造と同様に、溝３５ｂがキャップ基板Ｃ４を貫通してベース基板Ｂ４に達するように形成されている。従って、図６（ｂ）に示す引き出し電極Ｄｅ１の周りの構造は、図６（ａ）や図１（ｂ）に示す引き出し電極Ｄｅ１の周りの構造に較べて、引き出し電極Ｄｅ１に伴う寄生容量をより低減することができる。
図７（ａ）〜（ｄ）と図８（ａ）〜（ｄ）は、図６（ａ），（ｂ）に示した引き出し電極Ｄｅ１の周りの構造を形成する方法について示した、工程別の断面図である。尚、図７と図８に示す工程は、図３に示したベース基板Ｂ４の準備工程、図４に示したキャップ基板Ｃ４の準備工程、および図５（ａ）と図５（ｂ）に示した基板貼り合わせ工程を実施した後の工程を示すものである。
最初に、図７（ａ）に示すように、キャップ基板Ｃ４の単結晶シリコン基板３０上に、ＬＰＣＶＤまたはプラズマＣＶＤで窒化シリコン（Ｓｉ３Ｎ４）膜３０ａを形成しておく。窒化シリコン膜３０ａは、ベース基板Ｂ４とキャップ基板Ｃ４を貼り合わせる前に、予めキャップ基板Ｃ４の単結晶シリコン基板３０上に形成しておいてもよい。
次に、図７（ｂ）に示すように、窒化シリコン膜３０ａの上面にレジストからなるマスクパターン（図示省略）を形成した後、上面からエッチングして、キャップ基板Ｃ４の所定位置にベース基板Ｂ４の所定のベース半導体領域Ｂｓに達するトレンチ４１ａを形成する。
次に、図７（ｃ）に示すように、プラズマＣＶＤで、全面に酸化シリコン（ＳｉＯ２）膜４２ａを堆積する。
次に、図７（ｄ）に示すように、ＲＩＥで窒化シリコン膜３０ａの上面とトレンチ４１ａの底面に形成されている酸化シリコン膜４２ａを除去し、トレンチ４１ａの側壁に形成されている酸化シリコン膜４２ａを残す。
次に、図８（ａ）に示すように、全面にアルミニウム（Ａｌ）等の金属層４０ａを堆積して、トレンチ４１ａに埋め込む。
次に、図８（ｂ）に示すように、金属層４０ａをエッチバックして、窒化シリコン膜３０ａの上面にある金属層４０ａを除去し、トレンチ４１ａ内にある金属層４０ａを残して、図６の引き出し電極Ｄｅ１を構成している金属４０とする。
次に、図８（ｃ）に示すように、トレンチ４１ａの側壁に形成されている酸化シリコン膜４２ａを一部残すようにして溝３５ａを形成し、溝３５ａの下方に残る酸化シリコン膜４２ａを、図６（ａ）に示す絶縁層４２とする。
以上で、図６（ａ）に示した引き出し電極Ｄｅ１の周りの構造を形成できる。
尚、図８（ｄ）に示すように、トレンチ４１ａの側壁に形成されている酸化シリコン膜４２ａを全て除去するようにして溝３５ｂを形成すれば、図６（ｂ）に示した引き出し電極Ｄｅ１の周りの構造を形成できる。
上記製造方法のように、図７（ａ）に示す基板貼り合わせ工程の後、キャップ基板Ｃ４に所定のベース半導体領域Ｂｓに達するトレンチ４１ａを形成するトレンチ形成工程を実施し、引き出し電極形成工程において、トレンチ４１ａに金属層４０ａを埋め込んで引き出し電極Ｄｅ１を形成し、トレンチ４１ａの一部が溝３５ａ，３５ｂとなるようにすることができる。
図９は、図１に示した半導体装置１００の変形例を示した図で、図９（ａ）は、半導体装置１１０の部分的な平面図であり、図９（ｂ）は、図９（ａ）における一点鎖線Ｃ−Ｃでの断面図である。尚、図９（ａ）は、図９（ｂ）における一点鎖線Ｄ−Ｄでの断面を示した図である。また、図９に示す半導体装置１１０において、図１に示した半導体装置１００と同様の部分については、同じ符号を付した。
図９に示す半導体装置１１０のベース基板Ｂ４は、図１に示した半導体装置１００のベース基板Ｂ４と同じものである。一方、図９に示す半導体装置１１０のキャップ基板Ｃ５および引き出し電極Ｄｅ２と、図１に示した半導体装置１００のキャップ基板Ｃ４および引き出し電極Ｄｅ１とでは、構造が異なっている。
図１の半導体装置１００の引き出し電極Ｄｅ１は、金属４０だけで構成されていた。また、引き出し電極Ｄｅ１の周りには、キャップ基板Ｃ４との間に溝３５が形成されているが、キャップ基板Ｃ４は、単結晶シリコン基板３０からなる一体のものであった。これに対して、図９の半導体装置１１０のキャップ基板Ｃ５では、溝３６が単結晶シリコン基板３０を分割するように形成されており、キャップ基板Ｃ５が、溝３６によって絶縁分離された複数の部分領域Ｃｓに分割されている。そして、引き出し電極Ｄｅ２が、所定の部分領域Ｃｓ１と、該部分領域Ｃｓ１の周り（中央）に形成された金属４０とで構成されている。
図９の半導体装置１１０についても、図１の半導体装置１００と同様に、引き出し電極Ｄｅ２が、ベース半導体領域Ｂｓに接続してキャップ基板Ｃ５の上面側まで伸びる金属４０を構成要素としている。従って、図９の半導体装置１１０は、図３０と図３１に示した従来の半導体装置９１，９２に較べて、引き出し電極Ｄｅ２の抵抗値を小さくすることができ、その適用範囲も拡大される。また、図９の半導体装置１１０についても、図１の半導体装置１００と同様に、金属４０を構成要素とする引き出し電極Ｄｅ２がキャップ基板Ｃ５との間に溝３６を有するように形成されており、引き出し電極Ｄｅ２の周りで寄生容量が形成され難い構造となっている。
一方、図９の半導体装置１１０における引き出し電極Ｄｅ２は、図１の半導体装置１００おける引き出し電極Ｄｅ１と異なり、金属４０だけでなく、溝３６によって絶縁分離された所定の部分領域Ｃｓ１をその構成要素としている。従って、図９の半導体装置１１０は、引き出し電極Ｄｅ２の構成要素である金属４０で抵抗値を小さくすることができると共に、引き出し電極Ｄｅ２の構成要素である所定の部分領域Ｃｓ１が金属４０の支持部となるため、図１の半導体装置１００に較べてワイヤボンディングや半田付け時に必要な強度をより高めることができる。
尚、図９に示す半導体装置１１０のように、キャップ基板Ｃ５が絶縁分離された複数の部分領域Ｃｓに分割されている場合には、例えば図９（ａ）に示すように、所定の部分領域Ｃｓａ，ＣｓｂにＩＣ回路を形成するようにしてもよい。
図１０（ａ），（ｂ）は、それぞれ、図９に示した引き出し電極Ｄｅ２の周りの変形構造例を示す図で、引き出し電極Ｄｅ２の周りを拡大して示した断面図である。
図１０（ａ）に示す引き出し電極Ｄｅ２の周りの構造は、図６（ｂ）に示した引き出し電極Ｄｅ１の周りの構造と同様に、溝３６ａがキャップ基板Ｃ５を貫通してベース基板Ｂ４に達するように形成されている。従って、図１０（ａ）に示す引き出し電極Ｄｅ２の周りの構造は、図９に示す引き出し電極Ｄｅ２の周りの構造に較べて、引き出し電極Ｄｅ２に伴う寄生容量をより低減することができる。
また、図１０（ｂ）に示す引き出し電極Ｄｅ２の周りの構造は、引き出し電極Ｄｅ２の形成当初において単結晶シリコン基板３０上に形成した図７（ａ）に示す窒化シリコン膜３０ａを最後まで残しておいた構造で、引き出し電極Ｄｅ２の構成要素である金属４０の上面が窒化シリコン膜３０ａの上面と同じ高さになっている。図１０（ｂ）に示す引き出し電極Ｄｅ２においては、窒化シリコン膜３０ａが金属４０の支持部となるため、図１０（ａ）の引き出し電極Ｄｅ２に較べて、ワイヤボンディングや半田付け時に必要な強度をより高めることができる。
図１１（ａ）〜（ｄ）は、図１０（ｂ）に示した引き出し電極Ｄｅ２の周りの構造を形成する方法について示した工程別の断面図である。
図１１（ａ）に示すように、基板貼り合わせ工程後の図７（ａ）と同じ状態から出発し、窒化シリコン膜３０ａの上面にレジストからなるマスクパターン（図示省略）を形成した後、上面からエッチングして、キャップ基板Ｃ５の所定位置にベース基板Ｂ５の所定のベース半導体領域Ｂｓに達するトレンチ４１ｂを形成する。
次に、図１１（ｂ）に示すように、全面にアルミニウム（Ａｌ）等の金属層４０ａを堆積して、トレンチ４１ｂに埋め込む。
次に、図１１（ｃ）に示すように、金属層４０ａをエッチバックして、窒化シリコン膜３０ａの上面にある金属層４０ａを除去し、トレンチ４１ｂ内にある金属層４０ａを残して、図１０（ｂ）の引き出し電極Ｄｅ２を構成している金属４０とする。
次に、図１１（ｄ）に示すように、窒化シリコン膜３０ａの上面にレジストからなるマスクパターン（図示省略）を形成した後、上面からエッチングして溝３６ａを形成する。
以上で、図１０（ｂ）に示した引き出し電極Ｄｅ２の周りの構造を形成できる。尚、図１０（ａ）に示した引き出し電極Ｄｅ２の周りの構造は、図１１（ｄ）の工程後において窒化シリコン膜３０ａを除去することで形成できる。また、図９（ｂ）に示した引き出し電極Ｄｅ２の周りの構造は、図１１（ｄ）の工程において絶縁層３２ａを残すように溝３６を形成し、図１１（ｄ）の工程後において窒化シリコン膜３０ａを除去することで形成できる。
図１２は、図９に示した引き出し電極Ｄｅ２の周りについての別の変形構造を示す図で、（ａ）は引き出し電極Ｄｅ２の周りを拡大して示した平面図であり、（ｂ）は（ａ）における一点鎖線Ｅ−Ｅでの断面図である。尚、（ａ）は、（ｂ）における一点鎖線Ｆ−Ｆでの断面を示した図である。
図１２に示すキャップ基板Ｃ１０では、図９および図１０と異なり、不純物が導入された導電性の単結晶シリコン基板３０ではなく、不純物が導入されていない真性シリコンからなる絶縁性の基板３０ｚが用いられている。そして、図１２（ａ）に示すように、引き出し電極Ｄｅ２を構成する金属４０の周りにはＣ字形状の溝３６ｂが形成され、金属４０の周りに残された基板３０ｚの一部と溝３６ｂの外周の基板３０ｚとが、Ｃ字形状の円周が切れた部分で繋がっている。このため、図１２に示す構造は、図９や図１０（ａ）に示した構造に較べて、ワイヤボンディングや半田付け時に必要な強度をより高めることができる。尚、基板３０ｚは絶縁性であるため、引き出し電極Ｄｅ２を構成する金属４０は、周囲との絶縁性を確保することができる。
図１３（ａ），（ｂ）は、図９に示した引き出し電極Ｄｅ２の別の変形構造である引き出し電極Ｄｅ３を示す図で、それぞれ、引き出し電極Ｄｅ３の周りを拡大して示した断面図である。
図１３（ａ），（ｂ）に示す引き出し電極Ｄｅ３の構造は、図１０（ａ），（ｂ）に示した引き出し電極Ｄｅ２の構造を細分化したもので、引き出し電極Ｄｅ３の構成要素である溝３６ａによって絶縁分離された所定の部分領域Ｃｓ２に対して、引き出し電極Ｄｅ３のもう一つの構成要素である金属４０を複数本にしたものである。また、図１３（ａ）の構造では、製造途中に形成した単結晶シリコン基板３０上の窒化シリコン膜３０ａを除去しており、図１３（ｂ）の構造では、窒化シリコン膜３０ａを最後まで残している。
図１３（ａ），（ｂ）に示す引き出し電極Ｄｅ３の構造は、図１０（ａ），（ｂ）に示した引き出し電極Ｄｅ２の構造に較べて、金属４０とシリコンからなる部分領域Ｃｓ２の熱膨張差に起因する応力をより低減することができる。また、図１３（ａ）の構造では、ワイヤボンディングや半田付け時において、ボンディングワイヤ６０や半田を部分領域Ｃｓ２の上面に突き出た複数本の金属４０の間に食い込ませることができ、接合の信頼性を高めることができる。
図１４（ａ），（ｂ）は、それぞれ、図９に示した半導体装置１１０の変形例を示した図で、半導体装置１１１，１１２の部分的な断面図である。また、図１４（ｃ）は、図１４（ｂ）の半導体装置１１２における引き出し電極Ｄｅ５の周りの変形構造例を示す図で、引き出し電極Ｄｅ５の周りを拡大して示した断面図である。
図１４（ａ），（ｂ）に示す半導体装置１１１，１１２のベース基板Ｂ４は、図１や図９に示した半導体装置１００，１１０のベース基板Ｂ４と同じものである。一方、図１４（ａ），（ｂ）に示す半導体装置１１１，１１２のキャップ基板Ｃ７、Ｃ８および引き出し電極Ｄｅ４、Ｄｅ５と、図９に示した半導体装置１１０のキャップ基板Ｃ５および引き出し電極Ｄｅ２とでは、構造が異なっている。
図９の半導体装置１１０における引き出し電極Ｄｅ２は、所定の部分領域Ｃｓ１と、該部分領域Ｃｓ１の中央に形成された金属４０とで構成されていた。これに対して、図１４（ａ）の半導体装置１１１における引き出し電極Ｄｅ４は、所定の部分領域Ｃｓ３と、該部分領域Ｃｓ３の側壁と上面を覆う金属４０とで構成されている。このように、図１４（ａ）の半導体装置１１１における引き出し電極Ｄｅ４では、部分領域Ｃｓ３の周りに形成された金属４０が、該部分領域Ｃｓ４の上面を覆うように形成されており、図９の半導体装置１１０における引き出し電極Ｄｅ２のように金属４０が部分領域Ｃｓ１の上面を覆っていない場合に較べて、ワイヤボンディングや半田付けによる金属４０との接合面積を大きくすることができ、該電気接続をより確実なものとすることができる。
また、図１４（ｂ）の半導体装置１１２における引き出し電極Ｄｅ５は、所定の部分領域Ｃｓ４と、該部分領域Ｃｓ４の側壁および上面だけでなく下面も覆う金属４０とで構成されている。これによれば、図１４（ｂ）の半導体装置１１２における引き出し電極Ｄｅ５は、図１４（ａ）の半導体装置１１１における引き出し電極Ｄｅ４に較べて、ベース基板Ｂ４における所定のベース半導体領域Ｂｓへの接続がより確実なものとなる。
図１４（ａ），（ｂ）に示す半導体装置１１１，１１２についても、引き出し電極Ｄｅ４、Ｄｅ５が、ベース半導体領域Ｂｓに接続してキャップ基板Ｃ７、Ｃ８の上面まで伸びる金属４０を構成要素としている。従って、半導体装置１１１，１１２は、図３０と図３１に示した従来の半導体装置９１，９２に較べて、引き出し電極Ｄｅ４、Ｄｅ５の抵抗値を小さくすることができ、その適用範囲も拡大される。また、図１４（ａ），（ｂ）の半導体装置１１１，１１２についても、金属４０を構成要素とする引き出し電極Ｄｅ４、Ｄｅ５が、キャップ基板Ｃ７、Ｃ８との間に溝３７ａ，３７ｂを有するように形成されており、引き出し電極Ｄｅ４、Ｄｅ５の周りで寄生容量が形成され難い構造となっている。尚、図１４（ｃ）に示す引き出し電極Ｄｅ５の周り構造においては、溝３７ｃの下方にキャップ基板Ｃ８に形成された絶縁層３２ａとは別の絶縁層４３が形成されている。従って、図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造は、図１４（ｂ）に示す引き出し電極Ｄｅ５の周りの構造に較べて、引き出し電極Ｄｅ５へのワイヤボンディングや半田付け時に必要な強度を高めることができる。
図１５（ａ）〜（ｃ）は、図１４（ａ）の半導体装置１１１を製造する工程の概略を示した、工程別の断面図である。
図１５（ａ）に示すように、図５（ａ）と図５（ｂ）で説明した基板貼り合わせ工程後において、キャップ基板Ｃ７の所定位置に絶縁層３２ａに達する溝３７ａを先に形成しておく。これによって、単結晶シリコン基板３０が、部分領域Ｃｓに分割される。
次に、図１５（ｂ）に示すように、溝３７ａの下方の絶縁層３２ａをさらにエッチングして、ベース基板Ｂ４の所定のベース半導体領域Ｂｓに達するトレンチ４１ｃを形成する。
次に、図１５（ｃ）に示すように、金属４０を、トレンチ４１ｃ内および部分領域Ｃｓ３の側壁と上面に順次形成する。
以上の工程により引き出し電極Ｄｅ４が形成され、図１４（ａ）の半導体装置１１１が製造される。
図１６〜図１８は、図１４（ｂ）および図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造を形成する方法について示した、工程別の断面図である。
図１４（ｂ）の半導体装置１１２における引き出し電極Ｄｅ５を形成するにあたっては、これまでの引き出し電極Ｄｅ１〜Ｄｅ４の形成方法と異なり、ベース基板Ｂ４とキャップ基板Ｃ８を貼り合わせる前に、予め必要な構造をキャップ基板Ｃ８に形成しておく。
最初に、図１６（ａ）に示すように、単結晶シリコン基板３０を準備し、単結晶シリコン基板３０の上面にレジストからなるマスクパターン（図示省略）を形成した後、上面からエッチングして、トレンチ４１ｄを形成する。
次に、図１６（ｂ）に示すように、トレンチ４１ｄが形成された単結晶シリコン基板３０上の全面に、アルミニウム（Ａｌ）等の金属層４０ｂを堆積する。
次に、図１６（ｃ）に示すように、プラズマＣＶＤで、全面に酸化シリコン（ＳｉＯ２）膜４３ａを堆積する。
次に、図１６（ｄ）に示すように、酸化シリコン膜４３ａをエッチバックして、単結晶シリコン基板３０の上面にある金属層４０ｂを露出し、トレンチ４１ｄ内にある酸化シリコン膜４３ａだけを残す。
次に、図１７（ａ）に示すように、所定のマスクパターン（図示省略）を形成して、金属層４０ｂの一部をエッチングにより除去する。
次に、図１７（ｂ）に示すように、図１７（ａ）の単結晶シリコン基板３０を反転して上方から研削し、トレンチ４１ｄに埋め込まれた酸化シリコン膜４３ａを露出する。これによって、単結晶シリコン基板３０が分割され、絶縁分離された複数の部分領域Ｃｅが形成される。
次に、図１７（ｃ）に示すように、単結晶シリコン基板３０上の全面に、アルミニウム（Ａｌ）等の金属層４０ｃを堆積する。
次に、図１７（ｄ）に示すように、所定のマスクパターン（図示省略）を形成して、金属層４０ｃの一部をエッチングにより除去する。これによって、部分領域Ｃｓ４の側壁および上面と下面を覆う、金属４０が形成される。
以上の工程により、貼り合わせ前のキャップ基板Ｃ８が準備できる。
次に、図１８（ａ）に示すように、予め準備したベース基板Ｂ４とキャップ基板Ｃ８を貼り合わせる。
次に、図１８（ｂ）に示すように、酸化シリコン膜４３ａを上方からエッチングして溝３７ｃを形成し、下方に残る酸化シリコン膜４３ａを絶縁層４３とする。
以上の工程によって、図１４（ｃ）に示す引き出し電極Ｄｅ５の周りの構造を形成することができる。
さらに、図１８（ｃ）に示すように、酸化シリコン膜４３ａをエッチングにより全て除去して溝３７ｂを形成すれば、図１４（ｂ）に示す引き出し電極Ｄｅ５の周りの構造を形成することができる。
上記のように、キャップ基板準備工程において、引き出し電極形成工程の一部を実施して、引き出し電極Ｄｅ５をキャップ基板Ｃ８に連結された状態で形成し、基板貼り合わせ工程において、引き出し電極Ｄｅ５の下面を所定のベース半導体領域Ｂｓに接続し、基板貼り合わせ工程の後、溝３７ｂ，３７ｃを形成するようにしてもよい。
図１９（ａ），（ｂ）は、それぞれ、図１（ｂ）に示した半導体装置１００および図１４（ｂ）に示した半導体装置１１２の変形例を示した図で、半導体装置１１３，１１４の部分的な断面図である。
図１９（ａ），（ｂ）に示す半導体装置１１３，１１４の引き出し電極Ｄｅ６、Ｄｅ７は、いずれも、ワイヤボンディングや半田付けされる上面が、ベース半導体領域Ｂｓに接続して接合部Ｄｅｓを形成する下面より大きな面積となっている。これによれば、引き出し電極の上面が下面と同じ面積や小さな面積である場合に較べて、パッド面積が増大するため、該引き出し電極Ｄｅ６、Ｄｅ７の上面へのワイヤボンディングや半田付けが容易になる。
図２０（ａ），（ｂ）は、図１９（ａ）の半導体装置１１３における引き出し電極Ｄｅ６の周りの構造を形成する方法について示した、工程別の断面図である。
図２０（ａ）に示すように、図８（ａ）に示した状態から出発し、窒化シリコン膜３０ａの上面にある金属層４０ａを所定のパターンにエッチングする。これにより、上面がベース半導体領域Ｂｓに接続する下面より大きな面積となっている引き出し電極Ｄｅ６の金属４０の形状が形成される。
次に、図２０（ｂ）に示すように、トレンチ４１ａの側壁に形成されている酸化シリコン膜４２ａと単結晶シリコン基板３０上に形成されている窒化シリコン膜３０ａを順次除去する。
以上で、図２０は、図１９（ａ）の半導体装置１１３における引き出し電極Ｄｅ６の周りの構造を形成できる。
図２１（ａ）〜（ｄ）は、図１９（ｂ）の半導体装置１１４における引き出し電極Ｄｅ７の周りの構造を形成する方法について示した、工程別の断面図である。
図２１（ａ）に示すように、図１７（ｂ）に示した状態から出発し、単結晶シリコン基板３０上の全面に、アルミニウム（Ａｌ）等の金属層４０ｃを図１７（ｃ）より厚めに堆積する。
次に、図２１（ｂ）に示すように、金属層４０ｃを所定のパターンにエッチングする。これにより、上面が下面より大きな面積となっている金属４０の形状が形成される。
次に、図２１（ｃ）に示すように、予め準備したベース基板Ｂ４とキャップ基板Ｃ８を貼り合わせる。
次に、図２１（ｄ）に示すように、酸化シリコン膜４３ａをエッチングにより全て除去して、溝３７ｂを形成する。
以上の工程によって、図１９（ｂ）の半導体装置１１４におけるに引き出し電極Ｄｅ７の周りの構造を形成することができる。
図２２は、図１（ｂ）に示した半導体装置１００の別の変形例を示した図で、半導体装置１１５の部分的な断面図である。
図２２に示す半導体装置１１５においては、図１（ｂ）に示した半導体装置１００の構造に追加して、ベース基板Ｂ４のセンシング部Ｓｅを密封している単結晶シリコン基板３０の部分領域Ｃｓｃに、ＩＣ回路ＩＣ１が形成されている。このように、単結晶シリコンからなるキャップ基板を用いる場合には、絶縁分離された所定の部分領域に、ＩＣ回路を形成することができる。
図２３は、図１に示した半導体装置１００の別の適用例を示した部分的な断面図である。
図１（ｂ）では、ワイヤボンディングにより、引き出し電極Ｄｅ１の上面で外部に電気接続される半導体装置１００が例示されていた。一方、図２３に示す半導体装置１００は、ＩＣ回路ＩＣ２が形成された別の単結晶シリコン基板７０にフリップチップ搭載され、引き出し電極Ｄｅ１を構成する金属４０の上面が、半田６１で、単結晶シリコン基板７０に形成されたパッド電極７１に電気接続されている。このように、引き出し電極Ｄｅ１の上面での外部への電気接続は、ワイヤボンディングや半田付けのいずれであってもよい。
図２４は、別の半導体装置の例を示す図で、キャップ基板Ｃ９を間に挟んで、角速度センサ素子（ジャイロセンサ素子）が形成されたベース基板Ｂ５と加速度センサ素子が形成されたベース基板Ｂ６とが両側に貼り合わされた、半導体装置１２０の模式的な断面図である。
図２４に示す半導体装置１２０においては、キャップ基板Ｃ９に形成されている引き出し電極Ｄｅ８を介して、角速度センサ素子（ジャイロセンサ素子）が形成されたベース基板Ｂ５と加速度センサ素子が形成されたベース基板Ｂ６とが電気的に接続されており、角速度センサ素子と加速度センサ素子を搭載する小型で配線抵抗が小さい半導体装置とすることができる。
図２４の半導体装置１２０におけるキャップ基板Ｃ９においては、溝３８が単結晶シリコン基板３０を分割するように形成されており、キャップ基板Ｃ９が、溝３８によって絶縁分離された複数の部分領域Ｃｓに分割されている。そして、引き出し電極Ｄｅ８が、所定の部分領域Ｃｓ５と、該部分領域Ｃｓ５の周り（側壁）に形成された金属４０とで構成されている。
図２４の半導体装置１２０についても、引き出し電極Ｄｅ８が、ベース半導体領域Ｂｓに接続してキャップ基板Ｃ９の上面まで伸びる金属４０を構成要素としている。従って、図２４の半導体装置１２０は、引き出し電極Ｄｅ８の抵抗値を小さくすることができ、その適用範囲も拡大される。また、金属４０を構成要素とする引き出し電極Ｄｅ８がキャップ基板Ｃ９との間に溝３８を有するように形成されており、引き出し電極Ｄｅ８の周りで寄生容量が形成され難い構造となっている。
図２５（ａ）〜（ｄ）と図２６（ａ）〜（ｃ）は、図２４に示す半導体装置１２０の製造工程別の断面図である。
図２５（ａ）に示すように、角速度センサ素子（ジャイロセンサ素子）が形成されたベース基板Ｂ５を準備する。
また、図２５（ｂ）に示すように、引き出し電極Ｄｅ８となる１次引き出し電極Ｄｅ８ａが形成された１次キャップ基板Ｃ９ａ、すなわち、単結晶シリコン基板３０の１次溝３８ａ内に金属層４０ｄが形成された１次キャップ基板Ｃ９ａを準備する。
次に、図２５（ｃ）に示すように、図２５（ｂ）に示す１次キャップ基板Ｃ９ａを、図２５（ａ）に示すベース基板Ｂ５に貼り合わせる。この貼り合わせには、例えば真空中における低温でのＳｉ直接接合を用いることができる。
次に、図２５（ｄ）に示すように、１次キャップ基板Ｃ９ａの上方から１次溝３８ａが貫通するまで研削して薄くする。これによって、図２４の半導体装置１２０における溝３８が形成される。また、１次キャップ基板Ｃ９ａが溝３８により分割されて複数の部分領域Ｃｅが形成されキャップ基板Ｃ９になると共に、金属層４０ｄが引き出し電極Ｄｅ８の構成要素である金属４０となる。
次に、予め準備しておいた図２６（ａ）に示す加速度センサ素子が形成された１次ベース基板Ｂ６ａを、図２６（ｂ）に示すように、反転させてキャップ基板Ｃ９に貼り合わせる。
最後に、図２６（ｃ）に示すように、１次ベース基板Ｂ６ａに接続配線加工を施して、ベース基板Ｂ６を完成させる。
以上で、図２４に示す半導体装置１２０が製造できる。
上記半導体装置１２０の製造方法のように、キャップ基板準備工程において、キャップ基板Ｃ９となる１次キャップ基板Ｃ９ａに、溝３８となる１次溝３８ａを形成し、引き出し電極形成工程の一部を実施して、１次溝３８ａの側壁に金属４０となる金属層４０ｄを形成して、引き出し電極Ｄｅ８となる１次引き出し電極を形成し、図２５（ｃ）に示す基板貼り合わせ工程において、１次溝３８ａの開口部がベース基板Ｂ５の上面と対向するようにして、ベース基板Ｂ５と１次キャップ基板Ｃ９ａを貼り合わせ、図２５（ｄ）に示すように、基板貼り合わせ工程の後、貼り合わせ面と反対側から１次キャップ基板Ｃ９ａを研削して、１次キャップ基板Ｃ９ａをキャップ基板Ｃ９とすると共に、上記１次引き出し電極と１次溝３８ａをそれぞれ引き出し電極Ｄｅ８と溝３８とするようにしてもよい。
以上のようにして、例示した半導体装置１００，１１０〜１１４，１２０およびその製造方法は、ベース基板Ｂ４〜Ｂ６とそれを保護するためのキャップ基板Ｃ４〜Ｃ９が貼り合わされ、ベース基板Ｂ４〜Ｂ６に接続すると共にキャップ基板Ｃ４〜Ｃ９の上面において外部に電気接続が可能な引き出し電極Ｄｅ１〜Ｄｅ８が形成されてなる半導体装置であって、引き出し電極Ｄｅ１〜Ｄｅ８の抵抗値が小さく、引き出し電極Ｄｅ１〜Ｄｅ８の周りで寄生容量が形成され難い半導体装置およびその製造方法となっている。
尚、上記した半導体装置１００，１１０〜１１４，１２０では、加速度や角速度を検出する力学量センサ素子を有した半導体装置の例を示した。しかしながらこれに限らす、本発明の半導体装置は、例えば、圧力センサ素子、ＭＥＭＳ（Micro Electro Mechanical System）共振器、赤外線センサ素子等の他の半導体センサ素子を有する半導体装置であってもよい。
図２７は、圧力センサ素子ＰＳを有する半導体装置の例で、半導体装置１３０の模式的な断面図である。尚、図２７に示す半導体装置１３０において、図１に示した半導体装置１００と同様の部分については、同じ符号を付した。
図２７の半導体装置１３０におけるベース基板Ｂ７には、単結晶シリコン基板２５の上面の表層部に導電型の異なる薄い単結晶シリコン層２４が形成された基板が用いられている。ベース基板Ｂ７の所定領域Ｒ２には、裏面側から深い溝２６が形成されて、上面に薄膜部であるメンブレンＭｅが形成されている。また、該所定領域Ｒ２の単結晶シリコン層２４には、ＰＮ接合分離により周囲から絶縁分離された複数個の不純物拡散領域（ベース半導体領域）Ｂｄが形成されている。
図２７の半導体装置１３０においては、メンブレンＭｅにも不純物拡散領域Ｂｄ１，Ｂｄ２が形成されており、該不純物拡散領域Ｂｄ１，Ｂｄ２が、圧力センサ素子ＰＳとして機能する。すなわち、図２７の半導体装置１３０においては、メンブレンＭｅが溝２６を介して印加される圧力に応じて変位し、該変位に伴う不純物拡散領域Ｂｄ１，Ｂｄ２の抵抗値の変化を測定して、印加される圧力を検出する。
図２７の半導体装置１３０においても、シリコンからなるベース基板Ｂ７とキャップ基板Ｃ１１とが接合面Ｄ１で貼り合わされて、メンブレンＭｅの上方に密閉空間が形成されている。また、下面がベース基板Ｂ７の不純物拡散領域（ベース半導体領域）Ｂｄ３に接続する金属４０で構成された引き出し電極Ｄｅ９が、ベース基板Ｂ７の上面からキャップ基板Ｃ１１に形成された溝３５を貫通するようにして、キャップ基板Ｃ４の上面側まで伸びている。そして、引き出し電極Ｄｅ９の上面に、ボンディングワイヤ６０が接続されている。
図２８（ａ）〜（ｄ）と図２９（ａ）〜（ｄ）は、図２７に示す半導体装置１３０の製造工程別の断面図である。
図２８（ａ）に示すように、単結晶シリコン基板２５の上面の表層部に導電型の異なる薄い単結晶シリコン層２４が形成された基板を準備する。
次に、図２８（ｂ）に示すように、図２７に示したベース基板Ｂ７の溝２６を除いて、所定領域Ｒ２の単結晶シリコン層２４に、圧力センサ素子ＰＳを構成する不純物拡散領域（ベース半導体領域）Ｂｄ，Ｂｄ１〜Ｂｄ３等の各構造を形成しておく。
また、図２８（ｃ）に示すように、図４で説明したキャップ基板準備工程により、単結晶シリコン基板３０の下面に絶縁層３２ａと凹部３２ｂが形成されたキャップ基板Ｃ１１を準備する。
次に、図２８（ｄ）に示すように、図２８（ｂ）で準備したベース基板Ｂ７と図２８（ｃ）で準備したキャップ基板Ｃ１１を、位置決めして貼り合わせる。
次に、図２９（ａ）に示すように、キャップ基板Ｃ１１の所定位置に、ベース基板Ｂ７の不純物拡散領域Ｂｄ３に達するトレンチ４４を形成する。
次に、図２９（ｂ）に示すように、トレンチ４４に金属４０を埋め込んだ後、単結晶シリコン基板３０からなるキャップ基板Ｃ１１の上面をエッチングして、金属４０の上面がキャップ基板Ｃ１１の上面より上にあるようにする。
次に、図２９（ｃ）に示すように、金属４０が埋め込まれたトレンチ４４の周りをエッチングして、トレンチ４４の周りが溝３５となるようにする。
最後に、図２９（ｄ）に示すように、反転してベース基板Ｂ７に裏面側から深い溝２６を形成し、ベース基板Ｂ７の上面に薄膜部であるメンブレンＭｅを形成して、圧力センサ素子ＰＳの構造を完成する。
以上で、図２７に示した半導体装置１３０が製造される。
図２７の圧力センサ素子ＰＳを有する半導体装置１３０も、図１の力学量センサ素子を有する半導体装置１００と同様に、 金属４０で構成された引き出し電極Ｄｅ９が、キャップ基板Ｃ１１との間に溝３５を有するように形成されており、引き出し電極Ｄｅ９の上面で外部に電気接続される。従って、図２７に示した半導体装置１３０についても、引き出し電極Ｄｅ９の抵抗値が小さく、引き出し電極Ｄｅ９の周りで寄生容量が形成され難い半導体装置とすることができる。
尚、図１で示したような加速度センサ素子や角速度センサ素子といった力学量センサ素子と図２７に示したような圧力センサ素子ＰＳとを同一チップに配置し、上記した周りに溝を有する金属で構成された引き出し電極を有する半導体装置とすることも可能である。
１００，１１０〜１１５，１２０，１３０ 半導体装置
Ｂ４〜Ｂ７ ベース基板
Ｃ４〜Ｃ１１ キャップ基板
Ｄｅ１〜Ｄｅ９ 引き出し電極
４０ 金属
３５，３５ａ，３５ｂ，３６，３６ａ，３６ｂ，３７ａ〜３７ｃ，３８ 溝
Ｃｓ，Ｃｓ１〜Ｃｓ５，Ｃｓａ〜Ｃｓｃ 部分領域

Claims (19)

  1. シリコンからなるベース基板であって、絶縁分離された複数個のベース半導体領域が上面の表層部の所定領域に形成されてなるベース基板と、
    前記ベース基板の所定領域において、下面が前記ベース基板の上面に貼り合わされるキャップ基板とを有してなる半導体装置において、
    下面が所定の前記ベース半導体領域に接続し、前記キャップ基板を貫通するようにして、上面が前記キャップ基板の上面側まで伸びる、金属で構成された引き出し電極が、当該引き出し電極の周りにおいて、前記キャップ基板との間に溝を有するように形成されてなり、
    前記引き出し電極の上面で、外部に電気接続されることを特徴とする半導体装置。
  2. 前記キャップ基板が、シリコンからなることを特徴とする請求項１に記載の半導体装置。
  3. 前記キャップ基板が、絶縁分離された複数の部分領域に分割されてなり、
    前記引き出し電極が、所定の前記部分領域と、該部分領域の周りに形成された前記金属とで構成されてなることを特徴とする請求項２に記載の半導体装置。
  4. 前記部分領域の周りに形成された前記金属が、該部分領域の上面を覆うように形成されてなることを特徴とする請求項３に記載の半導体装置。
  5. 前記キャップ基板が、単結晶シリコンからなることを特徴とする請求項２乃至４のいずれか一項に記載の半導体装置。
  6. 前記キャップ基板が、絶縁分離された複数の部分領域に分割されてなり、
    前記複数の部分領域のうち、所定の部分領域に、ＩＣ回路が形成されてなることを特徴とする請求項５に記載の半導体装置。
  7. 前記引き出し電極の上面が、前記キャップ基板の上面より上にあることを特徴とする請求項１乃至６のいずれか一項に記載に記載の半導体装置。
  8. 前記引き出し電極の上面が、該引き出し電極の下面より大きな面積であることを特徴とする請求項７に記載に記載の半導体装置。
  9. 前記溝の下方に、絶縁層が形成され、
    前記溝が、前記ベース基板に達していないことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記ベース基板の所定領域において、貼り合わされた前記ベース基板と前記キャップ基板の間の空間が、密封されていることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
  11. 前記ベース基板が、埋め込み酸化膜を有するＳＯＩ基板からなり、
    前記ベース半導体領域が、前記埋め込み酸化膜に達するトレンチにより周囲から絶縁分離された、ＳＯＩ層からなる領域であることを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
  12. 前記半導体装置が、力学量センサ素子を有してなり、
    前記複数個のベース半導体領域のうち、
    少なくとも一個のベース半導体領域が、前記埋め込み酸化膜の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極を有する可動半導体領域であり、
    少なくとももう一個のベース半導体領域が、前記可動電極と対向する固定電極を有する固定半導体領域であり、
    前記可動電極と固定電極の対向する面の間に静電容量が形成され、
    前記可動半導体領域と前記固定半導体領域に、それぞれ、前記引き出し電極が接続され、
    前記可動電極が、印加される力学量に応じて前記対向面に対して垂直方向に変位し、
    前記可動電極と固定電極の間の距離変化に伴う前記静電容量の変化を測定して、前記印加される力学量を検出することを特徴とする請求項１１に記載の半導体装置。
  13. 前記力学量が、加速度または角速度であることを特徴とする請求項１２に記載の半導体装置。
  14. 前記ベース基板が、単結晶シリコン基板からなり、
    前記ベース半導体領域が、ＰＮ接合分離により絶縁分離された不純物拡散領域であることを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
  15. 前記半導体装置が、圧力センサ素子を有してなり、
    前記複数個のベース半導体領域のうち、
    少なくとも一個のベース半導体領域が、前記単結晶シリコン基板の上面側にあるメンブレンに形成された前記不純物拡散領域であり、
    前記メンブレンが、印加される圧力に応じて変位し、該変位に伴う前記不純物拡散領域の抵抗値の変化を測定して、前記印加される圧力を検出することを特徴とする請求項１４に記載の半導体装置。
  16. 請求項１に記載の半導体装置の製造方法であって、
    前記ベース基板を準備するベース基板準備工程と、
    前記キャップ基板を準備するキャップ基板準備工程と、
    前記ベース基板と前記キャップ基板を位置決めして積層し、前記ベース基板の上面と前記キャップ基板の下面を貼り合わせる基板貼り合わせ工程と、
    前記溝を有するようにして前記引き出し電極を形成する引き出し電極形成工程とを有してなることを特徴とする半導体装置の製造方法。
  17. 前記基板貼り合わせ工程の後、前記キャップ基板に所定の前記ベース半導体領域に達するトレンチを形成するトレンチ形成工程を有してなり、
    前記引き出し電極形成工程において、
    前記トレンチに前記金属を埋め込んで前記引き出し電極を形成し、前記トレンチの周りが前記溝となるようにすることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記キャップ基板準備工程において、
    前記引き出し電極形成工程の一部を実施して、前記引き出し電極を前記キャップ基板に連結された状態で形成し、
    前記基板貼り合わせ工程において、
    前記引き出し電極の下面を所定の前記ベース半導体領域に接続し、
    前記基板貼り合わせ工程の後、前記溝を形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
  19. 前記キャップ基板準備工程において、
    前記キャップ基板となる１次キャップ基板に、前記溝となる１次溝を形成し、
    前記引き出し電極形成工程の一部を実施して、前記１次溝の側壁に前記金属を形成して、前記引き出し電極となる１次引き出し電極を形成し、
    前記基板貼り合わせ工程において、
    前記１次溝の開口部が前記ベース基板の上面と対向するようにして、前記ベース基板と前記１次キャップ基板を貼り合わせ、
    前記基板貼り合わせ工程の後、貼り合わせ面と反対側から前記１次キャップ基板を研削して、１次キャップ基板を前記キャップ基板とすると共に、前記１次引き出し電極と前記１次溝をそれぞれ前記引き出し電極と前記溝とすることを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2010251092A 2009-12-17 2010-11-09 半導体装置 Expired - Fee Related JP5115618B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010251092A JP5115618B2 (ja) 2009-12-17 2010-11-09 半導体装置
US12/968,470 US20110147859A1 (en) 2009-12-17 2010-12-15 Semiconductor device and method of manufacturing the same
US14/059,662 US8941229B2 (en) 2009-12-17 2013-10-22 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009286874 2009-12-17
JP2009286874 2009-12-17
JP2010251092A JP5115618B2 (ja) 2009-12-17 2010-11-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2011146687A true JP2011146687A (ja) 2011-07-28
JP5115618B2 JP5115618B2 (ja) 2013-01-09

Family

ID=44149879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251092A Expired - Fee Related JP5115618B2 (ja) 2009-12-17 2010-11-09 半導体装置

Country Status (2)

Country Link
US (2) US20110147859A1 (ja)
JP (1) JP5115618B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013250133A (ja) * 2012-05-31 2013-12-12 Seiko Epson Corp 電子デバイス及びその製造方法、並びに電子機器
JP2014022663A (ja) * 2012-07-20 2014-02-03 Denso Corp 半導体装置
US8975714B2 (en) 2012-02-01 2015-03-10 Rohm Co., Ltd. Capacitive pressure sensor and method of manufacturing the same
US8991262B2 (en) 2012-06-07 2015-03-31 Rohm Co., Ltd. Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package
JP2018152538A (ja) * 2017-03-15 2018-09-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2021528263A (ja) * 2018-06-30 2021-10-21 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電気コンタクト部および電気コンタクト部を形成する方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426233B1 (en) * 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
US9095072B2 (en) 2010-09-18 2015-07-28 Fairchild Semiconductor Corporation Multi-die MEMS package
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
US8813564B2 (en) 2010-09-18 2014-08-26 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope with central suspension and gimbal structure
CN103238075B (zh) 2010-09-18 2015-11-25 快捷半导体公司 具有单质量块的微机械三轴加速计
WO2012037538A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
EP2616388A4 (en) 2010-09-18 2014-08-13 Fairchild Semiconductor HERMETIC ENCLOSURE FOR MICROELECTROMECHANICAL SYSTEMS
WO2012040211A2 (en) 2010-09-20 2012-03-29 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
US20120235251A1 (en) * 2011-03-14 2012-09-20 Invensense, Inc. Wafer level packaging of mems devices
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
JP5772873B2 (ja) 2012-06-13 2015-09-02 株式会社デンソー 静電容量式物理量センサ
CN104507853B (zh) * 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
WO2014020389A1 (en) * 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
SE537869C2 (sv) * 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
FR3000841A1 (fr) 2013-01-09 2014-07-11 St Microelectronics Rousset Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9227842B2 (en) * 2013-02-27 2016-01-05 Invensense, Inc. Method for MEMS structure with dual-level structural layer and acoustic port
US9508663B2 (en) * 2013-07-24 2016-11-29 Invensense, Inc. Assembly and packaging of MEMS device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
FR3060200B1 (fr) 2016-12-12 2018-12-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction de capacites parasites dans un dispositif microelectronique
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) * 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10793421B2 (en) * 2017-11-13 2020-10-06 Vanguard International Semiconductor Singapore Pte. Ltd. Wafer level encapsulation for MEMS device
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2009283900A (ja) * 2008-04-22 2009-12-03 Denso Corp 力学量センサの製造方法および力学量センサ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19903380B4 (de) * 1998-02-02 2007-10-18 Denso Corp., Kariya Halbleitersensoren für eine physikalische Grösse und ihre Herstellungsverfahren
JP4214584B2 (ja) * 1998-11-27 2009-01-28 株式会社デンソー 半導体力学量センサおよびその製造方法
DE10032579B4 (de) * 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
GB2375887A (en) * 2001-02-23 2002-11-27 Fuji Electric Co Ltd MEMS device with reduced stiction
JP4306162B2 (ja) * 2001-08-22 2009-07-29 株式会社デンソー 半導体装置およびその製造方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
JP2005233622A (ja) 2004-02-17 2005-09-02 Toyota Motor Corp 逆転検出機能付き回転検出装置
JP4312631B2 (ja) 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP5092462B2 (ja) * 2006-06-13 2012-12-05 株式会社デンソー 力学量センサ
JP4883688B2 (ja) 2006-09-29 2012-02-22 セイコーインスツル株式会社 真空パッケージ及び電子デバイス並びに真空パッケージの製造方法
JP2008135690A (ja) * 2006-10-30 2008-06-12 Denso Corp 半導体力学量センサおよびその製造方法
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008256495A (ja) 2007-04-04 2008-10-23 Denso Corp センサ装置
EP2011762B1 (en) * 2007-07-02 2015-09-30 Denso Corporation Semiconductor device with a sensor connected to an external element
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
US7851925B2 (en) * 2008-09-19 2010-12-14 Infineon Technologies Ag Wafer level packaged MEMS integrated circuit
JP4858547B2 (ja) * 2009-01-09 2012-01-18 株式会社デンソー 半導体装置およびその製造方法
US8175293B2 (en) * 2009-04-16 2012-05-08 Nokia Corporation Apparatus, methods and computer programs for converting sound waves to electrical signals
JP5316479B2 (ja) * 2009-06-09 2013-10-16 株式会社デンソー 半導体力学量センサの製造方法及び半導体力学量センサ
JP5218497B2 (ja) * 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
US8349735B2 (en) * 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2009283900A (ja) * 2008-04-22 2009-12-03 Denso Corp 力学量センサの製造方法および力学量センサ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975714B2 (en) 2012-02-01 2015-03-10 Rohm Co., Ltd. Capacitive pressure sensor and method of manufacturing the same
JP2013250133A (ja) * 2012-05-31 2013-12-12 Seiko Epson Corp 電子デバイス及びその製造方法、並びに電子機器
US9520812B2 (en) 2012-05-31 2016-12-13 Seiko Epson Corporation Electronic device, electronic apparatus, and method of manufacturing electronic device
US8991262B2 (en) 2012-06-07 2015-03-31 Rohm Co., Ltd. Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package
JP2014022663A (ja) * 2012-07-20 2014-02-03 Denso Corp 半導体装置
JP2018152538A (ja) * 2017-03-15 2018-09-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2021528263A (ja) * 2018-06-30 2021-10-21 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電気コンタクト部および電気コンタクト部を形成する方法
JP7104814B2 (ja) 2018-06-30 2022-07-21 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電気コンタクト部および電気コンタクト部を形成する方法

Also Published As

Publication number Publication date
US20110147859A1 (en) 2011-06-23
US20140048922A1 (en) 2014-02-20
JP5115618B2 (ja) 2013-01-09
US8941229B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
JP5115618B2 (ja) 半導体装置
JP4793496B2 (ja) 半導体装置およびその製造方法
JP5141658B2 (ja) 半導体装置およびその製造方法
JP5649474B2 (ja) 静電容量型圧力センサおよび静電容量型圧力センサの製造方法
KR101115968B1 (ko) 용량형 역학량 센서와 반도체 장치
US9840410B2 (en) Micromechanical component
JP2009016717A (ja) 半導体装置およびその製造方法
JP2002071493A (ja) 半導体圧力センサ
JP2009272477A (ja) Ｍｅｍｓセンサおよびその製造方法
JP2008256495A (ja) センサ装置
US8991262B2 (en) Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package
JP5695741B2 (ja) 静電容量型圧力センサ及びその製造方法
JP4539413B2 (ja) 静電容量型センサの構造
JP5913038B2 (ja) 静電容量型圧力センサ及びその製造方法
JP6970935B2 (ja) 物理量センサ
JP5392296B2 (ja) 半導体装置およびその製造方法
US7531229B2 (en) Microstructured component and method for its manufacture
JP6687197B2 (ja) 圧力センサ
US20230166967A1 (en) Mems sensor and method of manufacturing mems sensor
JP5824385B2 (ja) 静電容量型物理量センサとその製造方法
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP6142736B2 (ja) 半導体圧力センサ
JP5837846B2 (ja) 静電容量型物理量センサとその製造方法
JP4783915B2 (ja) 半導体力学量センサ
JP2005031092A (ja) 半導体力学量センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees