JP3405329B2 - 表面波装置 - Google Patents
表面波装置Info
- Publication number
- JP3405329B2 JP3405329B2 JP2000243040A JP2000243040A JP3405329B2 JP 3405329 B2 JP3405329 B2 JP 3405329B2 JP 2000243040 A JP2000243040 A JP 2000243040A JP 2000243040 A JP2000243040 A JP 2000243040A JP 3405329 B2 JP3405329 B2 JP 3405329B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- acoustic wave
- surface acoustic
- wave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
ルタなどに用いられる表面波装置に関し、より詳細に
は、Auバンプなどにより外部と電気的に接続される電
極構造を有する表面波装置の改良に関する。
接続に、Auなどからなるバンプを用いた接続方法が多
用されている。図10及び図11を参照して、従来の表
面波装置の外部との電気的接続構造を説明する。
1は、圧電材料よりなる表面波基板52を有する。表面
波基板52の上面52a上には、インターデジタル電極
(IDT電極)53,54が形成されている。IDT電
極53,54は、アルミニウムをパターニングすること
により形成されている。IDT電極53は、複数本の電
極指が一端で電気的に接続された構造を有する第1,第
2のくし歯電極部53a,53bを有する。第1,第2
のくし歯電極部53a,53bに連ねられて、配線電極
部53c,53dが形成されている。
1,第2のくし歯電極部54a,54b及び配線電極部
54c,54dを有する。配線電極部53c,53d,
54c,54dは、表面波装置51を外部と接続する部
分であり、配線電極部53c,53d,54c,54d
上には、Auからなるバンプ55が形成されている。す
なわち、バンプ55を介して、配線電極部53c,53
d,54c,54dが、表面波装置51外の基板上に形
成された電極パッドに電気的に接合される。
線電極部53cを例にとり、図10(b)に拡大して示
す。すなわち、表面波基板52上に、アルミニウムから
なる配線電極部53cが形成されており、該配線電極部
53c上にバンプ55が形成されている。
に、2層構造の配線電極部も提案されている。すなわ
ち、図11に示すように、表面波基板52上に、アルミ
ニウムからなる配線層53c1 ,53c2 を積層するこ
とにより、配線電極部53cが形成されている。この場
合、上方の配線層53c2 上にAuからなるバンプ55
が形成される。
成は、表面波基板52を100〜300℃の温度に加熱
し、ワイヤバンピング法により行われていた。
装置に用いられる表面波基板材料の中には、例えばタン
タル酸リチウム(LiTaO3 )やニオブ酸リチウム
(LiNbO3 )などのように焦電性の強い材料が存在
する。これらの焦電性の強い表面波基板材料では、加熱
されると、表面に電荷が発生する。ところが、表面波装
置51を例にとると、くし歯電極部53a,53b,5
4a,54bは、いずれも分離されているので、行き場
を失った電荷が近接した電極間で放電し、電極が溶融し
たり、切断したりするおそれがある。特に、IDT電極
53,54においては、隣り合う電極指間の間隔が数μ
m程度であるため、上記のような焦電破壊が生じやすか
った。
形成した後、基板上の電極を全て短絡しかつアース電位
に接続し、その状態でバンプを形成し、マザー基板から
個々の表面波装置をダイシングする際に短絡されていた
電極間を切断する方法、あるいはバンプ形成に際して
の加熱及び冷却温度勾配を非常に緩くし、焦電破壊を抑
制する方法が採用されていた。
確実に防止することが困難であった。また、の方法で
は、製造時間が著しく長くなるという問題があった。ま
た、焦電破壊を避けるために、室温付近の低温でバンプ
を形成することも考えられるが、このような低温でバン
プを形成した場合、バンプのAl膜との接合強度が著し
く低下することになる。
は、IDT電極、すなわちくし歯電極部及び配線電極部
の全体をアルミニウムで構成した後、かつこれらの全体
をPdやPtで被覆し、しかる後Auバンプを形成する
方法が開示されている。しかしながら、このような方法
では、アルミニウム膜の側面上にPdやPtを成膜する
ことが非常に難しく、実用的ではなかった。
要することなく、かつバンプ形成に際しての焦電破壊に
よる電極の溶融や切断が生じ難く、さらにバンプの電極
に対する接合強度に優れた表面波装置を提供することに
ある。
は、表面波基板と、前記表面波基板に形成された少なく
とも1つのIDT電極とを備え、IDT電極が、複数本
の電極指が一端で電気的に接続された第1のくし歯電極
部と、複数本の電極指が一端で電気的に接続された第2
のくし歯電極部と、第1,第2のくし歯電極部にそれぞ
れ電気的に接続されておりかつ外部とバンプ接続される
第1,第2の配線電極部とを有し、第1,第2のくし歯
電極部の電極指が互いに間挿し合うように配置されてお
り、かつ前記第1,第2のくし歯電極部及び第1,第2
の配線電極部がアルミニウム膜により構成されており、
前記第1,第2の配線電極部において前記アルミニウム
膜上に順に積層された第1〜第3の金属膜をさらに備
え、第1の金属膜が、第2の金属膜よりもアルミニウム
に対する接合性に優れており、第3の金属膜が第1の金
属膜よりもバンプに対する接合性に優れており、第2の
金属膜が、第1,第3の金属膜を構成している金属の拡
散を抑制する金属を用いて構成されており、前記アルミ
ニウム膜と第1の金属膜との間に、第2,第3の金属膜
からなる積層膜とアルミニウム膜との反応を抑制する反
応抑制膜がさらに備えられており、前記反応抑制膜が、
無機絶縁材料膜からなり、かつアルミニウム膜と第1〜
第3の金属膜とが電気的に接続されていることを特徴と
する。
記第1の金属膜が、Ti、Cr、Ni及びHfからなる
群から選択した1種の金属または該金属を主成分とする
合金からなり、第2の金属膜が、Pd、Pt、Ni及び
Cuからなる群から選択した1種の金属または該金属を
主成分とした合金からなり、第3の金属膜が、Ag及び
Auからなる群から選択した1種の金属または該金属を
主成分とする合金からなる。
合、アルミニウム膜と第1〜第3の金属膜からなる積層
金属膜との電気的接続の態様については、適宜変更する
ことができる。
通孔が形成されており、該貫通孔において、第1〜第3
の金属膜からなる積層膜と、アルミニウム膜とが電気的
に接続されていてもよい。
反応抑制膜の外縁が、前記第1〜第3の金属膜からなる
積層膜の外縁よりも外側に至るように形成されている。
の具体的な実施例を説明することにより、本発明に係る
表面波装置の詳細を説明する。
参考例に係る表面波装置を示す平面図及び(a)におけ
るA−A線に沿う断面図である。本参考例の表面波装置
1は、帯域フィルタとして用いられるものである。表面
波装置1は、矩形の表面波基板2を有する。表面波基板
2は、圧電基板または絶縁性基板上に圧電薄膜を形成す
ることにより構成される。圧電基板としては、チタン酸
ジルコン酸鉛系セラミックスのような圧電セラミックス
あるいはLiTaO3、LiNbO3もしくは水晶のよう
な圧電単結晶により構成される。
性薄膜を積層した構造の場合、絶縁性基板としてはガラ
スまたはサファイヤなどの適宜の絶縁材料からなるもの
を用いることができ、圧電薄膜についてもZnOやTa
2 O5 などからなるものを用いることができる。
DT電極3,4が表面波伝搬方向において所定距離を隔
てて配置されている。IDT電極3は、複数本の電極指
が一端で電気的に接続された第1のくし歯電極部3a
と、複数本の電極指が一端で電気的に接続された第2の
くし歯電極部3bとを有する。くし歯電極部3a,3b
の電極指は互いに間挿し合うように配置されている。ま
た、くし歯電極部3aに連ねられて、すなわち、くし歯
電極部3aに電気的に接続されるように第1の配線電極
部3cが形成されている。配線電極部3cは、引き回し
電極3e1 と引き回し電極3e1 に連なっているパッド
3c2 とを有する。パッド3c2 がバンプにより接続さ
れる部分となる。同様に、第2のくし歯電極部3bに電
気的に接続されるように、引き回し電極3d1 とパッド
3d2 とを有する第2の配線電極部3dが形成されてい
る。
1,第2のくし歯電極部4a,4b及び第1,第2の配
線電極部4c,4dが形成されている。第1,第2の配
線電極4c,4dは、引き回し電極4c1 ,4d1 と、
これに連なるパッド4c2 ,4d2 とを有する。
b,4a,4bは、アルミニウムをパターニングするこ
とにより形成されている。配線電極部3c,3d,4
c,4dについても、くし歯電極部3a,3b,4a,
4bと同じ工程によりアルミニウムをパターニングする
ことにより形成されている。
3d,4c,4d上に、第1〜第3の金属膜5〜7が積
層されていることにある。これを、図1(b)を参照し
て説明する。
膜5〜7がこの順序で積層されている。すなわち、第1
〜第3の金属膜5〜7は、パッド3c2上だけでなく、
引き回し電極3c1上にも積層されている。第1〜第3
の金属膜5〜7は、本参考例では同じ大きさとされてお
り、かつ積層膜8の外縁は配線電極部3c,3dの外縁
よりも内側に存在する。また、第1〜第3の金属膜5〜
7が積層されてなる積層膜8上に、Auからなるバンプ
9が形成されている。第1〜第3の金属膜5〜7は、A
uからなるバンプ9の形成に際し、焦電破壊による電極
の溶融や切断を防止すると共に、バンプ9を短時間でか
つ配線電極部3cに強固に接合するために設けられてい
る。
膜6に比べて配線電極部3c、すなわちアルミニウムに
対する接合性に優れている金属材料により構成されてい
る。このようなアルミニウムに対する接合性に優れた金
属材料としては、特に限定されるわけではないが、例え
ば、Ti、Cr、NiもしくはHfのような金属、ある
いはこれらの金属を主成分とする合金、例えばNiCr
などを好適に用いることができる。
している金属の上方への拡散を抑制する金属により構成
されている。第2の金属膜6を構成する金属材料につい
ても、上記作用を果たし得る限り特に限定されるわけで
はないが、例えば、Pd、Pt、NiもしくはCuなど
の金属、あるいはこれらの金属を主成分とした合金を用
いることができる。
バンプに対する接合性に優れた金属材料により構成され
る。第3の金属膜7を構成する金属についても、上記作
用を果たし得る限り特に限定されるわけではないが、A
gもしくはAuまたはこれらの金属を主成分とする合金
を好適に用いることができる。
膜7が、Auからなるバンプ9に対する接合性に優れて
いるので、バンプ9は、積層膜8に対して強固に接合さ
れる。また、第1の金属膜5は、アルミニウムに対する
接合性に優れているが、第1の金属膜5を構成している
金属は上方に拡散しやすい。しかしながら、第2の金属
膜6が、上記拡散を抑制するように作用するので、第1
の金属膜5を構成している金属の第3の金属膜7への拡
散が確実に抑制される。従って、バンプ9と第3の金属
膜7との接合強度の低下が抑制される。
ンプ9を、アルミニウムからなる配線電極部3cに強固
に接合することができる。さらに、第3の金属膜7が、
バンプに対する接合性に優れているので、バンプ9を形
成するに際し高温に加熱する必要がない。例えば、Au
からなるバンプ9をAuまたはAgからなる第3の金属
膜7に接合する場合、バンプ9の形成に際しては常温
(20℃〜30℃)の温度で行うことができる。
で構成されている場合であっても、バンプ9の形成に際
し高温に加熱する必要がないので、焦電破壊が生じ難
い。従って、表面波装置1の製造に際し、良品率を効果
的に高め得る。
との間に設けられている第2の金属膜6が設けられてお
らずとも、バンプ9の接合強度は高められるものの、第
1の金属膜5を構成している金属が徐々に第3の金属膜
7の表面に拡散し、バンプ9の接合強度が劣化すること
になる。
記表面波装置1として、例えば、タンタル酸リチウムか
らなる表面波基板2を用意し、アルミニウムをパターニ
ングすることにより、0.1〜0.2μmの厚みのアル
ミニウム膜からなるIDT電極3,4を形成した。しか
る後、配線電極部3c,3d,4c,4d上に、第1の
金属膜5として、0.1μmのTi膜を形成し、次に、
第2の金属膜6として、0.08μmの厚みのPd膜を
形成し、さらに第3の金属膜7として、厚み0.3μm
のAu膜を形成した。しかる後、第3の金属膜7上に、
Auバンプをワイヤバンピング法により表面波基板2を
加熱することなく形成し、本参考例の表面波装置1を得
た。
配線電極3c上に直接Auからなるバンプ9を形成し、
従来の表面波装置を作製した。なお、参考例及び従来例
の表面波装置のいずれにおいても、バンプ9を形成し、
接合強度を測定した。結果を図2に示す。
装置1によれば、従来例の表面波装置に比べて高い接合
強度を示すことがわかる。前述した特開平8−3071
92号公報に記載の方法では、Al膜の上面だけでなく
側面にもPdやPtを被覆する必要があり、このような
成膜が困難であったのに対し、第1の参考例の表面波装
置1では、配線電極部において、配線電極部3c,3
d,4c,4d上においてのみ、順に第1〜第3の金属
膜5〜7を積層すればよいだけであるため、製造容易で
あり、例えばリフトオフ技術を用いて容易に積層膜8を
形成することができる。
おいて、表面波装置1をパッケージに封止するに際し、
例えばAuSnなどのロウ材による封止方法が用いられ
ると、封止時に250〜400℃程度の高熱を受けるこ
とになる。このような場合、積層膜8の端部とアルミニ
ウム膜からなる配線電極部3cとの間に反応が生じ、合
金化し、配線抵抗が上昇し素子の特性が劣化するおそれ
がある。これは、積層膜8を製造する過程において、第
1〜第3の金属膜5〜7がわずかにずれて積層され、A
lに対して反応しやすい第2,第3の金属膜6,7を構
成している金属、例えばAuやPdが直接Alと接触し
たところに、高熱が加わることにより生じる。すなわ
ち、第2,第3の金属膜6,7が、それぞれ、PdやA
uにより構成されており、第1の金属膜5よりも幅広に
形成されたり、第1の金属膜5の端縁よりも外側にはみ
出して形成された場合、図3に示すように、第1の金属
膜5の側方で、第2,第3の金属膜6,7が配線電極部
3cと接触し、反応生成物である合金10を形成するこ
とがある。
示すように、積層膜8と、配線電極部3cとの間に反応
抑制膜11が積層される。反応抑制膜11は、積層膜8
と、アルミニウムからなる配線電極部3cとの間に挟持
されている。また、反応抑制膜11の外縁が、積層膜8
の外縁よりも外側に至るように形成されており、それに
よって段差Bが形成されている。
は、積層膜8を構成している金属とAlとの反応や合金
化を抑制し得る適宜の材料を用いることができ、図4に
示す第2の参考例では、反応抑制膜11は、Ti、Cr
のような金属、またはこれらの金属を主成分とする合金
により構成されている。
抑制膜11が形成されていることを除いては、第1の参
考例の表面波装置と同様である。上記のように、反応抑
制膜11を形成することにより、積層膜8と配線電極部
3cを構成しているアルミニウムとの反応が抑制され、
表面波装置の特性の劣化を抑制することができる。
加わらない場合、すなわち表面波装置1をパッケージに
封止する場合接着剤を用いる場合などにおいては、第1
の参考例の表面波装置1を好適に用いることができる。
すなわち、封止に際し高熱が加わらない場合には、第1
の参考例において、図3に示した反応物の生成が生じ
ず、従って素子の特性劣化も生じない。ただし、この表
面波装置を回路基板上にはんだ実装する場合に約250
℃以上の高熱が加わる時は第2の参考例が有効である。
膜の外縁が積層膜8の外縁よりも外側に至るように形成
し、段差Bを構成したが、第1の参考例の表面波装置1
において、第1の金属膜5の外縁が第2,第3の金属膜
6,7の外縁よりも外側に至るように形成し、それによ
って第2,第3の金属膜6,7とアルミニウムとの接触
を抑制してもよい。すなわち、第1の金属膜5を、上記
反応抑制膜の作用を兼ねるように構成してもよい。
ついて、300〜350℃程度の高熱が加わった場合の
上記反応生成物の状態を具体的な実験例に基づき説明す
る。図5(a)は、第1の参考例の表面波装置の配線電
極部の加熱前の状態を示す顕微鏡写真であり、図5
(b)は、加熱後に生じた反応生成物を示す顕微鏡写真
である。図5(b)において、中央から右下方に延びて
いる配線電極部上の積層膜の端縁において、黒くなって
いる部分が上述した反応生成物が生じている部分であ
る。
る配線電極部を示す顕微鏡写真である。実験に際して
は、反応を加速するために1℃/秒の温度勾配で第1,
第2の参考例の表面波装置を500℃まで加熱し、50
0℃に1分間維持した後、自然冷却した。第1の参考例
の表面波装置としては、前述した図2に示した結果が得
られた表面波装置を用い、第2の参考例の表面波装置と
しては、反応抑制膜として0.05μmの厚みのNiC
r膜が形成されていることを除いては、第1の参考例と
同様にして構成されているものを用いた。また、反応抑
制膜と積層膜8との間の段差の外側の幅Cについては、
反応抑制膜と積層膜の位置ずれを考慮した幅であればよ
い。
表面波装置に高温を付加した結果を、図6及び図7に示
す。図6(a)は、第1の参考例の表面波装置の配線電
極部の実験後の状態を、図6(b)は、第2の参考例の
表面波装置の上記実験後の状態を示す顕微鏡写真であ
る。図6(a)及び図6(b)から明らかなように、第
1の参考例の表面波装置では、配線電極部の外側端縁が
黒くなり、上記反応生成物が生じているのに対し、図6
(b)に示す第2の参考例の表面波装置では、このよう
な反応生成物の発生が抑制されていることがわかる。
表面波装置における反応生成物の発生状況を示す図であ
る。図7から明らかなように、第1の参考例の表面波装
置では、430℃程度に加熱された際に反応生成物が発
生したのに対し、第2の参考例の表面波装置では、50
0℃に到達しても反応は開始せず、500℃に到達して
から30秒後に反応が生じた。また、第2の参考例の表
面波装置では、第1の参考例の表面波装置のように配線
電極部の端部から、すなわち配線電極部の特定の部分か
ら始まるのではなく、第2の参考例の表面波装置では、
配線電極部の端縁以外の様々な部分で発生した(図6
(b))。
て、上記高温付加試験において発生した反応は、金属膜
の積層ずれに起因するものでないことがわかる。よっ
て、第2の参考例のように反応抑制膜11を設けること
により、積層ずれに起因する上記反応を確実に抑制する
ことがわかる。また、反応抑制膜11の厚み分だけ、上
記反応生成物の生成速度が抑制されるものと思われる。
なる反応抑制膜11が積層膜8とアルミニウムからなる
配線電極部3cとの間にサンドイッチされていたが、本
発明では反応抑制膜11は、無機絶縁物材料で構成され
る。図8(a)〜(c)及び図9(a),(b)に示す
第1,第2の実施例では、反応抑制膜が無機絶縁物材
料、例えばSiN、SiO2などで構成されている。
表面波装置21では、配線電極部3c,3d,4c,4
d上に、第1〜第3の金属膜5〜7からなる積層膜8が
無機絶縁物材料からなる反応抑制膜11を介して積層さ
れている。反応抑制膜11の外縁は、積層金属膜8の外
縁よりも外側に至るように形成されており、それによっ
て段差Bが形成されている。もっとも、本実施例では、
反応抑制膜11が、無機絶縁物材料であるため、積層膜
8とアルミニウムからなる配線電極部との電気的導通を
確保するために、反応抑制膜11に貫通孔11aが形成
されている。従って、貫通孔11a内に、入り込むよう
に、第1の金属膜5が成膜されているので、第1の金属
膜5が下方のアルミニウムからなる配線電極部3c,3
dに電気的に接続されている。
び第3の金属膜7が、反応抑制膜11上に到達している
が、これは、第2,第3の金属膜6,7の幅が第1の金
属膜5よりも大きい場合の結果を示す。もっとも、第1
の実施例において、第2,第3の金属膜6,7の幅は、
第1の金属膜5と等しく、かつ積層ずれが生じない場合
には、第2,第3の金属膜6,7は、第1の金属膜5上
に積層され、図示のように側縁が下方に垂下することは
ない。
の表面波装置では、第1の実施例の表面波装置の変形例
であり、ここでは、反応抑制膜11が、下方の配線電極
部3c,3dよりも外側に至るように形成されている。
すなわち、図9(b)に拡大平面図で示すように、反応
抑制膜11の外縁が、下方の配線電極部3cの外縁より
も外側に至るように形成されている。このように、反応
抑制膜11の外縁11bを、配線電極部3cの外縁より
も外側に至るように形成することにより、アルミニウム
よりなる配線電極部3cと、上方の第2,第3の金属膜
6,7との反応をより確実に防止することができる。
2個のIDT電極3,4を有するトランスバーサル型の
表面波フィルタにつき説明したが、本発明は、表面波装
置の配線電極部の構造の改良に特徴を有するものである
ため、IDT電極の数については特に限定されない。ま
た、トランスバーサル型の表面波フィルタだけでなく、
表面波共振子や共振子型表面波フィルタなどの、適宜の
表面波装置に適用することができる。
電極とパッドとを有する配線電極部に、第1〜第3の金
属膜からなる積層膜が形成されているので、第1の金属
膜により、該積層膜が配線電極部に強固に接合され、第
3の金属膜がバンプに強固に接合される。
る接合性に優れた金属を用いているので、バンプ形成に
際し加熱する必要はない。よって、表面波基板構成材料
として、焦電性の高い材料を用いたとしても、焦電破壊
が生じ難い。
構成している金属の拡散を抑制するように作用するの
で、加熱されたとしても、第1の金属膜を構成している
金属の第3の金属膜への拡散が抑制され、そのためバン
プと積層膜との接合強度の低下が生じ難い。
熱を必要としないので表面波装置の製造工程を短縮する
ことができ、バンプ形成時の焦電破壊が生じ難い表面波
装置を提供することができる。
第2,第3の金属膜からなる積層膜とアルミニウム膜と
の反応を抑制する反応抑制膜が形成されているので、表
面波装置をパッケージに封止する際に加熱されたとして
も、該反応抑制膜により第2,第3の金属膜とアルミニ
ウム膜との反応を抑制することができ、それによってバ
ンプ接合による接合強度の低下がさらに生じ難い。ま
た、反応抑制膜として無機絶縁材料膜を用いているの
で、アルミニウム膜と積層膜との電気的接続を図る部分
以外では、アルミニウム膜が無機絶縁材料膜により被覆
されているので、アルミニウム膜と第2,第3の金属膜
との反応をより確実に抑制することができる。
fからなる群から選択した1種の金属または該金属を主
成分とする合金からなり、第2の金属膜がPd、Pt、
Ni及びCuからなる群から選択した1種の金属または
該金属を主成分とする合金からなり、第3の金属膜がA
g及びAuからなる群から選択した1種の金属または該
金属を主成分とする合金からなる場合には、Auバンプ
などを形成した場合、第3の金属膜がバンプとの接合性
に優れているので、加熱することなしに該バンプを形成
することができる。また、第2の金属膜が上記金属また
は合金からなるので、AgまたはAuあるいはこれらの
合金からなる第3の金属膜を構成している金属の拡散が
確実に抑制される。また、Ti、Cr、NiもしくはH
fまたはこれらの金属を主成分とする合金からなる第1
の金属膜は、アルミニウムに対する密着性に優れている
ので、バンプを配線電極部に強固に接合することができ
る。
たはこれらの合金により最上層の第3の金属膜が構成さ
れている場合には、配線抵抗がAlの2層構造からなる
従来例に比べて低くなる。従って、配線抵抗が低く、特
性の良好な表面波装置を提供することが可能となる。
アルミニウム膜と第1〜第3の金属膜とが電気的に接続
される必要がある。この場合、無機絶縁材料からなる膜
に貫通孔を形成してもよく、その場合には、該貫通孔に
おいて第1〜第3の金属膜からなる積層膜と、アルミニ
ウム膜とが電気的に接続される。
からなる積層膜の外縁よりも外側に至るように形成され
ている場合には、反応抑制膜により、アルミニウム膜と
積層膜とがより確実に隔てられるので、アルミニウム膜
と第2,第3の金属膜との間の反応を効果的に抑制する
ことができ、良好な素子特性を実現することができる。
係る表面波装置の平面図及び(a)のA−A線に沿う断
面図。
バンプ接合による接合強度と、接合温度との関係を示す
図。
3の金属膜とアルミニウム膜とが反応した状態を説明す
るための断面図。
の断面図。
あり、(a)は第1の参考例を、(b)は第1の参考例
において配線電極部に反応生成物が生じた状態を、
(c)は第2の参考例の配線電極部を示す。
び第2の参考例の配線電極部の状態を示す各顕微鏡写
真。
関係を示す図。
装置の平面図、部分拡大平面図及び縦断面図。
波装置の断面図及び配線電極部を示す模式的拡大平面
図。
明するための斜視図及び配線電極部の構造を示す模式的
断面図。
部の構造を示す模式的断面図。
Claims (4)
- 【請求項1】 表面波基板と、 前記表面波基板に形成された少なくとも1つのインター
デジタル電極とを備え、 前記インターデジタル電極が、複数本の電極指が一端で
電気的に接続された第1のくし歯電極部と、複数本の電
極指が一端で電気的に接続された第2のくし歯電極部
と、第1,第2のくし歯電極部にそれぞれ電気的に接続
される引き回し電極及び外部とバンプ接続されるパッド
を有する第1,第2の配線電極部とを有し、第1,第2
のくし歯電極部の電極指が互いに間挿し合うように配置
されており、かつ 前記第1,第2のくし歯電極部及び第1,第2の配線電
極部がアルミニウム膜により構成されており、 前記第1,第2の配線電極部において前記アルミニウム
膜上に順に積層された第1〜第3の金属膜をさらに備
え、 第1の金属膜が、第2の金属膜よりもアルミニウムに対
する接合性に優れており、第3の金属膜が第1の金属膜
よりもバンプに対する接合性に優れており、第2の金属
膜が、第1,第3の金属膜を構成している金属の拡散を
抑制する金属を用いて構成されており、 前記アルミニウム膜と第1の金属膜との間に、第2,第
3の金属膜からなる積層膜とアルミニウム膜との反応を
抑制する反応抑制膜がさらに備えられており、前記反応
抑制膜が、無機絶縁材料膜からなり、かつアルミニウム
膜と第1〜第3の金属膜とが電気的に接続されて いるこ
とを特徴とする、表面波装置。 - 【請求項2】 前記無機絶縁材料からなる膜に貫通孔が
形成されており、該貫通孔において、第1〜第3の金属
膜からなる積層膜と、アルミニウム膜とが電気的に接続
されている、請求項1に記載の表面波装置。 - 【請求項3】 前記第1の金属膜が、Ti、Cr、Ni
及びHfからなる群から選択した1種の金属または該金
属を主成分とする合金からなり、第2の金属膜が、P
d、Pt、Ni及びCuからなる群から選択した1種の
金属または該金属を主成分とした合金からなり、第3の
金属膜が、Ag及びAuからなる群から選択した1種の
金属または該金属を主成分とする合金からなる、請求項
1または2に記載の表面波装置。 - 【請求項4】 前記反応抑制膜の外縁が、前記第1〜第
3の金属膜からなる積層膜の外縁よりも外側に至るよう
に形成されている、請求項1〜3のいずれかに記載の表
面波装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243040A JP3405329B2 (ja) | 2000-07-19 | 2000-08-10 | 表面波装置 |
US09/892,231 US6552475B2 (en) | 2000-07-19 | 2001-06-27 | Surface acoustic wave device |
DE10134748A DE10134748B4 (de) | 2000-07-19 | 2001-07-17 | Oberflächenwellenbauelement |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-219363 | 2000-07-19 | ||
JP2000219363 | 2000-07-19 | ||
JP2000243040A JP3405329B2 (ja) | 2000-07-19 | 2000-08-10 | 表面波装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100951A JP2002100951A (ja) | 2002-04-05 |
JP3405329B2 true JP3405329B2 (ja) | 2003-05-12 |
Family
ID=26596328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000243040A Expired - Lifetime JP3405329B2 (ja) | 2000-07-19 | 2000-08-10 | 表面波装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6552475B2 (ja) |
JP (1) | JP3405329B2 (ja) |
DE (1) | DE10134748B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911116B2 (en) | 2008-03-24 | 2011-03-22 | Taiyo Yuden Co., Ltd. | Surface acoustic wave device and method of fabricating the same |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067600A1 (fr) * | 2000-03-03 | 2001-09-13 | Daishinku Corporation | Dispositif de vibration a cristal |
JP3438709B2 (ja) * | 2000-08-31 | 2003-08-18 | セイコーエプソン株式会社 | 圧電デバイス及びその製造方法と圧電発振器の製造方法 |
JP3925133B2 (ja) * | 2000-12-26 | 2007-06-06 | 株式会社村田製作所 | 弾性表面波装置の製造方法及び弾性表面波装置 |
JP2003087080A (ja) * | 2001-07-06 | 2003-03-20 | Murata Mfg Co Ltd | 弾性表面波素子及びその製造方法 |
JP2003110403A (ja) * | 2001-07-26 | 2003-04-11 | Murata Mfg Co Ltd | 弾性表面波素子、それを用いた弾性表面波装置、弾性表面波素子の製造方法、および弾性表面波装置の製造方法 |
US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
US7148610B2 (en) * | 2002-02-01 | 2006-12-12 | Oc Oerlikon Balzers Ag | Surface acoustic wave device having improved performance and method of making the device |
DE10246784B4 (de) * | 2002-10-08 | 2013-06-13 | Epcos Ag | Mit akustischen Wellen arbeitendes Bauelement mit geringer Einfügedämpfung und Verfahren zur Herstellung |
JP3865712B2 (ja) * | 2003-05-26 | 2007-01-10 | 富士通メディアデバイス株式会社 | 弾性表面波デバイス |
US7141909B2 (en) * | 2003-06-17 | 2006-11-28 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
CN100587962C (zh) * | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | 用于封装集成电路器件的方法和设备 |
JP3764450B2 (ja) * | 2003-07-28 | 2006-04-05 | Tdk株式会社 | 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法 |
US7129576B2 (en) * | 2003-09-26 | 2006-10-31 | Tessera, Inc. | Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps |
US20050067681A1 (en) * | 2003-09-26 | 2005-03-31 | Tessera, Inc. | Package having integral lens and wafer-scale fabrication method therefor |
US20050116344A1 (en) * | 2003-10-29 | 2005-06-02 | Tessera, Inc. | Microelectronic element having trace formed after bond layer |
US20050139984A1 (en) * | 2003-12-19 | 2005-06-30 | Tessera, Inc. | Package element and packaged chip having severable electrically conductive ties |
US20050189622A1 (en) * | 2004-03-01 | 2005-09-01 | Tessera, Inc. | Packaged acoustic and electromagnetic transducer chips |
KR100716918B1 (ko) | 2004-03-18 | 2007-05-10 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성표면파 장치 |
JP4096947B2 (ja) * | 2005-01-26 | 2008-06-04 | セイコーエプソン株式会社 | 絶縁化処理前基板、および基板の製造方法 |
US20060183270A1 (en) * | 2005-02-14 | 2006-08-17 | Tessera, Inc. | Tools and methods for forming conductive bumps on microelectronic elements |
US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
US20080029879A1 (en) * | 2006-03-01 | 2008-02-07 | Tessera, Inc. | Structure and method of making lidded chips |
CN101356729B (zh) * | 2006-04-28 | 2011-02-09 | 株式会社村田制作所 | 电子部件及其制造方法 |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
CN101765971B (zh) | 2007-07-30 | 2013-05-29 | 株式会社村田制作所 | 弹性波装置及其制造方法 |
JP4468436B2 (ja) * | 2007-12-25 | 2010-05-26 | 富士通メディアデバイス株式会社 | 弾性波デバイスおよびその製造方法 |
JP5262553B2 (ja) * | 2008-10-14 | 2013-08-14 | 株式会社村田製作所 | 弾性波装置 |
JP5558158B2 (ja) * | 2009-03-27 | 2014-07-23 | 京セラ株式会社 | 弾性表面波装置及びその製造方法 |
JP5325729B2 (ja) * | 2009-09-28 | 2013-10-23 | 太陽誘電株式会社 | 弾性波フィルタ |
JP2013145932A (ja) * | 2010-05-07 | 2013-07-25 | Murata Mfg Co Ltd | 弾性表面波装置及びその製造方法 |
DE102010048620B4 (de) * | 2010-10-15 | 2013-03-28 | Epcos Ag | Elektrode, mikroakustisches Bauelement und Herstellungsverfahren für eine Elektrode |
WO2015041153A1 (ja) * | 2013-09-20 | 2015-03-26 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
JP6166190B2 (ja) * | 2014-02-03 | 2017-07-19 | 京セラ株式会社 | 弾性波素子および弾性波装置 |
JP6402704B2 (ja) * | 2015-11-19 | 2018-10-10 | 株式会社村田製作所 | 弾性波装置、デュプレクサ及びマルチプレクサ |
JP7224094B2 (ja) * | 2017-06-26 | 2023-02-17 | 太陽誘電株式会社 | 弾性波共振器、フィルタおよびマルチプレクサ |
CN111341743B (zh) * | 2018-12-19 | 2024-04-16 | 株式会社村田制作所 | 电子部件 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3721841A (en) * | 1971-06-16 | 1973-03-20 | Motorola Inc | Contact for piezoelectric crystals |
US3959747A (en) * | 1975-04-30 | 1976-05-25 | Rca Corporation | Metallized lithium niobate and method of making |
JPS5411173U (ja) * | 1977-06-24 | 1979-01-24 | ||
US4477952A (en) * | 1983-04-04 | 1984-10-23 | General Electric Company | Piezoelectric crystal electrodes and method of manufacture |
JPS62173813A (ja) * | 1986-01-28 | 1987-07-30 | Alps Electric Co Ltd | 弾性表面波素子 |
JP3039971B2 (ja) * | 1989-09-19 | 2000-05-08 | 株式会社日立製作所 | 接合型圧電装置及び製造方法並びに接合型圧電素子 |
JPH04343511A (ja) | 1991-05-21 | 1992-11-30 | Seiko Epson Corp | 弾性表面波素子 |
JPH0878999A (ja) | 1994-09-07 | 1996-03-22 | Murata Mfg Co Ltd | 弾性表面波装置 |
JPH08307192A (ja) | 1995-04-28 | 1996-11-22 | Mitsumi Electric Co Ltd | 表面弾性波デバイス |
JPH09223944A (ja) * | 1995-12-13 | 1997-08-26 | Fujitsu Ltd | 弾性表面波素子及びその製造方法 |
JPH1013184A (ja) | 1996-06-19 | 1998-01-16 | Murata Mfg Co Ltd | 弾性表面波装置 |
JP3275775B2 (ja) | 1997-05-16 | 2002-04-22 | 株式会社村田製作所 | 弾性表面波装置 |
JPH11234082A (ja) | 1998-02-13 | 1999-08-27 | Toko Inc | 表面弾性波装置 |
JP2000165192A (ja) | 1998-11-30 | 2000-06-16 | Kyocera Corp | 弾性表面波装置 |
-
2000
- 2000-08-10 JP JP2000243040A patent/JP3405329B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-27 US US09/892,231 patent/US6552475B2/en not_active Expired - Lifetime
- 2001-07-17 DE DE10134748A patent/DE10134748B4/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911116B2 (en) | 2008-03-24 | 2011-03-22 | Taiyo Yuden Co., Ltd. | Surface acoustic wave device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US6552475B2 (en) | 2003-04-22 |
DE10134748A1 (de) | 2002-02-21 |
DE10134748B4 (de) | 2008-01-03 |
JP2002100951A (ja) | 2002-04-05 |
US20020024271A1 (en) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3405329B2 (ja) | 表面波装置 | |
US10243536B2 (en) | Elastic wave device and manufacturing method thereof | |
US9998091B2 (en) | Elastic wave device and fabrication method thereof | |
JP3925133B2 (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
WO2004012331A1 (ja) | 圧電部品およびその製造方法 | |
JP3435639B2 (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
US10424715B2 (en) | Elastic wave device and manufacturing method for same | |
WO1999005788A1 (fr) | Dispositif de traitement d'ondes acoustiques de surface et son procede de fabrication | |
JP2007535230A (ja) | 封入された電子部品内における熱放散を改善する方法 | |
JPWO2009013938A1 (ja) | 圧電共振子及び圧電フィルタ装置 | |
JP2003087080A (ja) | 弾性表面波素子及びその製造方法 | |
JPWO2005002049A1 (ja) | 弾性表面波素子 | |
EP1521362B1 (en) | Method of producing surface acoustic wave device and the surface acoustic wave device | |
JP2004129224A (ja) | 圧電部品およびその製造方法 | |
JP3687601B2 (ja) | 電子部品素子及びその製造方法並びに電子部品装置 | |
US7102461B2 (en) | Surface acoustic wave element, surface acoustic wave device, surface acoustic wave duplexer, and method of manufacturing surface acoustic wave element | |
JP2005130341A (ja) | 圧電部品及びその製造方法、通信装置 | |
JP2002374137A (ja) | 弾性表面波装置の製造方法、弾性表面波装置、およびこれを搭載した通信装置 | |
JP2009183008A (ja) | 圧電部品の製造方法 | |
JP3865712B2 (ja) | 弾性表面波デバイス | |
JP2005311849A (ja) | 圧電薄膜共振子、フィルタ及び圧電薄膜共振子の製造方法 | |
JP2006165287A (ja) | 電子デバイス、パッケージ型電気回路装置、及び電子デバイスの製造方法 | |
WO2018198730A1 (ja) | 電子部品およびそれを備えるモジュール | |
JPH10242795A (ja) | 圧電素子とその製造方法 | |
WO2020241820A1 (ja) | 配線電極 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3405329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |