JPWO2005002049A1 - 弾性表面波素子 - Google Patents
弾性表面波素子 Download PDFInfo
- Publication number
- JPWO2005002049A1 JPWO2005002049A1 JP2005510982A JP2005510982A JPWO2005002049A1 JP WO2005002049 A1 JPWO2005002049 A1 JP WO2005002049A1 JP 2005510982 A JP2005510982 A JP 2005510982A JP 2005510982 A JP2005510982 A JP 2005510982A JP WO2005002049 A1 JPWO2005002049 A1 JP WO2005002049A1
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- protective film
- piezoelectric substrate
- wave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02984—Protection measures against damaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/0585—Holders; Supports for surface acoustic wave devices consisting of an adhesive layer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
上記放電による電極の損傷を抑制するには、圧電基板の抵抗率を低くすればよい。基板の抵抗率が低くなると、突発的に生じた基板表面の電荷が基板表面を移動し、電位差が速やかに緩和される。従って、局所的な電荷の蓄積による放電現象を抑制することができ、よって、圧電基板を用いた弾性表面波フィルタなどのデバイスの耐焦電破壊性及び耐電力性を高めることができる。
従来、基板の抵抗率を低くする方法としては、Feなどのキャリアとなり得る物質を基板表面からドープする方法、あるいは減圧下において特定のガスを用いた還元雰囲気中で基板を熱処理する方法などが知られている。
例えば、下記の特開平11−92147号公報には、表面電荷を減少させる能力が増大するように状態調節されたLiNbO3もしくはLiTaO3結晶及びその調節方法が開示されている。特開平11−92147号公報では、より具体的には、減圧下において、還元雰囲気中で500〜1140℃の温度でLiNbO3もしくはLiTaO3結晶を熱処理する方法が示されている。もっとも、特開平11−92147号公報では、減圧雰囲気における具体的な減圧条件は示されていない。また、上記還元雰囲気を構成するために、アルゴン、水、水素、窒素、二酸化炭素、一酸化炭素、酸素及びこれらの組み合わせからなるガスを用いることが示されている。
弾性表面波装置の製造工程においては、酸素を含んだ高温の雰囲気下における処理が行われる。例えば、実装基板に弾性表面波素子がフリップチップボンディングされ弾性表面波素子が樹脂で封止された構造のチップサイズパッケージの弾性表面波装置の製造に際しては、実装基板に弾性表面波素子をフリップチップボンディングする工程、及び封止樹脂を熱硬化する工程において、酸素を含む高温の雰囲気中での処理が行われる。他方、セラミックパッケージに弾性表面波素子がフリップチップボンディングされている弾性表面波装置の製造方法では、該セラミックパッケージに弾性表面波素子をフリップチップボンディングする工程が、酸素を含んだ高温の雰囲気中で行われる。また、セラミックパッケージにダイボンド後にワイヤーボンディングする工程を含む弾性表面波装置の製造方法では、ダイボンドの後のダイボンド剤の熱硬化工程が、酸素を含んだ高温雰囲気中で行われる。
特開平11−92147号公報に記載のように、減圧下において還元雰囲気中で熱処理することにより抵抗率が低められた圧電基板を用いて弾性表面波素子を得たとしても、弾性表面波装置の上記製造工程において、弾性表面波素子が酸素を含んだ高温雰囲気中にさらされると、圧電基板は再酸化されることになる。そのため、特開平11−92147号公報に記載の製造方法を用いたとしても、最終的に得られた弾性表面波装置では、圧電基板の焦電性が復活しがちであった。そのため、IDTの異なる電位に接続される電極間において放電が生じ、電極が劣化したり、破壊したりするという問題があった。
本願の第1の発明は、抵抗率が1.0×107〜1.0×1013Ω・cmである圧電基板と、前記圧電基板の一方主面に形成されており、インターデジタル電極と、前記インターデジタル電極を覆うように形成された保護膜とを備える、弾性表面波素子である。
第2の発明は、抵抗率が1.0×107〜1.0×1013Ω・cmの圧電基板と、前記圧電基板の一方主面に形成されたインターデジタル電極と、前記インターデジタル電極の下地に設けられた保護膜とを備える、弾性表面波素子である。
第2の発明のある特定の局面では、前記インターデジタル電極を覆うように設けられた第2の保護膜がさらに備えられる。
本発明(第1,第2の発明)のある特定の局面では、上記保護膜が、SiN、ZnO及びSiO2からなる群から選択された1種により構成されている。
また、本発明のさらに別の特定の局面では、前記保護膜が、SiN膜またはZnO膜と、該SiN膜またはZnO膜上に形成されたSiO2膜とを有する。
本発明に係る弾性表面波装置のさらに他の特定の局面では、前記圧電基板が、LiTaO3またはLiNbO3からなる。
本発明に係る弾性表面波装置のさらに別の特定の局面では、前記圧電基板上に設けられており、外部と電気的に接続するための電極パッドをさらに備え、前記保護膜が、電極パッド上において電極パッドよりも面積の小さな露出部を有するように前記圧電基板の前記一方主面のほぼ全面に形成されている。
図2は、抵抗率が低い圧電基板を大気中及び窒素雰囲気中で様々な温度に1時間加熱した後に表面に誘起される電圧の値を示す図である。
図3は、(a)は本発明の第2の実施例に係る弾性表面波装置の模式的正面断面図、(b)は使用されている弾性表面波素子の底面図である。
図4は、本発明の第3の実施例に係る弾性表面波装置の模式的正面断面図である。
図5は、本発明の第4の実施例に係る弾性表面波装置の模式的正面断面図である。
図6は、本発明の第5の実施例に係る弾性表面波装置の模式的正面断面図である。
図7は、本発明の第6の実施例に係る弾性表面波装置の模式的正面断面図である。
図8は、本発明の第7の実施例に係る弾性表面波装置の模式的正面断面図である。
図9は、本発明の第3の実施例に係る弾性表面波装置の変形例を示す模式的正面断面図である。
図10は、本発明の第5の実施例に係る弾性表面波装置の変形例を示す模式的正面断面図である。
図1(a)及び(b)は、本発明の第1の実施例に係る弾性表面波装置の模式的正面断面図及び本発明に用いられている弾性表面波素子の電極構造を説明するための模式的平面図である。
弾性表面波装置1では、実装基板2上に弾性表面波素子3がフェイスダウンボンディングにより実装されている。また、弾性表面波素子3の周囲が封止樹脂4により被覆されている。
弾性表面波素子3は、圧電基板5を有する。図1(a)に示すように、圧電基板5の一方主面5a上には、インターデジタル電極6と、電極パッド7,8とが形成されている。電極パッド7,8は、インターデジタル電極6のくし歯電極6a,6bにそれぞれ電気的に接続されている。
なお、図1(a)では、本発明の構成を分かり易く示すために、インターデジタル電極6及び電極パッド7,8のみが図示されているが、本実施形態では、具体的には、図1(b)に示す電極構造が設けられている。すなわち、図1(b)に示すように、圧電基板5上には、1ポート型SAW共振子R及び平衡−不平衡変換機能を有する縦結合共振子型弾性表面波フィルタFが構成されている。1ポート型SAW共振子Rは、インターデジタル電極6aと、インターデジタル電極6aの両側に配置された一対の反射器とを有する。また、縦結合共振子型弾性表面波フィルタFは、3個のインターデジタル電極6b〜6dと、インターデジタル電極6b〜6dが設けられている領域の横側に配置された一対の反射器とを有する。
図1(b)に示すように、保護膜9により、インターデジタル電極6a,6b〜6dを含む弾性表面波共振子R及び縦結合共振子型弾性表面波フィルタFを構成するための上述した各種電極が被覆されている。また、圧電基板5の主面5a上には、電極パッド7,8だけでなく、アース電位に接続される電極パッドE1〜E3も形成されている。保護膜9の効果をわかり易くするために、図1(a)では、このような電極構造を上述したように略図的に示していることを指摘しておく。
圧電基板5は、特別の処理を施したLiTaO3やLiNbO3などの圧電単結晶基板により構成されている。よって、この圧電基板5は、厚み方向の抵抗率が1.0×107〜1.0×1013Ω・cmとされている。抵抗率が1.0×1013Ω・cmを超えると、圧電基板が焦電性を有することとなり、温度変化等が与えられた際にインターデジタル電極の劣化や破壊が生じやすくなる。1.0×107Ω・cm未満の場合には、圧電基板の圧電性が低くなり、弾性表面波素子として十分な特性を得ることができなくなる。
このような抵抗率は、圧電単結晶基板を、酸素還元処理することにより実現される。
抵抗率が1.0×1013Ω・cm以下の圧電基板5は、焦電性をほとんど有しない。
他方、インターデジタル電極6及び電極パッド7,8は、例えばCuまたはAlなどの金属もしくは合金により構成されている。
上記弾性表面波素子3は、主面5aが下面となるようにして、実装基板2上に実装されている。
すなわち、実装基板2の上面2a上には、電極パッド11,12が形成されている。電極パッド11,12に、金属バンプ13,14により弾性表面波素子3の電極パッド7,8が接合されている。金属バンプ13,14としては、金または半田などの適宜の金属材料からなるバンプを用いることができる。
実装基板2内には、接続電極15,16が形成されている。接続電極15,16の上端が、実装基板の上面2aに至っており、電極パッド11,12に電気的に接続されている。
接続電極15,16の下端は実装基板2の下面2bに至っており、下面2bに形成された端子電極17,18に電気的に接続されている。
上記実装基板2に設けられている電極パッド11,12、接続電極15,16及び端子電極17,18は、AlまたはCuなどの適宜の金属材料により構成される。
また、実装基板2は、アルミナなどの絶縁性セラミックス、あるいは絶縁性樹脂などにより構成され得る。
上記のように、弾性表面波素子3が実装基板2上に実装されており、弾性表面波素子3と実装基板2との間には、空隙Aが形成されている。従って、弾性表面波素子3の振動が妨げられず、特性の劣化が生じ難い。また、空隙Aを封止するために、封止樹脂4が設けられている。封止樹脂4は、弾性表面波素子3の上面及び側面に接触し、かつ実装基板2の上面2aに接合されている。
ところで、弾性表面波装置1の特徴は、弾性表面波素子3において、保護膜9が形成されていることにある。この保護膜9は、弾性表面波装置1の製造工程中における酸素を含んだ高温下の処理に際し、圧電基板5の焦電性が復活することを抑制するために設けられている。このような作用を果たす限り、保護膜9を構成する材料は特に限定されず、保護膜9を構成する材料としては、例えば、SiN、ZnO、SiO2などが挙げられ、好ましくは、酸素を含まないSiNが好適に用いられる。もっとも、SiO2やZnOからなる保護膜を形成した場合においても、上記保護膜9により圧電基板5の再酸化を抑制することができる。
図1(b)に示すように、保護膜9は、本実施例では、インターデジタル電極6が形成されている領域を覆うように形成されている。従って、インターデジタル電極6が形成されている領域において、圧電基板5の表面は、直接雰囲気に接触されない。従って、該領域における圧電基板5の再酸化が抑制される。
なお、再酸化を生じる、酸素を含む高温下における処理とは、前述したように、弾性表面波素子3を得た後に、弾性表面波素子3を実装基板2にフェイスダウン工法でボンディングする工程、並びに封止樹脂4を熱硬化する工程などである。このような工程においては、酸素を含む高温下で処理が行われるが、本実施例では、保護膜9の形成により、圧電基板5の保護膜9に覆われている領域が再酸化しない。従って、弾性表面波装置1の焦電効果やサージ電圧の印加等による電極の劣化や電極破壊が生じ難い。これを、具体的な実験例に基づき説明する。
抵抗率が1.0×107〜1.0×1013Ω・cmのLiTaO3基板を用意した。
上記のようにして得た圧電基板、および保護膜を形成した上記圧電基板を、大気中において種々の温度で1時間加熱し、十分時間が経過した後、それぞれの基板をヒーターにより100℃まで加熱した際に表面に誘起される電圧を測定した。また、同じ圧電基板を窒素雰囲気中において、同様に種々の温度で1時間加熱し、十分時間が経過した後、それぞれの基板をヒーターにより100℃まで加熱した際に表面に誘起される電圧を測定した。なお、図2において、○は、抵抗率が1014ΩであるLiTaO3基板をヒーターにより100℃まで加熱した際に、表面に誘起される電圧を示す。
図2から明らかなように、抵抗率が1.0×107〜1.0×1013Ω・cmであるLiTaO3基板を用いたとしても、すなわち焦電性を有しない、低抵抗のLiTaO3基板を用いたとしても、大気中で高温下にさらされると、表面に誘起される電圧が高くなることがわかる。すなわち、再酸化が生じ、焦電性が復活していることがわかる。これに対して、窒素雰囲気中で加熱した場合、あるいは保護膜を形成して酸素を含んだ高温雰囲気に曝されない場合においては、焦電性が復活していないことがわかる。
言い換えれば、抵抗率が低められた圧電基板を用いて弾性表面波素子を構成した場合、本実施例に従って保護膜9が形成されておれば、酸素を含む高温下にさらされたとしても、図2の窒素雰囲気中で加熱された場合と同様に、圧電基板5の再酸化が抑制されることがわかる。従って、上記実施例の弾性表面波装置1では、保護膜9の形成により、弾性表面波装置1の製造工程において、酸素を含む高温下における処理が施されたとしても、圧電基板5の保護膜9で覆われている領域で表面の再酸化が生じ難い。すなわち、焦電性が復活せず、よって電極の劣化や破壊を確実に抑制し得ることがわかる。
さらに、保護膜9は、上記のような焦電性の復活を抑制し得るだけでなく、IDT電極6の酸化や腐食を防止する機能をも果たす。
さらに、従来、焦電性を有する圧電基板を用いた弾性表面波装置の製造に際しての不良品選別に際しては、不良の原因となるIDT電極の電極指間に付着した金属粉を検出する方法が用いられていた。すなわち、最終工程において、熱負荷を加えることにより焦電荷を誘起し、電極指と金属粉との間に放電を発生させ、電極指間を短絡させることにより金属粉が付着していた弾性表面波素子が不良品として選別されていた。
他方、酸素還元処理を施すことにより抵抗率が低められた圧電基板を用いた場合には、焦電性が低いため、上記選別方法を用いることは困難である。
しかしながら、本実施例では、IDT電極上に保護膜9が形成されることにより、金属粉の電極指間への付着自体を抑制することができ、すなわちIDT電極指6における金属粉による短絡不良を抑制することができるため、上記工程が不要となる。
図3(a)は、本発明の第2の実施例の弾性表面波装置の模式的正面断面図である。第1の実施例の弾性表面波装置1では、保護膜9は、インターデジタル電極6が形成されている領域において圧電基板4の一方主面5a上に形成されていた。これに対して、第2の実施例の弾性表面波装置21では、弾性表面波素子3において、保護膜29は、インターデジタル電極6が設けられている領域だけでなく、圧電基板5の主面5a上のほぼ全面を覆うように形成されている。もっとも、電極パッド7,8と金属バンプ13,14との電気的接続を果たすために、電極パッド7,8の上面の少なくとも一部は露出されており、保護膜29により被覆されていない。
その他の点については、弾性表面波装置21は、弾性表面波装置1と同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その説明は省略する。
第2の実施例の弾性表面波装置21では、保護膜29が、圧電基板5の主面5aのほぼ全領域を覆うように形成されているため、圧電基板5の再酸化をより効果的に抑制することができるとともに、保護膜29による電極の短絡や腐食防止効果も高められる。保護膜29の形成にあたっては、例えば圧電基板5の主面5a上において、全面に保護膜を形成した後、電極パッド7,8,E1,E2,E3が設けられている部分においてのみ保護膜をエッチングする方法が挙げられる。この場合、図3(b)に弾性表面波素子3の平面図で示すように、エッチング面積、すなわち露出部29aの面積は、電極パッド7,8,E1,E2,E3の面積よりも小さくすることが望ましい。すなわち、エッチングされて形成された露出部29aの外縁が電極パッド7,8,E1,E2,E3の外縁よりも内側に位置するようにし、それによって、圧電基板5の主面5aが露出しないようにすることが望ましい。この場合には、金属バンプ13,14形成後に生じる、金属バンプ13,14と電極パッド7,8との金属間化合物の電極パッド7,8の全領域への拡大を防止する効果も得られる。すなわち、上記金属間化合物の形成される領域を抑制することができるため、電極パッドの外縁部が金属間化合物の影響で、劣化、脱落しておこる金属粉発生を抑制することができる。
図4は、本発明の第3の実施例に係る弾性表面波装置の模式的正面断面図である。弾性表面波装置31では、保護膜39が、インターデジタル電極6の下地として圧電基板5の主面5a上に直接形成されている。すなわち、保護膜39が、インターデジタル電極6の下地として構成されていることを除いては、弾性表面波装置31は、弾性表面波装置1と同様に構成されている。
本実施例では、保護膜39は、インターデジタル電極6の下地層として形成されているが、この場合においても、第1の実施例と同様に、弾性表面波装置1の製造工程において酸素を含む高温雰囲気下にさらされたとしても、保護膜39が設けられている領域において圧電基板5の再酸化が防止される。従って、第1の実施例と同様に、インターデジタル電極6の焦電効果による劣化や破壊が生じ難い。
さらに、保護膜39を形成した構造では、インターデジタル電極6として、Ti上にAl層を積層してなる積層構造のインターデジタル電極を形成した場合、Tiが圧電基板5の酸素を取り込むことを保護膜39により防止することができる。従って、このような構造のインターデジタル電極を有する構造においては、保護膜39により電気的特性の安定化を高め得ることができる。
なお、図4では、インターデジタル電極6が設けられている領域において下地層として保護膜39が形成されていたが、図9のように保護膜39は圧電基板5の主面5aの全面に形成されていてもよい。この場合、電極パッド7,8の下地として保護膜39が形成されることになるため、第2の実施例とは異なり、保護膜39は主面5aの全領域に形成することができる。また、保護膜39を主面5aの全領域に形成することにより、圧電基板5の再酸化をより効果的に抑制することができる。
図5は、本発明の第4の実施例に係る弾性表面波装置の模式的正面断面図である。弾性表面波装置41では、保護膜49は、積層構造を有する。その他の点については、弾性表面波装置41は、弾性表面波装置1と同様に構成されている。保護膜49は、インターデジタル電極6が形成されている領域を被覆するように形成された第1層49aと、第1層49a上に形成された第2層49bとを有する。このように、保護膜は、複数の保護膜構成材料を積層してなる積層構造を有していてもよい。好ましくは、第1層49aは、SiNまたはZnO膜からなり、第2層49bがSiO2膜から形成される。SiN膜は、薄い場合であっても、耐酸化防止性及び耐腐食性に優れている。他方、SiO2膜は、SiN膜に比べて長期間における安定性に優れている。従って、SiN膜やZnO膜上に、SiO2膜を第2層49bとして形成することにより、長期間に渡る保護膜の効果を安定に得ることができる。加えて、積層構造の保護膜49を構成した場合には、保護膜の厚みにより周波数調整を行うことが容易となる。すなわち、保護膜の厚みを調整することにより弾性表面波素子3の周波数調整を行うことができるが、第2層49bを構成する保護膜材料として、エッチング条件の選択幅が広く、膜厚調整が容易である材料を用いることが望ましい。例えば、SiO2膜は、SiN膜に比べてエッチング条件の選択幅が広く、膜厚調整が容易である。従って、第2層49bを、SiO2膜とすることが望ましい。
なお、図5では、保護膜49は、インターデジタル電極6が形成されている領域にのみ設けられているが、第2の実施例の弾性表面波装置21と同様に、保護膜49は、圧電基板5の主面5aのほぼ全領域に至るように形成されていてもよい。また、この場合、第1層49a及び第2層49bの少なくとも一方がほぼ全領域に至るように形成されていてもよい。
図6は、本発明の第5の実施例に係る弾性表面波装置を示す模式的正面断面図である。第5の実施例に係る弾性表面波装置51では、第3の実施例の弾性表面波装置31と同様に、保護膜39上にインターデジタル電極6が形成されている。さらに、弾性表面波装置51では、インターデジタル電極6を被覆するように、第2層の保護膜59が形成されている。言い換えれば、保護膜39と保護膜59の積層構造中に、インターデジタル電極6が形成されている。
その他の点については、弾性表面波装置51は、弾性表面波装置31と同様に構成されている。
弾性表面波装置51のように、インターデジタル電極6は、積層構造の保護膜中に埋設されていてもよい。この場合においても、後工程における酸素を含む高温処理にさらされたとしても、保護膜39,59により圧電基板5の表面の再酸化が抑制される。また、保護膜59の形成により、インターデジタル電極6の酸化や腐食を抑制することもできる。
なお、本実施例においても、保護膜39,59の少なくとも一方は、圧電基板5の主面5aのほぼ全領域に至るように形成されていてもよい。もっとも、電極パッド7,8が形成されている領域では、金属バンプ13,14との接合を果たす必要があるため、保護膜39,59が該電気的接続部分を除いた領域に形成されることが必要である。また、保護膜39については、図10のように電極パッド7,8の下地層として形成されていてもよく、その場合には、保護膜39は主面5aの全面に渡って形成されていてもよい。
図7は、本発明の第6の実施例に係る弾性表面波装置の模式的正面断面図である。弾性表面波装置61では、弾性表面波素子3は第1の実施例の弾性表面波装置1の弾性表面波素子3と同様に構成されている。ここでは、パッケージの構造が第1の弾性表面波装置1と異なっている。すなわち、弾性表面波装置61では、上面に開いた凹部62aを有するパッケージ材62が用いられている。パッケージ材62の凹部62a内に、弾性表面波素子3が収納されている。パッケージ材62の凹部62aの底面62b上に、電極パッド11,12が形成されている。また、実装基板2(図1参照)と同様に接続電極15,16及び端子電極17,18がパッケージ材62に設けられている。そして、パッケージ62の凹部62aを覆うように、蓋材63がパッケージ材62に絶縁性接着剤などにより接合されている。上記パッケージ材62は、実装基板2と同様に、絶縁性セラミックスあるいは合成樹脂等により構成され得る。また、蓋材63は、金属もしくは絶縁性材料により構成され得る。蓋材63を金属により構成することにより、凹部62aの上方を電磁シールドすることができる。また、保護膜9の存在により、フェイスダウンでボンディングする工程でも圧電基板5は再酸化しない。
図8は、第7の実施例に係る弾性表面波装置を示す模式的正面断面図である。ここでは、弾性表面波素子3が、パッケージ材72の凹部72a内に収納されている。もっとも、弾性表面波素子3は、フェイスダウン工法ではなく、圧電基板5の主面5b側から絶縁性接着剤73によりパッケージ材72に固定されている。
すなわち、弾性表面波素子3のインターデジタル電極6などが形成されている主面5aが上面となるように、弾性表面波素子3が凹部72a内に収納され、かつ固定されている。
パッケージ材72の凹部72aにおいては、段差部72cが形成されており、段差部72c上に、電極パッド74,75が形成されている。電極パッド74,75が、弾性表面波素子3の電極パッド7,8とボンディングワイヤー76,77により接合されている。
他方、電極パッド74,75と、パッケージ材72の下面に設けられた端子電極78,79とを接続する接続電極80,81がパッケージ材72に形成されている。
凹部72aを閉成するように、蓋材82がパッケージ材72に固定されている。蓋材82は、弾性表面波装置61の蓋材63と同様の材料で構成され得る。保護膜9の存在により、絶縁性接着剤によりダイボンドされる工程においても、圧電基板5は再酸化されない。
弾性表面波装置61,71から明らかなように、本発明の弾性表面波素子は、様々なパッケージ構造の弾性表面波装置を構成するのに用いることができ、パッケージ構造については特に限定されるものではない。
また、本発明の弾性表面波素子は、図1(b)に示した電極構造を有するものに限定されず、各種弾性表面波共振子や弾性表面波フィルタを構成する適宜の電極構造を有する弾性表面波素子に本発明を適用することができる。
また、保護膜によりインターデジタル電極が覆われているので、インターデジタル電極の酸化や腐食も生じ難い。
第2の発明においても、抵抗率が1.0×107〜1.0×1013Ω・cmの低抵抗の圧電基板を用いて弾性表面波素子が構成されており、該インターデジタル電極の下地に保護膜が設けられているため、該保護膜により圧電基板の再酸化が抑制される。従って、第2の発明においても、酸素を含む雰囲気中において高温下にさらされたとしても、圧電基板の再酸化が生じ難いため、圧電基板の焦電性に基づく電極の劣化や破壊が生じ難い。
第2の発明において、インターデジタル電極を覆うように第2の保護膜が設けられている場合には、第2の保護膜によっても、圧電基板の再酸化が抑制されるとともに、インターデジタル電極が第2の保護膜により保護されるため、第1の発明と同様に、インターデジタル電極の耐酸化性及び耐腐食性を高めることができる。
上記保護膜は様々な材料で構成され得るが、SiN、ZnO及びSiO2からなる群から選択された1種により構成されている場合、圧電基板の再酸化を効果的に抑制することができる。
また、保護膜は積層構造を有していてもよく、SiN膜またはZnO膜と、SiN膜またはZnO膜上に形成されたSiO2膜とを有する場合には、SiN膜またはZnO膜は膜厚が薄い場合であっても、耐酸化性及び耐腐食性に優れているため、保護膜の厚みを薄くすることができる。加えて、SiO2膜は、SiN膜やZnO膜に比べて、エッチング条件の選択幅が広く、膜厚調整が容易であるため、SiO2膜を2層目の保護膜として形成することにより、周波数調整を容易にかつ高精度に行うことができる。
不良品選別の際に電極指と金属粉を短絡させても短絡箇所が1箇所程度では入出力での短絡は起こらず、選別ができないが、保護膜が形成されていれば金属粉の付着を防ぐことができる。
本発明において、圧電基板がLiTaO3基板またはLiNbO3基板からなる場合には、前述したように、減圧雰囲気中において高温処理することにより、抵抗率が1.0×107〜1.0×1013Ω・cmの圧電基板を容易に得ることができる。
圧電基板上に電極パッドが設けられており、保護膜が電極パッド上において、電極パッドよりも面積の小さな露出部を有するように、圧電基板の一方主面のほぼ全面に形成されている場合には、保護膜により圧電基板の主面上における露出が防止される。従って、圧電基板の再酸化をより確実に防止することができる。
Claims (7)
- 抵抗率が1.0×107〜1.0×1013Ω・cmである圧電基板と、
前記圧電基板の一方主面に形成されており、インターデジタル電極と、
前記インターデジタル電極を覆うように形成された保護膜とを備えることを特徴とする、弾性表面波素子。 - 抵抗率が1.0×107〜1.0×1013Ω・cmの圧電基板と、
前記圧電基板の一方主面に形成されたインターデジタル電極と、
前記インターデジタル電極の下地に設けられた保護膜とを備えることを特徴とする、弾性表面波素子。 - 前記インターデジタル電極を覆うように設けられた第2の保護膜をさらに備える、請求項2に記載の弾性表面波素子。
- 前記保護膜が、SiN、ZnO及びSiO2からなる群から選択された1種により構成されている、請求項1〜3のいずれかに記載の弾性表面波素子。
- 前記保護膜が、SiN膜またはZnO膜と、該SiN膜またはZnO膜上に形成されたSiO2膜とを有する、請求項1〜3のいずれかに記載の弾性表面波素子。
- 前記圧電基板が、LiTaO3またはLiNbO3からなる、請求項1〜5のいずれかに記載の弾性表面波素子。
- 前記圧電基板上に設けられており、外部と電気的に接続するための電極パッドをさらに備え、前記保護膜が、電極パッド上において電極パッドよりも面積の小さな露出部を有するように前記圧電基板の前記一方主面のほぼ全面に形成されている、請求項1に記載の弾性表面波素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003183094 | 2003-06-26 | ||
JP2003183094 | 2003-06-26 | ||
PCT/JP2004/005552 WO2005002049A1 (ja) | 2003-06-26 | 2004-04-19 | 弾性表面波素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005002049A1 true JPWO2005002049A1 (ja) | 2006-08-10 |
JP4341622B2 JP4341622B2 (ja) | 2009-10-07 |
Family
ID=33549571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005510982A Expired - Lifetime JP4341622B2 (ja) | 2003-06-26 | 2004-04-19 | 弾性表面波装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7282835B2 (ja) |
JP (1) | JP4341622B2 (ja) |
WO (1) | WO2005002049A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1765050A (zh) * | 2004-03-18 | 2006-04-26 | 株式会社村田制作所 | 声表面波器件 |
US7525240B2 (en) | 2004-04-26 | 2009-04-28 | Tdk Corporation | Electronic component |
JP2006217225A (ja) * | 2005-02-03 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 弾性表面波デバイスの製造方法 |
ATE538502T1 (de) * | 2005-02-15 | 2012-01-15 | Murata Manufacturing Co | Mehrschichtiges piezoelektrisches bauelement |
JP4765423B2 (ja) * | 2005-06-14 | 2011-09-07 | エプソントヨコム株式会社 | 弾性表面波デバイスの製造方法 |
JP4586852B2 (ja) * | 2005-06-16 | 2010-11-24 | 株式会社村田製作所 | 圧電デバイス及びその製造方法 |
US7893600B2 (en) * | 2005-08-31 | 2011-02-22 | Kyocera Corporation | Piezoelectric resonator |
US7888850B2 (en) * | 2007-01-30 | 2011-02-15 | Nihon Dempa Kogyo Co., Ltd. | Tuning-fork type piezoelectric unit |
WO2009069421A1 (ja) * | 2007-11-28 | 2009-06-04 | Murata Manufacturing Co., Ltd. | 弾性波装置 |
US20090216551A1 (en) * | 2008-02-26 | 2009-08-27 | Project Omega, Inc. | Method and system for managing social networks of a user |
JP4836092B2 (ja) | 2008-03-19 | 2011-12-14 | 国立大学法人東北大学 | 半導体装置の形成方法 |
JP5262553B2 (ja) * | 2008-10-14 | 2013-08-14 | 株式会社村田製作所 | 弾性波装置 |
US8508100B2 (en) * | 2008-11-04 | 2013-08-13 | Samsung Electronics Co., Ltd. | Surface acoustic wave element, surface acoustic wave device and methods for manufacturing the same |
CN102204091B (zh) * | 2008-11-18 | 2014-04-02 | 株式会社村田制作所 | 可调滤波器 |
JP2013145932A (ja) * | 2010-05-07 | 2013-07-25 | Murata Mfg Co Ltd | 弾性表面波装置及びその製造方法 |
JP6432512B2 (ja) * | 2013-08-14 | 2018-12-05 | 株式会社村田製作所 | 弾性表面波装置、電子部品、および弾性表面波装置の製造方法 |
CN205725680U (zh) * | 2013-12-26 | 2016-11-23 | 株式会社村田制作所 | 弹性波装置 |
US9973169B2 (en) * | 2015-10-01 | 2018-05-15 | Qorvo Us, Inc. | Surface acoustic wave filter with a cap layer for improved reliability |
CN111781271B (zh) * | 2020-07-14 | 2022-03-08 | 电子科技大学 | 一种柔性声表面波气体传感器及其制备方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4381469A (en) * | 1979-07-20 | 1983-04-26 | Murata Manufacturing Company, Ltd. | Temperature stable piezoelectric device |
JPH06132758A (ja) | 1992-10-14 | 1994-05-13 | Murata Mfg Co Ltd | 弾性表面波装置の製造方法 |
JPH06152299A (ja) | 1992-11-09 | 1994-05-31 | Fujitsu Ltd | 弾性表面波デバイス |
JP3411124B2 (ja) * | 1994-05-13 | 2003-05-26 | 松下電器産業株式会社 | 弾性表面波モジュール素子の製造方法 |
JP2003264448A (ja) | 1994-05-13 | 2003-09-19 | Matsushita Electric Ind Co Ltd | 弾性表面波モジュール素子 |
JP2915292B2 (ja) | 1994-07-12 | 1999-07-05 | 日本メクトロン株式会社 | ニオブ酸リチウム基板の製造方法 |
US5923231A (en) * | 1994-08-05 | 1999-07-13 | Kinseki Limited | Surface acoustic wave device with an electrode insulating film and method for fabricating the same |
JPH0897671A (ja) | 1994-09-27 | 1996-04-12 | Oki Electric Ind Co Ltd | 弾性表面波装置 |
JPH09199974A (ja) * | 1996-01-19 | 1997-07-31 | Nec Corp | 弾性表面波装置 |
JPH10107573A (ja) | 1996-09-30 | 1998-04-24 | Kyocera Corp | 弾性表面波装置 |
JPH10209801A (ja) | 1997-01-28 | 1998-08-07 | Murata Mfg Co Ltd | 表面波装置 |
FR2764440B1 (fr) | 1997-06-10 | 2001-11-09 | Thomson Csf | Composant a ondes acoustiques de surface avec suppression de perturbation pyroelectrique |
EP0893515B1 (en) | 1997-07-25 | 2003-11-26 | Crystal Technology, Inc. | Preconditioned crystals of lithium niobate and lithium tantalate and methods of preparing the same |
JPH11274883A (ja) | 1998-03-20 | 1999-10-08 | Sumitomo Electric Ind Ltd | 圧電体複合基板および表面弾性波素子 |
JP2000058593A (ja) | 1998-08-03 | 2000-02-25 | Nec Corp | 表面弾性波素子の実装構造及びその実装方法 |
JP2000183680A (ja) | 1998-12-11 | 2000-06-30 | Tdk Corp | 弾性表面波装置 |
JP2001168676A (ja) | 1999-09-30 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 弾性表面波デバイスおよびその製造方法 |
JP2001102898A (ja) | 1999-09-30 | 2001-04-13 | Kyocera Corp | 弾性表面波装置 |
JP3435639B2 (ja) * | 2000-04-13 | 2003-08-11 | 株式会社村田製作所 | 弾性表面波装置の製造方法及び弾性表面波装置 |
JP3829644B2 (ja) | 2000-05-01 | 2006-10-04 | 株式会社村田製作所 | 表面波装置、横波トランスデューサー及び縦波トランスデューサーの製造方法 |
JP2001345657A (ja) | 2000-05-31 | 2001-12-14 | Kyocera Corp | 弾性表面波装置およびその製造方法 |
US6710682B2 (en) * | 2000-10-04 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave device, method for producing the same, and circuit module using the same |
CN1221076C (zh) * | 2001-02-06 | 2005-09-28 | 松下电器产业株式会社 | 弹性表面波装置及其制造方法及电子电路装置 |
JP4058970B2 (ja) | 2001-03-21 | 2008-03-12 | セイコーエプソン株式会社 | ニオブ酸カリウム圧電薄膜を有する表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器 |
JP2003023187A (ja) | 2001-07-10 | 2003-01-24 | Murata Mfg Co Ltd | 高耐熱圧電素子およびそれを用いた圧電装置 |
JP3925366B2 (ja) * | 2001-10-17 | 2007-06-06 | 株式会社村田製作所 | 弾性表面波装置およびその製造方法 |
-
2004
- 2004-04-19 JP JP2005510982A patent/JP4341622B2/ja not_active Expired - Lifetime
- 2004-04-19 WO PCT/JP2004/005552 patent/WO2005002049A1/ja active Application Filing
- 2004-04-19 US US10/543,808 patent/US7282835B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP4341622B2 (ja) | 2009-10-07 |
US7282835B2 (en) | 2007-10-16 |
WO2005002049A1 (ja) | 2005-01-06 |
US20060131991A1 (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4341622B2 (ja) | 弾性表面波装置 | |
US6552475B2 (en) | Surface acoustic wave device | |
JP3435639B2 (ja) | 弾性表面波装置の製造方法及び弾性表面波装置 | |
US10250220B2 (en) | Elastic wave device, electronic component, and method for manufacturing elastic wave device | |
US11616486B2 (en) | Acoustic wave device and electronic component module | |
WO2005091500A1 (ja) | 弾性表面波装置 | |
KR100766262B1 (ko) | 탄성표면파 장치의 제조방법 및 탄성표면파 장치 | |
JP2003198321A (ja) | 弾性表面波装置およびその製造方法 | |
JP4697528B2 (ja) | 弾性波装置 | |
JP4031764B2 (ja) | 弾性表面波素子、弾性表面波装置、デュプレクサ及び弾性表面波素子の製造方法 | |
JP2007081555A (ja) | 弾性表面波装置 | |
JP2002374137A (ja) | 弾性表面波装置の製造方法、弾性表面波装置、およびこれを搭載した通信装置 | |
JPWO2018216486A1 (ja) | 電子部品およびそれを備えるモジュール | |
JP2003283289A (ja) | 弾性表面波装置 | |
WO2002087080A1 (en) | Surface acoustic wave device and its manufacture method, and electronic part using it | |
JP2005130412A (ja) | 圧電デバイスとその製造方法 | |
JP4467403B2 (ja) | 弾性表面波素子および通信装置 | |
JP2005020423A (ja) | 弾性表面波装置 | |
JP7281146B2 (ja) | 弾性波デバイス | |
JP2007096526A (ja) | 表面実装型弾性表面波デバイス | |
JP2007028235A (ja) | 弾性表面波装置 | |
JP2011071693A (ja) | 弾性表面波デバイス、および圧電素子の固定方法 | |
JP2003338514A (ja) | 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法 | |
JP2004200908A (ja) | 弾性表面波装置の製造方法 | |
JP2001285013A (ja) | 弾性表面波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4341622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |