JP2011199301A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011199301A JP2011199301A JP2011106396A JP2011106396A JP2011199301A JP 2011199301 A JP2011199301 A JP 2011199301A JP 2011106396 A JP2011106396 A JP 2011106396A JP 2011106396 A JP2011106396 A JP 2011106396A JP 2011199301 A JP2011199301 A JP 2011199301A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- bonded substrate
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】センサ部10とキャップ部20との積層体に、センサ部10とキャップ部20との界面40を貫く凹部41を設け、この凹部41内に封止部材として絶縁膜42および封止用外周金属層43を設ける。これによると、凹部41に配置された封止部材42、43が盾となるので、凹部41よりも内側の界面40に外力が直接伝わらない。したがって、半導体基板10と貼り合わせ基板20との密着力の低下が抑制される。
【選択図】図2
Description
以下、本発明の第1実施形態について図を参照して説明する。以下で示される半導体装置は、可動部を有する加速度センサ等の力学量センサであり、例えば車両の加速度等の検出に用いられるものである。
本実施形態では、第1実施形態と異なる部分について説明する。上記第1実施形態では、封止部材としての第4絶縁膜42および封止用外周金属層43をダイシングカットしたが、本実施形態では、封止用外周金属層43よりも外側をダイシングカットすることが特徴となっている。
本実施形態では、第1、第2実施形態と異なる部分について説明する。図9は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。
本実施形態では、第2実施形態と異なる部分について説明する。図12は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、凹部41の壁面には絶縁膜42が形成されておらず、凹部41内に封止用外周金属層43が直接形成されている。
本実施形態では、第2実施形態と異なる部分について説明する。図13は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、凹部41はセンサ部10を構成する犠牲層13を貫通して支持基板11に達するように設けられている。そして、この凹部41の壁面に絶縁膜42が形成されると共に絶縁膜42の上に封止用外周金属層43が設けられることで、封止用外周金属層43が支持基板11に電気的に接続されている。このため、封止用外周金属層43を介して支持基板11の電位を取ることができる。
本実施形態では、第5実施形態と異なる部分について説明する。図14は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、孔部25aおよび凹部41は、第1絶縁膜22を貫通すると共に半導体層12に達するように形成されている。孔部25aと凹部41とは例えば同じ深さとなるように形成されている。
本実施形態では、第2実施形態と異なる部分について説明する。図15は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、貫通電極25cは、孔部25aを完全に埋めるように形成されておらず、絶縁膜25bの上および孔部25aの底部に膜状に形成されている。封止用外周金属層43についても同様に、絶縁膜42の上および凹部41の底部に膜状に形成されている。このように、貫通電極25cを孔部25aに完全に埋め込まなくても良いし、封止用外周金属層43を凹部41に完全に埋め込まなくても良い。
本実施形態では、第4実施形態と異なる部分について説明する。図16は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、半導体層12のトレンチ50の壁面に絶縁膜42が形成され、キャップ部20に形成された凹部41には絶縁膜42は形成されていない。このため、封止用外周金属層43は、キャップ部20を構成するシリコン基板21のみに電気的に接続される。このように、封止用外周金属層43をキャップ部20のシリコン基板21のみに電気的に接続することができる。
本実施形態では、第8実施形態と異なる部分について説明する。図17は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、半導体層12のトレンチ50には絶縁膜42は形成されておらず、キャップ部20に形成された凹部41には絶縁膜42が形成されている。このため、封止用外周金属層43は、センサ部10を構成する半導体層12に形成された周辺部17に電気的に接続される。このように、封止用外周金属層43を周辺部17のみに電気的に接続することもできる。
本実施形態では、第9実施形態と異なる部分について説明する。図18は、本実施形態に係る半導体装置の断面図であり、例えば図1のA−A断面に相当する図である。この図に示されるように、孔部25aおよび凹部41がテーパ状に形成されている。具体的には、孔部25aは、該孔部25aの幅(平面方向の開口幅)がキャップ部20とセンサ部10との界面40から孔部25aの開口側に広がるテーパ状をなしている。凹部41についても同様に、該凹部41の幅(平面方向の幅)がキャップ部20とセンサ部10との界面40から凹部41の開口側に広がるテーパ状をなしている。
本実施形態では、第2実施形態と異なる部分について説明する。図19(a)は本実施形態に係る半導体装置の平面図であり、図19(b)は例えば図1のA−A断面に相当する図である。
本実施形態では、第11実施形態と異なる部分について説明する。図20(a)は本実施形態に係る半導体装置の平面図であり、図20(b)は例えば図1のA−A断面に相当する図である。
本実施形態では、第2実施形態と異なる部分について説明する。図21(a)は本実施形態に係る半導体装置の平面図であり、図21(b)は例えば図1のA−A断面に相当する図である。
上記各実施形態では、凹部41に埋め込む材料として絶縁膜42および封止用外周金属層43を用いていたが、Ti、Cu、Ni、W、Ge、In等の他の金属やポリシリコンや絶縁体、ゴム、樹脂、レジスト等の他の材料を用いても良い。この他、凹部41に埋め込む材料として、SiO2、Si3N4、Al2O3等を用いることができる。一方、上記各実施形態では貫通電極25cの材料としてAlを用いていたが、Cu、Ni、W、Ge、In等の金属材料を用いても良い。
19 センシング部
20 キャップ部
24 窪み部
25 貫通電極部
30 気密室
40 界面
41 凹部
42 絶縁膜
43 封止用外周金属層
44 くさび部
52 積層ウェハ
53 チップ形成領域
Claims (9)
- 表面とこの表面側に形成された変位可能な可動部(15)を含んだセンシング部(19)とを有する半導体基板(10)と、
半導体材料で形成され、前記半導体基板(10)に貼り合わされた貼り合わせ基板(20)と、を備え、
前記センシング部(19)が前記半導体基板(10)と前記貼り合わせ基板(20)との間に形成された気密室(30)に気密封止された半導体装置であって、
前記半導体基板(10)と前記貼り合わせ基板(20)との界面(40)を貫くように形成された凹部(41)と、
前記凹部(41)に配置された封止部材(42、43)とを備えており、
前記貼り合わせ基板(20)は、前記半導体基板(10)と前記貼り合わせ基板(20)との積層方向から前記貼り合わせ基板(20)を見たときの一面(27)を有し、
前記凹部(41)および前記封止部材(42、43)は、前記一面(27)の外縁部を一周するように設けられており、
前記封止部材(42、43)は、前記貼り合わせ基板(20)の一面(27)から前記貼り合わせ基板(20)と前記半導体基板(10)との界面(40)を貫くように形成され、当該貼り合わせ基板(20)の一面(27)にて前記半導体基板(10)の電位を取り出す封止用外周金属層であることを特徴とする半導体装置。 - 前記貼り合わせ基板(20)は、前記半導体基板(10)に対向した位置に窪み部(24)を有しており、
前記半導体基板(10)と前記貼り合わせ基板(20)とが積層されたことにより、前記半導体基板(10)と前記窪み部(24)とによって前記気密室(30)が構成されていることを特徴とする請求項1に記載の半導体装置。 - 前記貼り合わせ基板(20)は、該貼り合わせ基板(20)を前記半導体基板(10)と前記貼り合わせ基板(20)との積層方向に貫通すると共に、前記センシング部(19)に電気的に接続された貫通電極部(25)を有しており、
前記貫通電極部(25)は、前記貼り合わせ基板(20)を前記積層方向から見たときの前記貼り合わせ基板(20)の一面(27)のうち、前記凹部(41)よりも中央部側に位置していることを特徴とする請求項1または2に記載の半導体装置。 - 前記貼り合わせ基板(20)は、該貼り合わせ基板(20)を前記半導体基板(10)と前記貼り合わせ基板(20)との積層方向に貫通すると共に、前記センシング部(19)に電気的に接続された貫通電極部(25)を有しており、
前記凹部(41)は、前記貼り合わせ基板(20)を前記積層方向から見たときの前記貼り合わせ基板(20)の一面(27)のうち、前記貫通電極部(25)よりも中央部側に位置していると共に前記一面(27)の外縁部側に位置していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 表面とこの表面側に形成された変位可能な可動部(15)を含んだセンシング部(19)とを有する半導体基板(10)と、
半導体材料で形成され、前記半導体基板(10)に貼り合わされた貼り合わせ基板(20)と、
前記半導体基板(10)と前記貼り合わせ基板(20)との界面(40)を貫くように形成された凹部(41)と、
前記凹部(41)に配置された封止部材(42、43)とを備え、
前記センシング部(19)が前記半導体基板(10)と前記貼り合わせ基板(20)との間に形成された気密室(30)に気密封止された半導体装置の製造方法であって、
ウェハ状の半導体基板(10)とウェハ状の貼り合わせ基板(20)とを用意し、前記半導体基板(10)と前記貼り合わせ基板(20)とを貼り合わせることにより積層ウェハ(52)を形成する工程と、
前記積層ウェハ(52)に設定された複数のチップ形成領域(53)それぞれに前記界面(40)を貫くように前記凹部(41)を形成する工程と、
前記凹部(41)内に前記封止部材(42、43)を形成する工程と、
前記積層ウェハ(52)を前記複数のチップ形成領域(53)の境界に沿ってダイシングカットする工程とを含んでおり、
前記凹部(41)を形成する工程では、前記チップ形成領域(53)の外縁部を一周するように前記凹部(41)を形成し、
前記封止部材(42、43)を形成する工程では、前記半導体基板(10)と前記貼り合わせ基板(20)との積層方向から前記貼り合わせ基板(20)を見たときの面を一面(27)とし、前記貼り合わせ基板(20)の一面(27)から前記貼り合わせ基板(20)と前記半導体基板(10)との界面(40)を貫くように前記封止部材(42、43)を形成すると共に、前記貼り合わせ基板(20)の一面(27)にて前記半導体基板(10)の電位を取り出す封止用外周金属層として前記封止部材(42、43)を形成することを特徴とする半導体装置の製造方法。 - 前記積層ウェハ(52)を形成した後、前記複数のチップ形成領域(53)それぞれに、前記ウェハ状の貼り合わせ基板(20)を前記ウェハ状の半導体基板(10)と前記ウェハ状の貼り合わせ基板(20)との積層方向に貫通すると共に、前記凹部(41)よりも前記チップ形成領域(53)の中央部側に位置する貫通電極部(25)を形成し、前記貫通電極部(25)を前記センシング部(19)に電気的に接続するする工程を含んでいることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記凹部(41)を形成する工程では、前記貫通電極部(25)よりも前記チップ形成領域(53)の中央部側および外縁部側の両方に位置するように前記凹部(41)を形成することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記ウェハ状の貼り合わせ基板(20)を用意する工程では、前記ウェハ状の貼り合わせ基板(20)として、前記複数のチップ形成領域(53)それぞれに、前記ウェハ状の貼り合わせ基板(20)を前記ウェハ状の半導体基板(10)と前記ウェハ状の貼り合わせ基板(20)との積層方向に貫通すると共に、前記凹部(41)の形成予定場所よりも前記チップ形成領域(53)の中央部側に位置する貫通電極部(25)を有するものを用意し、
前記積層ウェハ(52)を形成する工程では、前記貫通電極部(25)を前記センシング部(19)に電気的に接続することを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記ウェハ状の貼り合わせ基板(20)を用意する工程では、前記ウェハ状の貼り合わせ基板(20)として、前記複数のチップ形成領域(53)それぞれに窪み部(24)を有するものを用意し、
前記積層ウェハ(52)を形成する工程では、前記ウェハ状の半導体基板(10)と前記ウェハ状の貼り合わせ基板(20)とを積層することにより、前記複数のチップ形成領域(53)それぞれに前記半導体基板(10)と前記窪み部(24)とによって封止した前記気密室(30)を形成することを特徴とする請求項5ないし8のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106396A JP5392296B2 (ja) | 2009-04-06 | 2011-05-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009091793 | 2009-04-06 | ||
JP2009091793 | 2009-04-06 | ||
JP2011106396A JP5392296B2 (ja) | 2009-04-06 | 2011-05-11 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010053399A Division JP4793496B2 (ja) | 2009-04-06 | 2010-03-10 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199301A true JP2011199301A (ja) | 2011-10-06 |
JP5392296B2 JP5392296B2 (ja) | 2014-01-22 |
Family
ID=44877035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011106396A Expired - Fee Related JP5392296B2 (ja) | 2009-04-06 | 2011-05-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5392296B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013205249A1 (de) | 2012-03-27 | 2013-10-02 | Denso Corporation | Halbleitervorrichtung und Herstellungsverfahren hierfür |
US9695041B2 (en) | 2014-11-12 | 2017-07-04 | Seiko Epson Corporation | Physical quantity sensor, method for manufacturing physical quantity sensor, electronic device, and moving body |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004160654A (ja) * | 2002-11-14 | 2004-06-10 | Samsung Electronics Co Ltd | 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたmems素子のパッケージ並びにパッケージ方法 |
JP2007516602A (ja) * | 2003-09-26 | 2007-06-21 | テッセラ,インコーポレイテッド | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 |
JP2010260167A (ja) * | 2009-04-06 | 2010-11-18 | Denso Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-05-11 JP JP2011106396A patent/JP5392296B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004160654A (ja) * | 2002-11-14 | 2004-06-10 | Samsung Electronics Co Ltd | 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたmems素子のパッケージ並びにパッケージ方法 |
JP2007516602A (ja) * | 2003-09-26 | 2007-06-21 | テッセラ,インコーポレイテッド | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 |
JP2010260167A (ja) * | 2009-04-06 | 2010-11-18 | Denso Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013205249A1 (de) | 2012-03-27 | 2013-10-02 | Denso Corporation | Halbleitervorrichtung und Herstellungsverfahren hierfür |
JP2013228357A (ja) * | 2012-03-27 | 2013-11-07 | Denso Corp | 半導体装置およびその製造方法 |
US9695041B2 (en) | 2014-11-12 | 2017-07-04 | Seiko Epson Corporation | Physical quantity sensor, method for manufacturing physical quantity sensor, electronic device, and moving body |
Also Published As
Publication number | Publication date |
---|---|
JP5392296B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793496B2 (ja) | 半導体装置およびその製造方法 | |
JP5141658B2 (ja) | 半導体装置およびその製造方法 | |
JP4858547B2 (ja) | 半導体装置およびその製造方法 | |
JP5218455B2 (ja) | 半導体力学量センサおよびその製造方法 | |
US7673514B2 (en) | Acceleration sensor having single and multi-layer substrates | |
JP2008020433A (ja) | 力学量センサ | |
JP5545281B2 (ja) | 力学量センサ | |
JP2009016717A (ja) | 半導体装置およびその製造方法 | |
JP5605347B2 (ja) | 半導体装置の製造方法 | |
JP5083247B2 (ja) | 半導体装置およびその製造方法 | |
JP2010223640A (ja) | 半導体装置およびその製造方法 | |
US11402288B2 (en) | Membrane-based sensor having a plurality of spacers extending from a cap layer | |
JP5392296B2 (ja) | 半導体装置およびその製造方法 | |
WO2017150343A1 (ja) | 半導体装置 | |
EP2725334B1 (en) | A pressure sensor having a membrane and a method for fabricating the same | |
TW201447992A (zh) | 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止 | |
US9302906B2 (en) | Capacitive pressure sensor and method | |
JP5617801B2 (ja) | 半導体装置およびその製造方法 | |
JP5999027B2 (ja) | 物理量センサ | |
JP6237440B2 (ja) | 物理量センサおよびその製造方法 | |
JP6897703B2 (ja) | 半導体装置の製造方法 | |
JP5238410B2 (ja) | 気密構造体デバイス | |
JP6142736B2 (ja) | 半導体圧力センサ | |
JP2018004448A (ja) | 半導体装置 | |
JP5821645B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5392296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |