DE102013205249A1

DE102013205249A1 - Halbleitervorrichtung und Herstellungsverfahren hierfür

Info

Publication number: DE102013205249A1
Application number: DE102013205249A
Authority: DE
Inventors: Yumi Maruyama
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2012-03-27
Filing date: 2013-03-25
Publication date: 2013-10-02
Also published as: US9029960B2; JP2013228357A; CN103359678A; JP5874609B2; US20130256813A1

Abstract

Eine Halbleitervorrichtung umfasst eine Sensoreinheit (10) mit einem Erfassungsteil (16) und ein Halbleitersubstrat (63). Das Halbleitersubstrat (63) wird mit der Sensoreinheit (10) über einen Isolationsfilm (64) derart verbunden, dass der Erfassungsteil (16) in einer luftdicht verschlossenen oder versiegelten Kammer (70) zu liegen kommt, welche zwischen einem vertieften Abschnitt (66) des Halbleitersubstrats (63) und der Sensoreinheit (10) gebildet wird. Eine Oberfläche (61) des Halbleitersubstrats (63) an einem Umfang des vertieften Abschnitts (66) enthält einen Grenzbereich (61a) an einem Perimeter des vertieften Abschnitts (66) und einen Verbindungsbereich (61b) am Umfang des Grenzbereichs (61a). Der Verbindungsbereich (61b) hat eine größere Fläche oder nimmt einen größeren Bereich ein als der Grenzbereich (61a). Der Verbindungsbereich (61b) des Halbleitersubstrats (63a) ist mit der Sensoreinheit (10) über den Isolationsfilm (64) verbunden.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, welche ein Halbleitersubstrat und eine Sensoreinheit enthält, die über einen Isolationsfilm an dem Halbleitersubstrat befestigt ist, sowie ein Herstellungsverfahren für die Halbleitervorrichtung.
Eine Halbleitervorrichtung mit einem Halbleitersubstrat und einer am Halbleitersubstrat über einen Isolationsfilm befestigten Sensoreinheit ist beispielsweise aus der JP 2011-199301 A bekannt. Die Sensoreinheit ist an dem Halbleitersubstrat derart befestigt oder angebondet, dass der Sensierungs- oder Erfassungsteil hiervon zwischen der Sensoreinheit und dem Halbleitersubstrat eingeschlossen ist.
Bei einer solchen Halbleitervorrichtung wird das Halbleitersubstrat mit einem vertieften Abschnitt an einer Position entsprechend dem Erfassungsteil versehen, um zu verhindern, dass der Erfassungsteil das Halbleitersubstrat kontaktiert. Der Isolationsfilm liegt zwischen der Sensoreinheit und dem Halbleitersubstrat, um eine elektrische Isolation zwischen der Sensoreinheit und dem Halbleitersubstrat zu bilden.
Eine derartige Halbleitervorrichtung wird beispielsweise wie folgt hergestellt:
Zunächst wird ein erster Halbleiterwafer bereitgestellt. Der Erfassungsteil wird in einem jeden von Chipausbildungsbereichen des ersten Halbleiterwafers ausgebildet, wobei der Chipausbildungsbereich die Sensoreinheit liefert, wenn der erste Halbleiterwafer in Chips unterteilt wird. Weiterhin wird ein zweiter Halbleiterwafer, der nach der Unterteilung in Chips Halbleitersubstrate liefert, bereitgestellt. Im zweiten Halbleiterwafer wird an Positionen entsprechend einem jeden Erfassungsteil ein vertiefter Abschnitt ausgebildet. Dann wird der zweite Halbleiterwafer thermisch oxidiert, so dass ein thermischer Oxidfilm auf einer Oberfläche des zweiten Halbleiterwafers gebildet wird, welche dem ersten Halbleiterwafer gegenüberliegen ausgebildet ist.
Weiterhin werden der erste Halbleiterwafer und der zweite Halbleiterwafer so aufeinandergesetzt, dass der erste Halbleiterwafer an dem thermischen Oxidfilm des zweiten Halbleiterwafers befestigt oder angebondet wird. Somit wird ein gestapelter Wafer oder Waferstapel erzeugt. Dieser gestapelte Wafer wird dann in Chips unterteilt. Die Halbleitervorrichtung wird von je einem Chip geliefert.
Bei diesem Verfahren wird der thermische Oxidfilm gebildet, nachdem der vertiefte Abschnitt im zweiten Halbleiterwafer ausgebildet worden ist. Somit wird die Oxidation an einer Position benachbart dem Öffnungsperimeter des vertieften Abschnitts aufgrund von Belastungskonzentrationen beschleunigt. Im Ergebnis wird die Dicke des thermischen Oxidfilms an der Position benachbart dem Öffnungsperimeter des vertieften Abschnitts im Vergleich zu einem verbleibenden Abschnitt, beispielsweise dem Bereich am Umfang des Öffnungsperimeters, vergrößert (siehe auch T. Suni, K. Hentinnen, J. Dekker, H. Luoto, M. Kulawski, J. Makinen und R. Mutikainen, „Silicon-on-Insulator Wafers with Buried Cavities", Journal of The Electrochemical Society, 153 (4) G299 bis G303 (2006)). Mit anderen Worten, der thermische Oxidfilm wird unter Zunahme an der Position benachbart dem Öffnungsperimeter des vertieften Abschnitts gebildet.
Wenn der erste Halbleiterwafer über dessen thermischen Oxidfilm mit dem zweiten Halbleiterwafer verbunden wird, werden diejenigen Abschnitte des thermischen Oxidfilms benachbart den Öffnungsperimetern der vertieften Abschnitte mit dem ersten Halbleiterwafer verbunden. Das heißt, nur die erhabenen Abschnitte des thermischen Oxidfilms werden mit dem ersten Halbleiterwafer verbunden oder hieran angebondet. Im Ergebnis ist die Verbindungsleistung zwischen dem thermischen Oxidfilm (dem zweiten Halbleiterwafer) und dem ersten Halbleiterwafer unzureichend. Insbesondere wenn der Stapelwafer in Chips unterteilt wird, kann die Verbindungsfestigkeit zwischen der Sensoreinheit und dem Halbleitersubstrat unzureichend sein.
Der Erfinder der vorliegenden Anmeldung hat Halbleitervorrichtungen, welche gemäß dem oben beschriebenen bekannten Herstellungsverfahren hergestellt wurden, Belastungstests unterzogen. Im Ergebnis hat sich gezeigt, dass die Sensoreinheit mit dem thermischen Oxidfilm nur an Stellen benachbart dem Öffnungsperimeter des vertieften Abschnitts verbunden ist bzw. war, wo die Dicke des thermischen Oxidfilms erhöht ist.
Um dem entgegenzuwirken, kann beispielsweise in Betracht gezogen werden, den thermischen Oxidfilm abzuflachen, nachdem der thermische Oxidfilm ausgebildet worden ist. Jedoch verbleiben in diesem Fall Partikel an dem thermischen Oxidfilm, was zu einer schlechten Verbindung und zu einer Anomalie bei den Sensoreigenschaften führen kann.
Weiterhin kann in Betracht gezogen werden, den Erfassungsteil des ersten Halbleiterwafers an einer Position, die von der Oberfläche gegenüberliegend dem zweiten Halbleiterwafer zurückspringend ist, durch einen speziellen Ätzprozess zu bilden. In diesem Fall wird der Erfassungsteil daran gehindert, in Kontakt mit dem zweiten Halbleiterwafer zu gelangen, auch wenn der vertiefte Abschnitt nicht am zweiten Halbleiterwafer ausgebildet wird. Somit ist es nicht notwendig, den vertieften Abschnitt im zweiten Halbleiterwafer zu bilden. Insbesondere wird der erste Halbleiterwafer vollständig mit dem thermischen Oxidfilm verbunden, der auf der Oberfläche des zweiten Halbleiterwafers gebildet ist.
Wenn jedoch bei dem obigen Verfahren der Erfassungsteil eine kammförmige bewegliche Elektrode und eine kammförmige feste Elektrode enthält, besteht die Möglichkeit, dass diese Kammform uneben ist. Somit kann eine Anomalie in den Sensoreigenschaften erwartet werden.
Die vorliegende Erfindung wurde mit Blick auf die voranstehenden Sachverhalte gemacht, und es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, die Verbindungseigenschaft zwischen einer Sensoreinheit und einem Halbleitersubstrat zu verbessern, wobei Anomalien in den Sensoreigenschaften verringert sind. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung zu schaffen.
Gemäß einem Aspekt der vorliegenden Erfindung enthält eine erfindungsgemäße Halbleitervorrichtung eine Sensoreinheit, ein Halbleitersubstrat und einen Isolationsfilm. Die Sensoreinheit hat einen Erfassungsteil, der ein Sensorsignal gemäß einer physikalischen Größe ausgibt und der benachbart einer Oberfläche der Sensoreinheit liegt. Das Halbleitersubstrat hat einen vertieften oder zurückspringenden Abschnitt, der von einer Oberfläche des Halbleitersubstrats an einem Bereich zurückspringt, der dem Erfassungsteil gegenüberliegt. Der Isolationsfilm liegt zwischen der Oberfläche der Sensoreinheit und der Oberfläche des Halbleitersubstrats. Die Sensoreinheit und das Halbleitersubstrat sind so aufeinandergestapelt oder aufeinandergesetzt, dass eine luftdicht verschlossene oder luftdicht versiegelte Kammer zwischen der Sensoreinheit und dem vertieften Abschnitt des Halbleitersubstrats geschaffen wird, und der Erfassungsteil liegt in dieser luftdicht verschlossenen Kammer. Die Oberfläche des Halbleitersubstrats, die an einem Umfang des vertieften Abschnitts liegt, enthält einen Grenzbereich an einem Perimeter des vertieften Abschnitts und einen Verbindungsbereich an einem Umfang des Grenzbereichs. Der Verbindungsbereich hat eine größere Fläche als der Grenzbereich. Der Verbindungsbereich der Oberfläche des Halbleitersubstrats ist mit der Sensoreinheit über den Isolationsfilm verbunden.
In der obigen Halbleitervorrichtung ist der Verbindungsbereich, der eine größere Fläche als der Grenzbereich hat, mit der Sensoreinheit über den Isolationsfilm verbunden. Somit wird eine Verbindungsfläche zwischen der Sensoreinheit und dem Halbleitersubstrat erhöht und somit wird die Verbindungseigenschaft (Verbindungsfestigkeit etc.) der Halbleitervorrichtung verbessert. Da das Halbleitersubstrat den vertieften Abschnitt hat, kann der Erfassungsteil mit einem üblichen Aufbau verwendet werden und Anomalien der Sensoreigenschaften werden verringert.
Bei einem Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung wird ein Erfassungsteil in jedem von Chipausbildungsbereichen eines ersten Halbleiterwafers gebildet, wobei der Chipausbildungsbereich eine Sensoreinheit liefert, wenn der erste Halbleiterwafer in Chips unterteilt worden ist. Ein vertiefter Abschnitt wird in einer Oberfläche eines jeden von Gegenüberliegungsbereichen eines zweiten Halbleiterwafers ausgebildet, wobei der Gegenüberliegungsbereich ein Halbleitersubstrat liefert, wenn der zweite Halbleiterwafer in Chips unterteilt wird. Ein Isolationsfilm wird an einem Umfangsbereich des vertieften Abschnitts in der Oberfläche des zweiten Halbleiterwafers so ausgebildet, dass eine Dicke eines Abschnitts des Isolationsfilms in einem Verbindungsbereich größer als eine eines Abschnitts des Isolationsfilms in einem Grenzbereich ist. Der Grenzbereich ist ein Teil des Umfangsbereichs und ist an einem Perimeter des vertieften Abschnitts definiert. Der Verbindungsbereich ist ein Teil des Umfangsbereichs und ist an einem Umfang des Grenzbereichs definiert. Der Verbindungsbereich hat eine größere Fläche als der Grenzbereich. Weiterhin werden der erste Halbleiterwafer und der zweite Halbleiterwafer so miteinander verbunden, dass der Erfassungsteil in einer luftdicht verschlossenen Kammer angeordnet ist, die zwischen dem ersten Halbleiterwafer und dem vertieften Abschnitt des zweiten Halbleiterwafers gebildet ist, und der erste Halbleiterwafer und der Abschnitt des Isolationsfilms auf dem Verbindungsbereich werden miteinander verbunden. Sodann werden der erste Halbleiterwafer und der zweite Halbleiterwafer, die miteinander verbunden sind, in Chips unterteilt.
Bei diesem Verfahren wird der Isolationsfilm auf dem Umfangsbereich des vertieften Abschnitts in der Oberfläche des Gegenüberliegungsbereichs des zweiten Halbleiterwafers so gebildet, dass die Dicke des Abschnitts des Isolationsfilms, der am Verbindungsbereich ausgebildet wird, größer als die Dicke des Abschnitts des Isolationsfilms ist, der am Grenzbereich ausgebildet wird. Der erste Halbleiterwafer wird mit dem auf dem Verbindungsbereich ausgebildeten Isolationsfilm verbunden. Somit wird eine Verbindungsfläche oder ein Verbindungsbereich zwischen dem ersten Halbleitersubstrat und dem Isolationsfilm erhöht und damit werden die Verbindungseigenschaften verbessert. Insbesondere ist in jedem der Chips die Verbindungsfähigkeit zwischen der Sensoreinheit und dem Halbleitersubstrat verbessert. Da es in diesem Fall nicht notwendig ist, den Isolationsfilm abzuflachen, kann eine schlechte Verbindung und können Anomalien in den Sensoreigenschaften verringert werden. Da der vertiefte Abschnitt in dem zweiten Halbleiterwafer ausgebildet ist, kann der Erfassungsteil mit einem üblichen Aufbau verwendet werden und Anomalien der Sensoreigenschaften werden verringert.
Gemäß einem weiteren Aspekt eines erfindungsgemäßen Herstellungsverfahrens für eine Halbleitervorrichtung wird in jedem von Chipausbildungsbereichen eines ersten Halbleiterwafers ein Erfassungsteil ausgebildet, wobei der Chipausbildungsbereich eine Sensoreinheit schafft oder liefert, wenn der erste Halbleiterwafer in Chips unterteilt wird. Ein vertiefter Abschnitt wird in einer Oberfläche eines jeden von Gegenüberliegungsbereichen eines zweiten Halbleiterwafers ausgebildet, wobei der Gegenüberliegungsbereich ein Halbleitersubstrat liefert, wenn der zweite Halbleiterwafer in Chips unterteilt wird. Ein Isolationsfilm wird nur in einem Verbindungsbereich eines Umfangsbereichs in der Oberfläche des zweiten Halbleiterwafers ausgebildet. Der Umfangsbereich ist an einem Umfang des vertieften Abschnitts in der Oberfläche des zweiten Halbleiterwafers vorgesehen. Der Umfangsbereich enthält einen Grenzbereich an einem Perimeter des vertieften Abschnitts und den Verbindungsbereich an einem Umfang des Grenzbereichs. Der Verbindungsbereich hat eine größere Fläche oder einen größeren Bereich als der Grenzbereich. Weiterhin werden der erste Halbleiterwafer und der zweite Halbleiterwafer so miteinander verbunden, dass der Erfassungsteil in einer luftdicht verschlossenen Kammer angeordnet wird, die zwischen dem ersten Halbleiterwafer und dem vertieften Abschnitt des zweiten Halbleiterwafers gebildet ist, und der erste Halbleiterwafer und der Isolationsfilm, der auf dem Verbindungsbereich ausgebildet ist, werden miteinander verbunden. Dann werden der erste Halbleiterwafer und der zweite Halbleiterwafer, die miteinander verbunden sind, in Chips unterteilt.
Bei diesem Verfahren wird der Isolationsfilm nur auf dem Verbindungsbereich im Umfangsbereich der Oberfläche des zweiten Halbleiterwafers gebildet und der erste Halbleiterwafer wird mit dem Isolationsfilm verbunden, der im Verbindungsbereich ausgebildet ist. Somit wird ein Verbindungsbereich zwischen dem ersten Halbleitersubstrat und dem Isolationsfilm vergrößert, und somit nehmen die Verbindungseigenschaften (die Verbindungsqualität) zu. Insbesondere ist in jedem der Chips die Verbindungseigenschaft zwischen der Sensoreinheit und dem Halbleitersubstrat verbessert. Da es hierbei nicht notwendig ist, den Isolationsfilm abzuflachen, kann eine schlechte Verbindung und können Anomalien der Sensoreigenschaften verringert werden. Da der vertiefte Abschnitt im zweiten Halbleiterwafer ausgebildet ist, kann ein Erfassungsteil mit üblichem Aufbau verwendet werden und Anomalien der Sensoreigenschaften können verringert werden.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung anhand der Zeichnung.
Es zeigt:
1 in einer vereinfachten Schnittdarstellung eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 eine Draufsicht auf eine Sensoreinheit in der Halbleitervorrichtung von 1;
3 eine Draufsicht auf eine Kappeneinheit der Halbleitervorrichtung von 1;
4 eine vergrößerte schematische Schnittdarstellung des Teils IV in der Halbleitervorrichtung von 1;
5A bis 5C jeweils vereinfachte Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses der Sensoreinheit gemäß der ersten Ausführungsform;
6A bis 6E schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses der Kappeneinheit gemäß der ersten Ausführungsform;
7A bis 7D schematische Schnittdarstellungen zur Erläuterung eines Verbindungs- oder Bondprozesses von Sensoreinheit und Kappeneinheit bei der ersten Ausführungsform;
8A in einer grafischen Darstellung eine Beziehung zwischen einem Dosierungsbetrag einer Verunreinigung und einer Dicke eines Isolationsfilms, erhalten aus einem Simulationsergebnis, wenn eine Nassoxidation an einem Substrat des N-Typs 11 Stunden lang bei 950 °C bei der ersten Ausführungsform durchgeführt wird;
8B in einer grafischen Darstellung eine Beziehung zwischen einem Dosierungsbetrag einer Verunreinigung und einer Dicke eines Isolationsfilms, erhalten aus einem Simulationsergebnis, wenn eine Nassoxidation an einem Substrat des P-Typs 11 Stunden lang bei 950 °C bei der ersten Ausführungsform durchgeführt wird;
9A bis 9D jeweils schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses einer Kappeneinheit einer Halbleitervorrichtung bei einer zweiten Ausführungsform der vorliegenden Erfindung;
10 eine 1 entsprechende Darstellung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
11 eine vergrößerte Schnittansicht eines Teils XI der Halbleitervorrichtung von 11;
12A bis 12D jeweils schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses einer Kappeneinheit der Halbleitervorrichtung von 10;
13A bis 13E jeweils schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses einer Kappeneinheit einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
14A bis 14D jeweils schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses einer Kappeneinheit einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
15A eine vergrößerte schematische Schnittdarstellung eines Teils XVA der Kappeneinheit von 15A;
15B eine vergrößerte schematische Schnittdarstellung eines Teils XVB der Kappeneinheit von 14B;
16 eine 1 entsprechende Darstellung einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
17 eine Draufsicht auf eine Kappeneinheit der Halbleitervorrichtung von 16;
18 eine 1 entsprechende Darstellung einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung;
19A bis 19D jeweils schematische Schnittdarstellungen zur Erläuterung eines Herstellungsprozesses einer Sensoreinheit einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung;
20 eine 1 entsprechende Darstellung einer Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
21 eine 1 entsprechende Darstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
22 eine vergrößerte schematische Schnittdarstellung einer Halbleitervorrichtung gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung.
Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. In allen Ausführungsformen sind gleiche oder einander entsprechende Teile mit gleichen Bezugszeichen versehen und eine wiederholte Beschreibung erfolgt nicht. In den Figuren der Zeichnung, wo Schnittansichten der Halbleitervorrichtung dargestellt sind, sind teilweise Schraffuren aus Gründen der Klarheit der Darstellung vorgenommen.
<Erste Ausführungsform>
Eine erste Ausführungsform wird anhand der 1 bis 8B beschrieben.
Eine nachfolgend zu beschreibende Halbleitervorrichtung sei beispielsweise ein Sensor zur Erfassung einer physikalischen Größe, beispielsweise ein Beschleunigungssensor mit einem beweglichen Element. Die Halbleitervorrichtung wird beispielsweise zur Erkennung einer Fahrzeugbeschleunigung oder dergleichen verwendet.
Bezug nehmend auf 1, so enthält die Halbleitervorrichtung eine Sensoreinheit 10 und eine Kappeneinheit 60. Die Kappeneinheit 60 ist mit der Sensoreinheit 10 verbunden oder hieran angeheftet. Zunächst sei der Aufbau der Sensoreinheit 10 beschrieben.
Die Sensoreinheit 10 enthält ein SOI-Substrat 14 (silicon on insulator). Das SOI-Substrat 14 enthält ein Trägersubstrat 11, einen eingebetteten Isolationsfilm 12 auf dem Trägersubstrat 11 und eine Halbleiterschicht 13, welche von dem eingebetteten Isolationsfilm 12 aus gesehen gegenüberliegend zu dem Trägersubstrat 11 angeordnet ist. Weiterhin wird das SOI-Substrat 14 mit einer allgemein bekannten Mikrobearbeitungstechnik bearbeitet. Eine Oberfläche der Halbleiterschicht 13 entgegengesetzt zu dem eingebetteten Isolationsfilm 12 liefert eine erste Oberfläche der Sensoreinheit 10.
Wie in den 1 und 2 gezeigt, ist die Halbleiterschicht 13 mit einem Sensierungs- oder Erfassungsteil 16 versehen. Genauer gesagt, in der Halbleiterschicht 13 ist eine Vertiefung 15 so ausgebildet, dass eine kammförmige Auslegerstruktur gebildet wird. Die kammförmige Auslegerstruktur enthält ein bewegliches Teil 20 und feste Teile 30, 40. Der Erfassungsteil 16 gibt ein Sensorsignal gemäß einer Beschleunigung mittels der Auslegerstruktur aus.
Der eingebettete Isolationsfilm 12 ist mit einer Öffnung 17 an einer Stelle entsprechend einem Bereich versehen, wo die Auslegerstruktur gebildet ist. Die Öffnung 17 hat Rechteckform. Die Öffnung 17 wird gebildet, indem ein Teil des eingebetteten Isolationsfilms 12 durch eine Opferschichtätztechnik entfernt wird.
2 ist eine Darstellung, die eine Draufsicht auf die Sensoreinheit 10 zeigt, das heißt, von oben auf die Sensoreinheit 10 von 1 geblickt. Die Sensoreinheit 10 von 1 entspricht dem Schnitt entlang Linie I-I in 2.
Wie in 2 gezeigt, ist das bewegliche Teil 20 so angeordnet, dass es sich über die Öffnung 17 hinweg und über diese hinaus erstreckt. Das bewegliche Teil 20 enthält einen rechteckförmigen Gewichtsabschnitt 21, Auslegerabschnitte 22 und Ankerabschnitte 23a, 23b. Die Längsenden des Gewichtsabschnitts 21 sind über die Auslegerabschnitt 22 einteilig mit den Ankerabschnitten 23a, 23b verbunden. Die Ankerabschnitte 23a, 23b sind an den Randabschnitte der Öffnung 17 des eingebetteten Isolationsfilms 12 befestigt und werden vom Trägersubstrat 11 gehalten. Somit liegen der Gewichtsabschnitt 21 und die Auslegerabschnitte 22 der Öffnung 17 gegenüber.
Die Richtungen entlang den X-, Y- und Z-Achsen in den 1 und 2 werden nun beschrieben.
Wie in den 1 und 2 gezeigt, ist eine Richtung entlang der X-Achse als X-Achsenrichtung bezeichnet und eine Richtung entlang der Y-Achse als Y-Achsenrichtung. Weiterhin ist eine Richtung entlang der Z-Achse als Z-Achsenrichtung bezeichnet. In den 1 und 2 entspricht die X-Achsenrichtung einer Längsrichtung des Gewichtsabschnitts 21. Die Y-Achsenrichtung entspricht einer Richtung parallel zu einer Ebenenausrichtung des SOI-Substrats 14 und ist senkrecht zur X-Achsenrichtung. Die Z-Achsenrichtung entspricht einer Richtung senkrecht zur Ebenenrichtung des SOI-Substrats 14.
Der Auslegerabschnitt 22 hat eine rechteckige Rahmenform, bei der zwei parallele Ausleger an beiden Enden befestigt sind. Der Auslegerabschnitt 22 dient als eine Feder, die sich in Richtungen senkrecht zur Längsrichtung der zwei Ausleger bewegt. Die Auslegerabschnitte 22 erlauben, wenn eine Beschleunigung auftritt, die eine Komponente parallel zur X-Achse enthält, dass sich der Gewichtsabschnitt 21 in einer Richtung parallel zur X-Achse bewegt. Wenn die Beschleunigung verschwindet, stellen die Auslegerabschnitte 22 den Gewichtsabschnitt 21 in seine Ausgangslage zurück. Daher kann sich der Gewichtsabschnitt 21, der über die Auslegerabschnitte 22 mit dem Trägersubstrat 11 verbunden ist, oberhalb der Öffnung 17 in einer Richtung bewegen, in der sich die Auslegerabschnitte 22 gemäß der aufgebrachten Beschleunigung bewegen.
Der bewegliche Teil 20 enthält weiterhin bewegliche Elektroden 24. Die beweglichen Elektroden 24 stehen von einander gegenüberliegenden Längskanten des Gewichtsabschnitts 21 vor und erstrecken sich senkrecht zu der Längsrichtung des Gewichtsabschnitts 21, das heißt, in entgegengesetzten Richtungen entlang der Y-Achse.
In 2 stehen vier bewegliche Elektroden 24 von einem linken Abschnitt des Gewichtsabschnitts 21 vor und vier bewegliche Elektroden 24 stehen von einem rechten Abschnitt des Gewichtsabschnitts 21 vor. Die beweglichen Elektroden 24 weisen zur Öffnung 17. Die beweglichen Elektroden 24 sind einteilig mit dem Gewichtsabschnitt 21 und der Gewichtsabschnitt 21 wiederum ist einteilig mit den Auslegerabschnitten 22. Somit sind die beweglichen Elektroden 24 mit dem Gewichtsabschnitt 21 in Richtungen parallel zur X-Achse beweglich, wenn sich die Auslegerabschnitte 22 bewegen.
Die festen Teile 30, 40 sind an einander gegenüberliegenden Seiten des Randabschnitts der Öffnung des eingebetteten Isolationsfilms 12 gelagert, wo die Ankerabschnitte 23a, 23b nicht gelagert sind. Die beiden festen Teile 30, 40 liegen an einander gegenüberliegenden Seiten des Gewichtsabschnitts 21. In 2 liegt das feste Teil 30 unterhalb des Gewichtsabschnitts 21 und das feste Teil liegt oberhalb des Gewichtsabschnitts 21. Die beiden festen Teile 30, 40 sind elektrisch voneinander isoliert.
Jedes der festen Teile 30, 40 enthält feste Elektroden 31, 41 (beispielsweise vier feste Elektroden) und einen Verdrahtungsabschnitt 32, 42. Die vier festen Elektroden 31, 41 liegen entgegengesetzt und parallel zu den beweglichen Elektroden 24 mit einem bestimmten Erkennungsintervall zu der Seitenfläche der beweglichen Elektroden 24. Der Verdrahtungsabschnitt 32, 42 ist am Rand der Öffnung 17 befestigt und wird vom Trägersubstrat 11 gehalten.
Ein Ende einer jeden festen Elektrode 31, 41 wird von dem Verdrahtungsabschnitt 32 gelagert. Die festen Elektroden 31, 41 erstrecken sich vom Verdrahtungsabschnitt 32, 42 in Kammform. Die festen Elektroden 31, 41 sind so angeordnet, dass sie mit den beweglichen Elektroden 24 in Kammeingriff sind. Die festen Elektroden 31, 41 weisen zur Öffnung 17.
Die Halbleiterschicht 13 hat einen Umfangsabschnitt 50 an einem Umfang der Vertiefung 15. Der Umfangsabschnitt 50 liegt an einem Umfang der beweglichen Elektrode 24 und der festen Elektroden 31, 41. Mit anderen Worten, das bewegliche Teil und die festen Teile 30, 40 liegen innerhalb des Umfangsabschnitts 50. Der Umfangsabschnitt 50 wird über den eingebetteten Isolationsfilm 12 am Trägersubstrat 11 befestigt und hiervon gehalten.
Nachfolgend wird die Kappeneinheit 60 beschrieben.
Die Kappeneinheit 60 verhindert den Eintritt oder das Festsetzen von Wasser oder anderen Fremdkörpern an dem Erfassungsteil 16. Weiterhin dient die Kappeneinheit 60 dazu, einen verschlossenen Raum zwischen sich und der Sensoreinheit 10 zu bilden.
Wie in den 1 und 3 gezeigt, umfasst die Kappeneinheit 60 ein Halbleitersubstrat 63, einen Isolationsfilm 64 und einen Isolationsfilm 65. Das Halbleitersubstrat 63 hat eine erste Oberfläche 61 und eine zweite Oberfläche 62. Beispielsweise ist das Halbleitersubstrat 63 ein Siliziumsubstrat vom N-Typ, bei dem die erste Oberfläche 61 eine (100) Oberfläche definiert. Jedoch ist das Halbleitersubstrat 63 nicht hierauf beschränkt. 3 ist eine Draufsicht auf die Kappeneinheit 60 gesehen von der Bodenseite von 1 her, das heißt, von einer Seite benachbart der Sensoreinheit 10.
Das Halbleitersubstrat 63 ist mit einem vertieften Abschnitt 66 in der ersten Oberfläche 61 an einer Position entsprechend dem Erfassungsteil 16 versehen. Der vertiefte Abschnitt 66 ist dafür ausgebildet, den Erfassungsteil 16 vor einem Kontakt mit der Kappeneinheit 60 zu begrenzen. Der vertiefte Abschnitt 66 bildet in der ersten Oberfläche 61 eine rechteckförmige Öffnung. Die Perimeterkante der Öffnung des vertieften Abschnitts 66 ist abgewinkelt oder schräg.
Der Isolationsfilm 64 ist vollständig über die erste Oberfläche 61 des Halbleitersubstrats 63 hinweg ausgebildet. Weiterhin ist der Isolationsfilm 64 über die Oberfläche des vertieften Abschnitts 66 hinweg ausgebildet. Der Isolationsfilm 64 ist dafür vorgesehen, das Halbleitersubstrat 63 von der Sensoreinheit 10 zu isolieren. Da der Isolationsfilm 64 über die Oberfläche des vertieften Abschnitts 66 hinweg ausgebildet ist, ist, auch wenn der Erfassungsteil 16 (das bewegliche Teil 20) sich in einer Richtung entlang der Z-Achse bewegt, der Erfassungsteil 16 nach wie vor vom Halbleitersubstrat 63 isoliert. Das heißt, da bei der vorliegenden Ausführungsform der Isolationsfilm 64 auch auf der Oberfläche des vertieften Abschnitts 66 ausgebildet ist, ist Leckstrom verringert.
Der Isolationsfilm 64 gemäß der vorliegenden Ausführungsform wird nachfolgend beschrieben.
Der Isolationsfilm 64 ist ein thermischer Oxidfilm, der durch eine Nassoxidationstechnik hergestellt wird, wie später noch beschrieben wird. Wie in 4 gezeigt, hat der Isolationsfilm 64 an einer Position entsprechend einem Verbindungsbereich 61b eine größere Dicke als an einer Position entsprechend einem Grenzbereich 61a. Der Isolationsfilm 64 hat ungleichförmige Dicke derart, dass die Dicke eines Abschnitts des Isolationsfilms 64, der am Verbindungsbereich 61b ausgebildet ist, größer als die Dicke eines Abschnitts des Isolationsfilms 64 ist, der am Grenzbereich 61a ausgebildet ist.
Der Grenzbereich 61a ist an einem Perimeter des vertieften Abschnitts 66 in der ersten Oberfläche 61a des Halbleitersubstrats 63 vorgesehen. Mit anderen Worten, der Grenzbereich 61a wird gebildet durch einen Bereich, der eine Grenze zwischen dem vertieften Abschnitt 66 und einem Umfangsbereich am Umfang des vertieften Abschnitts 66 in der ersten Oberfläche 61 des Halbleitersubstrats 63 definiert. Der Verbindungsbereich 61b liegt am Umfang des Grenzbereichs 61a in der ersten Oberfläche 61 des Halbleitersubstrats 63.
Der Umfangsbereich der ersten Oberfläche 61 des Halbleitersubstrats 63 ist ein Bereich, wo der vertiefte Abschnitt 66 nicht in der ersten Oberfläche 61 ausgebildet ist. Der Grenzbereich 61a ist ein Bereich benachbart dem vertieften Abschnitt 66 in der ersten Oberfläche 61 des Halbleitersubstrats 63, wie in den 3 und 4 gezeigt. Weiterhin ist der Grenzbereich 61a ein Bereich, an welchem sich wahrscheinlich Belastungen konzentrieren, wenn die erste Oberfläche 61 des Halbleitersubstrats 63 mit Wärme beaufschlagt wird. Weiterhin ist der Grenzbereich 61a ein Bereich, an dem die Dicke des thermischen Oxidfilms größer als in einem anderen Bereich (d. h. dem Verbindungsbereich 61b) ist, da eine Belastungskonzentration vorliegt, wenn das Halbleitersubstrat 63 einfach thermisch oxidiert wird.
Der Verbindungsbereich 61b ist ein Bereich in der ersten Oberfläche 61a des Halbleitersubstrats 63, der den vertieften Abschnitt 66 und den Grenzbereich 61a ausschließt. Mit anderen Worten, der Umfangsbereich der ersten Oberfläche 61 am Umfang des vertieften Abschnitts 66 ist gebildet aus dem Grenzbereich 61a und dem Verbindungsbereich 61b.
Der Bereich oder die Fläche des Verbindungsbereichs 61b ist größer als der Bereich oder die Fläche des Grenzbereichs 61a. Beispielsweise beträgt eine Breite L1 des Grenzbereichs 61a in einer Ebenenrichtung der ersten Oberfläche 61, beispielsweise die Abmessung des Grenzbereichs 61a in 3 von oben nach unten gemessen, annähernd 3 Mikrometer (µm). Eine Breite L2 des Verbindungsbereichs 61b in Ebenenrichtung der ersten Oberfläche 61, beispielsweise die Abmessung des Verbindungsbereichs 61b in der Richtung von oben nach unten in 3 beträgt annähernd 100 µm. Jedoch sind die Breiten L1 und L2 nicht auf diese konkreten Werte beschränkt.
Der Isolationsfilm 65 liegt entlang der zweiten Oberfläche 62 des Halbleitersubstrats 63 und gegenüberliegend dem Isolationsfilm 64.
Eine Verunreinigungsschicht 67 ist in einem Oberflächenschichtabschnitt des Halbleitersubstrats 63 ausgebildet, wobei der Oberflächenschichtabschnitt die erste Oberfläche 61 definiert. Die Verunreinigungsschicht 67 ist in dem Oberflächenschichtabschnitt an einer Stelle entsprechend dem Verbindungsbereich 61b ausgebildet. Die Verunreinigungsschicht 67 wird beispielsweise aus Bor, Phosphor, Arsen, Argon, Xenon oder dergleichen gebildet.
Die Kappeneinheit 60 hat vier Durchtritts- oder Durchgangselektroden 68. Die Durchgangselektroden 68 verlaufen durch die Kappeneinheit 60 in einer Stapelrichtung, in welcher die Sensoreinheit 10 und die Kappeneinheit 60 aufeinandergestapelt sind. In 1 entspricht diese Stapelrichtung einer Richtung von oben nach unten.
Jede der Durchgangselektroden 68 ist gebildet durch eine Durchgangsöffnung 68a, einen Isolationsfilm 68b und einen Durchgangselektrodenabschnitt 68c. Die Durchgangsöffnung 68a verläuft durch den Isolationsfilm 65, das Halbleitersubstrat 63 und den Isolationsfilm 64. Der Isolationsfilm 68b ist an einer Oberfläche ausgebildet, die durch die Durchgangsöffnung 68a definiert wird. Der Durchgangselektrodenabschnitt 68c ist die Durchgangsöffnung ausfüllend auf dem Isolationsfilm 68b aufgebaut bzw. eingebettet.
Ein erstes Ende (z. B. das untere Ende in 1) des Durchgangselektrodenabschnitts 68c ist mit dem Ankerabschnitt 23b oder dergleichen verbunden. Insbesondere ist ein erstes Ende einer aus den vier Durchgangselektroden 68 elektrisch mit dem Ankerabschnitt 23b verbunden. Die ersten Enden von zwei anderen der vier Durchgangselektroden 68 sind elektrisch mit den Verdrahtungsabschnitten 32, 42 verbunden. Ein erstes Ende der verbleibenden der vier Durchgangselektroden 68 ist elektrisch mit dem Umfangsabschnitt 50 verbunden. Ein zweites Ende eines jeden der Durchgangselektrodenabschnitte 68c ist in Kissenform ausgebildet.
Bei der vorliegenden Ausführungsform hat die Durchgangsöffnung 68a beispielsweise eine Zylinderform. Der Isolationsfilm 68b ist beispielsweise aus einem isolierenden Material wie Tetraethoxysilan (TEOS). Der Durchgangselektrodenabschnitt 68c ist beispielsweise aus Aluminium (Al).
Die Kappeneinheit 60 hat den oben beschriebenen Aufbau. Wie in 1 gezeigt, werden die Sensoreinheit 10 und die Kappeneinheit 60 miteinander verbunden und zusammengefügt. Insbesondere wird das Halbleitersubstrat 63 über den Isolationsfilm 64 an der Sensoreinheit 10 angebondet oder befestigt.
In der vorliegenden Ausführungsform werden die Sensoreinheit 10 und die Kappeneinheit 60 so miteinander verbunden, dass die Halbleiterschicht 13 der Sensoreinheit 10 und der Isolationsfilm 64 der Kappeneinheit 60 direkt miteinander verbunden werden. Genauer gesagt und wie in 4 gezeigt, wird der Abschnitt des Isolationsfilms 64, der an dem Verbindungsbereich 61b der ersten Oberfläche 61 ausgebildet ist, direkt mit der Halbleiterschicht 13 der Sensoreinheit 10 verbunden.
Da die Sensoreinheit 10 und die Kappeneinheit 60 auf oben beschriebene Weise aufeinandergesetzt und miteinander verbunden werden, wird zwischen der Sensoreinheit 10 und dem vertieften Abschnitt 66 der Kappeneinheit 60 eine luftdicht verschlossene Kammer 70 gebildet. Die Kammer 70 ist luftdicht ausgeführt und der Erfassungsteil 16 ist in dieser verschlossenen Kammer 70 angeordnet. Die verschlossene Kammer 70 ist beispielsweise in einem evakuierten Zustand.
Nachfolgend wird ein Herstellungsverfahren für die oben beschriebene Halbleitervorrichtung anhand der 5A bis 5C, 6A bis 6E und 7A bis 7D beschrieben. Bei dem Herstellungsverfahren werden Wafersubstrate verwendet. In den 5A bis 7D ist jedoch nur ein Abschnitt aus derartigen Wafersubstraten aus Gründen der Übersichtlichkeit dargestellt, wobei dieser Abschnitt zur Herstellung nur eines Chips dient. Zunächst wird ein Herstellungsverfahren für die Sensoreinheit 10 beschrieben.
Gemäß 5A wird ein SOI-Wafer 14a, der die Sensoreinheiten 10 liefert, vorbereitet. In der vorliegenden Ausführungsform entspricht der SOI-Wafer 14a einem ersten Halbleiterwafer. Der SOI-Wafer 14a enthält das Trägersubstrat 11, den eingebetteten Isolationsfilm 12 und die Halbleiterschicht 13.
Gemäß 5B wird eine nicht näher dargestellte Maske, beispielsweise ein Resist oder ein Oxidfilm, auf der Halbleiterschicht 13 ausgebildet und so gemustert, dass eine Öffnung an einer Position entsprechend der Vertiefung 15 gebildet ist. Dann wird die Halbleiterschicht 13 durch eine RIE-Technik (reaktives Ionenätzen) oder dergleichen geätzt, so dass die Vertiefung 15 in der Halbleiterschicht 13 gebildet wird. Danach wird die Maske entfernt.
Gemäß 5C wird der eingebettete Isolationsfilm 12, der durch die Vertiefung 15 der Halbleiterschicht 13 freigelegt wurde, durch eine Opferschichtätztechnik oder dergleichen entfernt. Im Ergebnis werden der Gewichtsabschnitt 21, die Auslegerabschnitte 22, die beweglichen Elektroden 24 und die festen Elektroden 31, 41 vom Trägersubstrat 11 gelöst. Auf diese Weise wird der Erfassungsteil 16 gebildet. Der SOI-Wafer 14a mit den entsprechenden Sensoreinheiten 10 wird auf diese Weise hergestellt.
Nachfolgend wird ein Herstellungsverfahren für die Kappeneinheit 60 beschrieben.
Gemäß 6A wird ein Halbleiterwafer 63a, der die Kappeneinheiten 60 liefert, vorbereitet. Der Halbleiterwafer 63a hat die gleiche Abmessung wie der SOI-Wafer 14a. Eine erste Oberfläche 61 des Halbleiterwafers 63a wird geätzt, um den vertieften Abschnitt 66 an einer Position entsprechend dem Erfassungsteil 16 des SOI-Wafers 14a zu bilden. Der vertiefte Abschnitt 66 hat eine Tiefe von annähernd 5 µm bis 10 µm.
Der vertiefte Abschnitt 66 kann durch jede geeignete Ätztechnik gebildet werden. Beispielsweise kann der vertiefte Abschnitt 66 durch eine Lithografietechnik, eine RIE-Technik oder eine alkalische Ätztechnik gebildet werden. Der Halbleiterwafer 63a entspricht einem zweiten Halbleiterwafer.
Gemäß 6B wird auf der ersten Oberfläche 61 des Halbleiterwafers 63a ein Oxidfilm 80 gebildet. Der Oxidfilm 80 wird beispielsweise durch eine thermische Oxidationstechnik oder durch eine CVD-Technik (chemische Dampfabscheidung) gebildet. Im Beispiel von 6B wird der Oxidfilm 80 sowohl auf der ersten Oberfläche 61 als auch der zweiten Oberfläche 62 des Halbleiterwafers 63a gebildet. Es ist jedoch nicht stets notwendig, den Oxidfilm 80 auch auf der zweiten Oberfläche 62 auszubilden. Genauer gesagt, der Oxidfilm 80 wird zumindest nur auf der ersten Oberfläche 61 gebildet.
Der Oxidfilm 80 begrenzt eine Ausdiffusion einer Verunreinigung in einem später noch zu beschreibenden Temper- oder Wärmebehandlungsschritt und begrenzt das sogenannte Channeling. In einem Fall, bei der Oxidfilm 80 durch eine thermische Oxidationstechnik gebildet wird, können sich Belastungen an dem Grenzbereich 61a der ersten Oberfläche 61 des Halbleiterwafers 63a konzentrieren. Daher ist eine Dicke des Abschnitts des Oxidfilms 80, der an der Grenze 61a ausgebildet ist, größer als die Dicke des Abschnitts des Oxidfilms 80, der am Verbindungsbereich 61b ausgebildet ist.
Wie in 6C gezeigt, wird eine Maske 81, beispielsweise ein Resist, auf dem Oxidfilm 80 angeordnet und gemustert, um den Abschnitt des Oxidfilms 80 freizulegen, der an dem Verbindungsbereich 61b ausgebildet ist.
Dann wird eine Verunreinigung, beispielsweise Bor, Arsen, Phosphor, Argon, Xenon oder dergleichen von der ersten Oberfläche 61 her in den Halbleiterwafer 63a ionenimplantiert. Zum Beispiel kann ein Element wie Bor mit einem Dosierungsbetrag von 1.0 × 10¹⁸ cm^–2 und mit einer Beschleunigungsspannung von 70 keV ionenimplantiert werden.
Danach wird die Maske 81 entfernt. Weiterhin wird in einem Zustand, wo der Oxidfilm 80 beibehalten wird, um die Ausdiffusion der Verunreinigung zu unterbinden, die Wärmebehandlung zehn Minuten lang bei 1000 Grad Celsius (°C) durchgeführt, um die Verunreinigung zu aktivieren. Somit wird gemäß 6D eine Verunreinigungsschicht 67 in einem Oberflächenschichtabschnitt des Halbleiterwafers 63a in einem Bereich entsprechend dem Verbindungsbereich 61b gebildet. Danach wird der Oxidfilm 80 entfernt.
Gemäß 6E wird an dem Halbleiterwafer 63a eine Nassoxidation durchgeführt, so dass der thermische Oxidfilm als Isolationsfilm 64 ausgebildet wird. In diesem Fall wird ein Isolationsfilm 90 auf der zweiten Oberfläche 62 des Halbleiterwafers 63a gebildet. Die Nassoxidation erfolgt beispielsweise 11 Stunden lang bei 950 °C.
In einem Fall, bei dem die Nassoxidation 11 Stunden lang bei 950 °C an einem Halbleiterwafer 63a durchgeführt wird, bei die Verunreinigungsschicht 67 nicht ausgebildet worden ist, wird üblicherweise ein thermischer Oxidfilm mit einer Dicke von 1 µm gebildet. In diesem Fall wird der thermische Oxidfilm an dem Grenzbereich 61a um höchstens 136 Nanometer (nm) verdickt, das heißt, erhaben gemacht oder angehoben. Genauer gesagt, der thermische Oxidfilm hat eine maximale Dicke am Grenzbereich 61a und diese maximale Dicke beträgt 1.136 µm, wie in den 8A und 8B gezeigt.
Demgegenüber ist bei der vorliegenden Ausführungsform die Verunreinigungsschicht 67 durch Ionenimplantation von beispielsweise Bor mit einem Dosierungsbetrag von 1.0 × 10¹⁸ cm^–2 und einer Beschleunigungsspannung von 70 keV und durch Durchführen des zehnminütigen Temperns bei 1000 °C gebildet. In diesem Fall wird der Isolationsfilm 64 so ausgebildet, dass der am Verbindungsbereich 61b ausgebildete Abschnitt um 235 nm verdickt oder erhaben wird, wie in 8A gezeigt. Das heißt, am Verbindungsbereich 61b wird ein Isolationsfilm 64 mit einer Filmdicke von 1.235 µm gebildet.
Wenn Bor in den Halbleiterwafer 63a implantiert wird, trennt sich das Bor in einen thermischen Oxidfilm ab und schwächt die Verbindungsstruktur des thermischen Oxidfilms. Die geschwächte Verbindungsstruktur beschleunigt das Oxidationsmittel im thermischen Oxidfilm, was zu einer Beschleunigung der Oxidationsgeschwindigkeit führt. Somit ist die Oxidationsgeschwindigkeit an der Position entsprechend dem Verbindungsbereich 61b durch die Verunreinigungsschicht 67 im Vergleich zum Grenzbereich 61a beschleunigt. Damit ist die Dicke des Isolationsfilms 64 am Verbindungsbereich 61b größer als am Grenzbereich 61a.
In den 8A und 8B wird die Beschleunigungsspannung geeignet derart eingestellt, dass eine Maximal- oder Spitzentiefe der implantierten Verunreinigung 0.22 µm beträgt. 8A zeigt eine Beziehung zwischen dem Dosierungsbetrag einer Verunreinigung und der Dicke des Isolationsfilms 64, wenn ein Siliziumsubstrat vom N-Typ mit einer (100) Oberfläche als erste Oberfläche 61 verwendet wird. 8B zeigt eine Beziehung zwischen dem Dosierungsbetrag einer Verunreinigung und der Dicke des Isolationsfilms 64m, wenn ein Siliziumsubstrat vom P-Typ mit einer (100) Oberfläche als erste Oberfläche 61 verwendet wird. Die erste Oberfläche 61 ist nicht auf die (100) Oberfläche beschränkt. Die Ergebnisse ähnlich den 8A und 8B werden auch bei Substraten erreicht, welche andere Oberflächenausrichtungen haben, beispielsweise eine (111) Oberfläche oder eine (110) Oberfläche.
Wie weiterhin in den 8A und 8B gezeigt, ist die Verunreinigung nicht auf Bor beschränkt. Genauer gesagt, die Dicke des Abschnitts des Isolationsfilms 64, der auf dem Verbindungsbereich 61b gebildet wird, kann größer als diejenige des Abschnitts des Isolationsfilms 64 gemacht werden, der auf dem Grenzbereich 61a gebildet wird, indem die Verunreinigungsschicht 67 mit geeigneten Einstellungen, also beispielsweise Dosierungsbetrag und Beschleunigungsspannung, gebildet wird.
Beispielsweise kann als Verunreinigung auch Arsen verwendet werden. In diesem Fall erfolgt das Tempern 10 Minuten lang bei 1000 °C auf ähnliche Weise wie in 6D, und die Nassoxidation erfolgt 11 Stunden lang bei 950 °C ähnlich wie in 6E gezeigt. Das Arsen wird mit einem Dosierungsbetrag von 1 × 10¹⁶ cm^–2 und mit einer Beschleunigungsspannung von 400 keV implantiert. Auch in diesem Fall ist die Dicke des Abschnitts des Isolationsfilms 64 auf dem Verbindungsbereich 61b größer als die Dicke des Abschnitts des Isolationsfilms 64 auf dem Grenzbereich 61a.
Auf diese Weise wird ein Kappenwafer 60a, auf welchem eine Mehrzahl von Kappeneinheiten 60 ausgebildet ist, hergestellt.
Dann werden gemäß 7A der SOI-Wafer 14a und der Kappenwafer 60a, welche jeweils durch die oben beschriebenen Verfahrensschritte hergestellt worden sind, miteinander verbunden oder aneinandergebondet. Genauer gesagt, der SOI-Wafer 14a und der Halbleiterwafer 63a werden über den Isolationsfilm 64 miteinander verbunden. Beispielsweise werden der SOI-Wafer 14a und der Kappenwafer 60a in eine Vakuumanlage gebracht. Dann wird ein Argon-Ionenstrahl (Ar-Ionenstrahl) auf die Oberfläche der Halbleiterschicht 13 des SOI-Wafers 14a und die Oberfläche des Isolationsfilms 64 des Kappenwafers 60a gerichtet, um die Oberfläche der Halbleiterschicht 13 und die Oberfläche des Isolationsfilms 64 zu aktivieren.
Weiterhin werden in der Vakuumanlage der SOI-Wafer 14a und der Kappenwafer 60a unter Verwendung von Ausrichtungsmarkierungen an den zueinander weisenden Oberflächen von SOI-Wafer 14a und Kappenwafer 60a mittels eines Infrarotmikroskops zueinander ausgerichtet. Der SOI-Wafer 14a und der Kappenwafer 60a werden miteinander durch eine Direktverbindungstechnik bei niedriger Temperatur in einem Bereich zwischen Raumtemperatur und 550 °C verbunden. Genauer gesagt, die Halbleiterschicht 13 des SOI-Wafers 14a und der Abschnitt des Isolationsfilms 64 an dem Verbindungsbereich 61b des Kappenwafers 60a werden miteinander verbunden oder aneinandergebondet.
Auf diese Weise werden der SOI-Wafer 14a und der Kappenwafer 60a zusammengefügt, um einen Stapelwafer 100 zu bilden. In dem Stapelwafer 100 ist die verschlossene Kammer 70 zwischen dem SOI-Wafer 14a und dem vertieften Abschnitt 66 gebildet. Die verschlossene Kammer 70 ist hierbei in jedem der Chipausbildungsbereiche gebildet. Im beschriebenen Fall herrscht in jeder verschlossenen Kammer 70 ein Vakuum. Der SOI-Wafer 14a und der Kappenwafer 60a können durch eine andere Verbindungstechnik miteinander verbunden werden, beispielsweise durch Anodenbonden oder durch Zwischenschichtbonden.
Gemäß 7B wird der Kappenwafer 60a im Stapelwafer 100 von der Oberfläche entgegengesetzt zum SOI-Wafer 14a her abgeschliffen, um den Isolationsfilm 90 zu entfernen und die Dicke des Halbleiterwafers 63a zu verringern. Es sei festzuhalten, dass dieser Schleifvorgang auch durchgeführt werden kann, bevor der Stapelwafer 100 hergestellt wird, das heißt, bevor der Kappenwafer 60a und der SOI-Wafer 14a miteinander verbunden werden.
Wie in 7C gezeigt, sind vier Durchgangsöffnungen 68a im Kappenwafer 60a durch Ätzbearbeitung von Abschnitten des Halbleiterwafers 63a und des Isolationsfilms 64 gebildet, wobei die Abschnitte dem Ankerabschnitt 23b, den Verdrahtungsabschnitten 32, 42 und dem Umfangsabschnitt 50 entsprechen. Dann wird der Isolationsfilm 68b, der beispielsweise aus TEOS ist, an den Wandflächen der Durchgangsöffnungen 68a ausgebildet. In diesem Fall wird der Isolationsfilm 65 von dem Isolationsfilm gebildet, der auf der zweiten Oberfläche 62 des Halbleiterwafers 63a ausgebildet wird. Nachfolgend wird der Isolationsfilm 68b, der am Boden einer jeden Durchgangsöffnung 68a ausgebildet worden ist, entfernt, um die Halbleiterschicht 13 freizulegen.
Dann wird gemäß 7D ein Metall, beispielsweise Aluminium (Al) oder eine Aluminium- und Siliziumlegierung (Al-Si) in jeder Durchgangsöffnung 68a beispielsweise durch eine Sputtertechnik oder Dampfabscheidungstechnik eingebettet, um die Durchgangselektrodenabschnitte 68c zu bilden. Die Durchgangselektrodenabschnitte 68c werden elektrisch mit dem Ankerabschnitt 23b, den Verdrahtungsabschnitten 32, 42 und dem Umfangsabschnitt 50 verbunden. Weiterhin wird das auf dem Isolationsfilm 65 abgeschiedene Metall in Kissenform gemustert.
Danach wird, obgleich nicht gezeigt, der Stapelwafer 100 in einzelne Chips unterteilt. Damit ist die Halbleitervorrichtung gemäß 1 fertiggestellt.
In der oben beschriebenen vorliegenden Ausführungsform werden die Sensoreinheit 10 und das Halbleitersubstrat 63 über den Isolationsfilm 64 miteinander verbunden, der an dem Verbindungsbereich 61b der ersten Oberfläche 61 des Halbleitersubstrats 63 ausgebildet ist. Der Verbindungsbereich 61b hat eine größere Fläche als der Grenzbereich 61a. Somit ist der Verbindungsbereich oder die Verbindungsfläche zwischen Sensoreinheit 10 und Halbleitersubstrat 63 erhöht und die Verbindungseigenschaften (Verbindungsfestigkeit etc.) sind verbessert.
Wenn der Isolationsfilm 64 auf dem Halbleiterwafer 63a ausgebildet wird, wird die Verunreinigungsschicht 67 in dem Halbleiterwafer 63a so gebildet, dass die Oxidation teilweise beschleunigt ist. Somit ist die Dicke des Abschnitts des Isolationsfilms 64, der am Verbindungsbereich 61b ausgebildet ist, größer als die Dicke des Abschnitts des Isolationsfilms 64, der am Grenzbereich 61a ausgebildet ist. Wenn daher der SOI-Wafer 14a und der Kappenwafer 60a miteinander verbunden werden, werden die Halbleiterschicht 13 und der Abschnitt des Isolationsfilms 64 am Verbindungsbereich 61b miteinander verbunden. Folglich ist die Verbindungsfläche zwischen dem SOI-Wafer 14a und dem Kappenwafer 60a vergrößert und damit sind die Verbindungseigenschaften verbessert.
In dem oben beschriebenen Herstellungsverfahren ist es nicht notwendig, die Oberfläche des Kappenwafers 60a nach Ausbildung des Isolationsfilms 64 abzuflachen oder einzuebnen. Somit werden die Nachteile wie eine schlechte Verbindung oder eine Anomalie der Sensoreigenschaften zumindest verringert, vorteilhafterweise jedoch vollständig beseitigt. Das Halbleitersubstrat 63 hat den vertieften Abschnitt 66. Somit hat der Erfassungsteil 60 einen Aufbau ähnlich zu einem herkömmlichen Aufbau. Folglich können Nachteile wie Anomalien in den Sensoreigenschaften verringert werden.
<Zweite Ausführungsform>
Eine zweite Ausführungsform der vorliegenden Erfindung wird anhand der 9A bis 9D beschrieben.
In der zweiten Ausführungsform ist der Herstellungsprozess der Kappeneinheit 60 gegenüber demjenigen der ersten Ausführungsform abgewandelt. Die verbleibenden Einzelheiten und Merkmale sind ähnlich oder gleich der ersten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
In der vorliegenden Ausführungsform ist gemäß 9A der vertiefte Abschnitt 66 im Halbleiterwafer 63a auf ähnliche Weise wie in 6A ausgebildet.
Dann wird gemäß 9B die Nassoxidation 11 Stunden lang bei 950 °C durchgeführt, um den Isolationsfilm 64 auf der ersten Oberfläche 61 und den Isolationsfilm 90 auf der zweiten Oberfläche 62 zu bilden. Obgleich in 9B nicht näher dargestellt, ist die Dicke des Abschnitts des Isolationsfilms 64, der am Grenzbereich 61a ausgebildet worden ist, größer als die Dicke des Abschnitts des Isolationsfilms 64 am Verbindungsbereich 61b.
Dann wird gemäß 9C ein Nitridfilm 110 als sauerstoffundurchlässiger Film auf dem Isolationsfilm 64 ausgebildet. Weiterhin wird der Nitridfilm 110 so gemustert, dass der Abschnitt des Isolationsfilms 64, der auf dem Grenzbereich 61b ausgebildet ist, freigelegt wird.
Gemäß 9D wird erneut eine Nassoxidation am Halbleiterwafer 63a 11 Stunden lang bei 950 °C durchgeführt. Der Bereich, der nicht vom Nitridfilm 110 bedeckt ist, wird erneut oxidiert, und somit wird ein Oxidfilm gebildet, der als LOCOS-Oxidfilm (local oxidation on silicon) bezeichnet wird. Somit kann ein Isolationsfilm 64 mit einer größeren Dicke am Verbindungsbereich 61b als am Grenzbereich 61a gebildet werden. Genauer gesagt, die Dicke des Abschnitts des Isolationsfilms 64 am Verbindungsbereich 61b kann stärker erhöht werden als die Dicke des Abschnitts des Isolationsfilms 64 am Grenzbereich 61a.
Danach wird der Nitridfilm 110 entfernt. Sodann werden der SOI-Wafer 14a und der Kappenwafer 60a auf ähnliche Weise wie bei der ersten Ausführungsform miteinander verbunden. Weiterhin werden die Durchgangselektroden 68 im Stapelwafer 100 ausgebildet und der Stapelwafer 100 wird in Chips unterteilt. Folglich wird die Halbleitervorrichtung gemäß 1 fertiggestellt.
Auch bei dem Herstellungsverfahren gemäß obiger Beschreibung werden der SOI-Wafer 14a und der Kappenwafer 60a so miteinander verbunden, dass die Halbleiterschicht 13 und der Abschnitt des Isolationsfilms 64 auf dem Verbindungsbereich 61b miteinander verbunden werden. Folglich können gleiche oder ähnliche Vorteile wie bei der ersten Ausführungsform erreicht werden.
<Dritte Ausführungsform>
Eine dritte Ausführungsform wird anhand der 10, 11 und 12A bis 12D beschrieben.
In der dritten Ausführungsform ist der Grenzbereich 61a der ersten Oberfläche 61 des Halbleitersubstrats 63 nicht mit dem Isolationsfilm 64 bedeckt. Der verbleibende Aufbau der dritten Ausführungsform ist im Wesentlichen gleich oder ähnlich zur ersten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
Gemäß den 10 und 11 hat die Kappeneinheit 60 den Isolationsfilm 64 nur am Verbindungsbereich 61b der ersten Oberfläche 61 des Halbleitersubstrats 63. Das heißt, der vertiefte Abschnitt 66 und der Grenzbereich 61a sind nicht mit dem Isolationsfilm 64 bedeckt, liegen also frei von diesem vor.
Weiterhin werden die Halbleiterschicht 13 der Sensoreinheit 10 und der Isolationsfilm 64 am Verbindungsbereich 61b des Halbleitersubstrats 63 miteinander verbunden.
Die Kappeneinheit 60 der vorliegenden Ausführungsform wird wie folgt hergestellt.
Gemäß 12A wird der vertiefte Abschnitt 66 im Halbleiterwafer 63a auf ähnliche Weise wie in 6A gebildet.
Nachfolgend wird gemäß 12B die Nassoxidation 11 Stunden lang bei 950 °C durchgeführt. Somit wird der Isolationsfilm 64 auf der ersten Oberfläche 61 gebildet und der Isolationsfilm 90 auf der zweiten Oberfläche 62. Obgleich in 12B im Detail nicht dargestellt, ist die Dicke des Abschnitts des Isolationsfilms 64 am Grenzbereich 61a größer als die Dicke des Abschnitts des Isolationsfilms 64 am Verbindungsbereich 61b.
Gemäß 12C wird eine Maske 120 auf dem Isolationsfilm 64 ausgebildet und so gemustert, dass die Abschnitte des Isolationsfilms 64, der auf dem Grenzbereich 61a und dem vertieften Abschnitt 66 liegt, freigelegt werden.
Dann werden gemäß 12D die Abschnitte des Isolationsfilms 64 am Grenzbereich 61a und am vertieften Abschnitt 66 durch eine Ätztechnik entfernt. Somit verbleibt der Isolationsfilm 64 nur auf dem Verbindungsbereich 61b der ersten Oberfläche 61.
Dann werden der SOI-Wafer 14a und der Kappenwafer 60a auf ähnliche Weise wie bei der ersten Ausführungsform miteinander verbunden. Weiterhin werden die Durchgangselektroden 68 etc. ausgebildet und der Stapelwafer 100 wird in Chips unterteilt. Damit ist die Halbleitervorrichtung gemäß 10 fertiggestellt.
Auch bei der Halbleitervorrichtung gemäß obiger Beschreibung wird das Halbleitersubstrat 63 an der Sensoreinheit 10 über den Isolationsfilm 64 im Verbindungsbereich 61b verbunden. Somit können die gleichen oder im Wesentlichen die gleichen vorteilhaften Effekte wie bei der ersten Ausführungsform erreicht werden.
Bei der vorliegenden Ausführungsform wird der Isolationsfilm 64 beispielsweise auf der ersten Oberfläche 61 des Halbleitersubstrats 63 durch eine Nassoxidation gebildet. Jedoch kann der Isolationsfilm 64 auch durch eine andere Technik ausgebildet werden, beispielsweise durch ein CVD-Verfahren.
<Vierte Ausführungsform>
Eine vierte Ausführungsform der Erfindung wird anhand der 13A bis 13E beschrieben.
Bei der vierten Ausführungsform ist der Herstellungsprozess der Kappeneinheit 60 gegenüber demjenigen der dritten Ausführungsform abgewandelt. Die weiteren Einzelheiten und Merkmale sind gleich oder im Wesentlichen gleich zur dritten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
Gemäß 13A wird der vertiefte Abschnitt 66 im Halbleiterwafer 63a ähnlich wie bei 12A gebildet.
Nachfolgend wird gemäß 13B die Nassoxidation am Halbleiterwafer 63a auf ähnliche Weise wie die Nassoxidation von 12B durchgeführt. Somit wird ein erster Isolationsfilm 64a auf der ersten Oberfläche 61 des Halbleiterwafers 63a gebildet und der Isolationsfilm 90 wird auf der zweiten Oberfläche 62 des Halbleiterwafers 63a gebildet.
Dann wird gemäß 13C die Maske 120 auf dem ersten Isolationsfilm 64a ausgebildet und so gemustert, dass die Abschnitte des ersten Isolationsfilms 64a am Grenzbereich 61 und am vertieften Abschnitt 66 freigelegt werden, indem ein ähnlicher Prozess wie in 12C durchgeführt wird.
Weiterhin werden gemäß 13D die Abschnitte des ersten Isolationsfilms 64a am Grenzbereich 61a und am vertieften Abschnitt 66 durch einen ähnlichen Prozess wie in 12D entfernt. Somit verbleibt der erste Isolationsfilm 64a nur am Verbindungsbereich 61b der ersten Oberfläche 61.
Dann wird gemäß 13E eine erneute Nassoxidation durchgeführt. Somit wird am vertieften Abschnitt 66 und am Grenzbereich 61a der Isolationsfilm 64 gebildet, der nur aus einem zweiten Isolationsfilm 64b besteht. Im Verbindungsbereich 61b wird der Isolationsfilm 64 bestehend aus dem ersten Isolationsfilm 64a und dem zweiten Isolationsfilm 64b gebildet. Somit ist die Dicke des Abschnitts des Isolationsfilms 64 im Verbindungsbereich 61b größer als die Dicke des Abschnitts des Isolationsfilms 64 im Grenzbereich 61a.
Danach werden ähnlich wie bei der ersten Ausführungsform der SOI-Wafer 14a und der Kappenwafer 60a miteinander verbunden, um den Stapelwafer 100 zu bilden. Danach werden die Durchgangselektroden 68 etc. gebildet und der Stapelwafer 100 wird in Chips unterteilt. Damit ist die Halbleitervorrichtung gemäß 1 fertiggestellt.
Auch beim oben beschriebenen Herstellungsverfahren wird das Halbleitersubstrat 63 mit der Sensoreinheit 10 über den Abschnitt des Isolationsfilms 64 verbunden, der am Verbindungsbereich 61b ausgebildet ist. Somit können die gleichen oder ähnliche vorteilhafte Effekte wie bei der ersten Ausführungsform erreicht werden.
In der vorliegenden Ausführungsform wird der zweite Isolationsfilm 64b auf der Oberfläche des vertieften Abschnitts 66 ausgebildet. Leckströme sind damit vermieden oder zumindest wesentlich verringert.
In der vorliegenden Ausführungsform werden der erste Isolationsfilm 64a und der zweite Isolationsfilm 64b auf der ersten Oberfläche 61 des Halbleitersubstrats 63 beispielsweise durch eine Nassoxidation gebildet. Der erste Isolationsfilm 64a und der zweite Isolationsfilm 64b können jedoch auch durch eine andere Technik, beispielsweise ein CVD-Verfahren, gebildet werden. In einem anderen Beispiel wird einer von erstem Isolationsfilm 64a und zweitem Isolationsfilm 64b durch die Nassoxidation gebildet und der andere von erstem Isolationsfilm 64a und zweiten Isolationsfilm 64b wird durch eine CVD-Technik gebildet.
<Fünfte Ausführungsform>
Eine fünfte Ausführungsform der vorliegenden Erfindung wird anhand der 14A bis 14D, 15A und 15B beschrieben.
In der fünften Ausführungsform ist der Herstellungsprozess der Kappeneinheit 60 gegenüber der ersten Ausführungsform abgewandelt. Die weiteren Einzelheiten und Merkmale sind gleich oder ähnlich zur ersten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
Wie in 14A gezeigt, ist der vertiefte Abschnitt 66 im Halbleiterwafer 63a auf ähnliche Weise wie in 6A ausgebildet. In diesem Fall hat der Öffnungskante des vertieften Abschnitts 66 eine abgewinkelte Form, wie in 15A gezeigt.
Nachfolgend wird gemäß 14B eine Nassoxidation zwei Stunden lang bei hoher Temperatur, beispielsweise 1170 °C, durchgeführt, um die Öffnungskante des vertieften Abschnitts 66 abzurunden. In diesem Fall werden thermische Oxidfilme 130 an der ersten Oberfläche 61 und der zweiten Oberfläche 62 gebildet.
Nachfolgend werden gemäß 14C die thermischen Oxidfilme 130, die sich an der ersten Oberfläche 61 und der zweiten Oberfläche 62 gebildet haben, wieder entfernt.
Dann wird gemäß 14D eine Nassoxidation 11 Stunden lang bei 950 °C durchgeführt. Somit wird der Isolationsfilm 64 an der ersten Oberfläche 61 gebildet und der Isolationsfilm 90 an der zweiten Oberfläche 62. Da die Öffnungskante des vertieften Abschnitts 66 abgerundet worden ist, ist es weniger wahrscheinlich, dass sich Belastungen am Grenzbereich 61a konzentrieren. Somit wird in der Nassoxidation von 14D der Isolationsfilm 64 mit gleichförmiger Dicke an der ersten Oberfläche 61 (an dem Grenzbereich 61a und dem Verbindungsbereich 61b) gebildet.
Danach werden ähnlich wie bei der ersten Ausführungsform der SOI-Wafer 14a und der Kappenwafer 60a miteinander verbunden, um den Stapelwafer 100 zu bilden. Die Durchgangselektroden 68 etc. werden ausgebildet und der Stapelwafer 100 wird in Chips unterteilt. Damit ist die Halbleitervorrichtung von 1 fertiggestellt.
Bei dem oben beschriebenen Herstellungsverfahren wird der Isolationsfilm 64 mit gleichförmiger Dicke am Grenzbereich 61a und Verbindungsbereich 61b gebildet. Wenn daher der SOI-Wafer 14a und der Kappenwafer 60a miteinander verbunden werden, können die Halbleiterschicht 13 und der Isolationsfilm 64, die am Grenzbereich 61a und Verbindungsbereich 61b ausgebildet sind, miteinander verbunden oder aneinandergebondet werden. Insbesondere nimmt die Verbindungsfläche oder der Verbindungsbereich zwischen der Sensoreinheit 10 und der Kappeneinheit 60 weiter zu. Folglich wird auch die Verbindungsfähigkeit oder Verbindungsqualität zwischen der Sensoreinheit 10 und der Kappeneinheit 60 weiter verbessert.
<Sechste Ausführungsform>
Eine sechste Ausführungsform der vorliegenden Erfindung wird anhand der 16 und 17 beschrieben.
Bei der sechsten Ausführungsform ist der Aufbau der Kappeneinheit 60 gegenüber demjenigen der ersten Ausführungsform abgewandelt. Die weiteren Einzelheiten und Merkmale sind gleich oder ähnlich zur ersten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
In der vorliegenden Ausführungsform hat gemäß den 16 und 17 der im Halbleitersubstrat 63 ausgebildete vertiefte Abschnitt 66 eine rechteckförmige Rahmenform derart, dass im Inneren des vertieften Abschnitts 66 eine Erhebung oder ein Säulenabschnitt 69 gebildet ist. Der Säulenabschnitt 69 wird vom Halbleitersubstrat 63 gebildet. Der Isolationsfilm 64 ist auf der ersten Oberfläche 61 des Halbleitersubstrats 63 ausgebildet, wobei die erste Oberfläche 61 eine Endfläche des Säulenabschnitts 69 enthält. Die Endfläche des Säulenabschnitts 69 entspricht einem Teil der ersten Oberfläche 61 des Halbleitersubstrats 63.
In diesem Fall ist die Dicke des Abschnitts des Isolationsfilms 64, der an einem inneren Verbindungsbereich 61d der Endfläche des Säulenabschnitts 69 ausgebildet ist, größer als die Dicke des Abschnitts des Isolationsfilms 64, der an einem inneren Grenzbereich 61c der Endfläche des Säulenabschnitts 69 gebildet ist. Wie in 17 gezeigt, entspricht der innere Grenzbereich 61c einem Bereich, der die Grenze zwischen einem Innenperimeter des rahmenförmigen vertieften Abschnitts 66 und der Endfläche des Säulenabschnitts 69 definiert. Der innere Verbindungsbereich 61d entspricht einem Bereich, der von dem inneren Grenzbereich 61c an der Endfläche des Säulenabschnitts 69 umgeben ist. In diesem Fall kann der Grenzbereich 61a auch als ein äußeren Grenzbereich 61a bezeichnet werden und der Verbindungsbereich 61b als ein äußerer Verbindungsbereich 61b. Weiterhin ist die Dicke des Abschnitts des Isolationsfilms 64, der an dem inneren Verbindungsbereich 61d gebildet ist, gleich der Dicke des Abschnitts des Isolationsfilms 64, der an dem äußeren Verbindungsbereich 61b gebildet ist.
In diesem Fall ist der innere Verbindungsbereich 61d ein Bereich, der von dem inneren Grenzbereich 61c an der Endfläche des Säulenabschnitts 69 umgeben ist. Der Bereich oder die Fläche des inneren Verbindungsbereichs 61d ist größer als der Bereich oder die Fläche des inneren Grenzbereichs 61c.
Wie in 16 gezeigt, ist eine Verunreinigungsschicht 67 in einem Oberflächenschichtabschnitt des Säulenabschnitts 69 in einem Bereich entsprechend dem inneren Verbindungsbereich 61d ausgebildet. Die Verunreinigungsschicht 67 des Säulenabschnitts 69 ist so ausgebildet, dass die Dicke des Isolationsfilms 64 an dem inneren Verbindungsbereich 61d gegenüber derjenigen am inneren Grenzbereich 61c erhöht ist, wenn der Isolationsfilm 64 auf der ersten Oberfläche 61 des Halbleitersubstrats 63 gebildet wird, ähnlich zu der Verunreinigungsschicht 67 des äußeren Verbindungsbereichs 61b.
Die Sensoreinheit 10 enthält den Erfassungsteil 16, der sich formmäßig von dem Erfassungsteil 16 von 2 unterscheidet. Der Erfassungsteil 16 der vorliegenden Ausführungsform hat einen Verbindungsabschnitt 52 zur Verbindung mit der Kappeneinheit 60.
Die Kappeneinheit 60 mit dem Säulenabschnitt 69 wird mit der Sensoreinheit 10 verbunden. Insbesondere werden der Abschnitt des Isolationsfilms 64, der an dem äußeren Verbindungsbereich 61b ausgebildet ist, und der Abschnitt des Isolationsfilms 64, der an dem inneren Verbindungsbereich 61d ausgebildet ist, mit der Halbleiterschicht 13 der Sensoreinheit 10 verbunden.
Wie oben beschrieben, wird die vorliegende Erfindung bei einer Halbleitervorrichtung verwendet, bei der der Verbindungsabschnitt 52, der in dem Erfassungsteil 16 angeordnet ist, mit dem Säulenabschnitt 69 der Kappeneinheit 60 verbunden wird.
Die oben beschriebene Halbleitervorrichtung wird hergestellt, indem der vertiefte Abschnitt 66 in Rahmenform ausgebildet wird und indem die Verunreinigung in dem inneren Verbindungsbereich 61d zusätzlich zum äußeren Verbindungsbereich 61b gemäß dem Herstellungsverfahren der ersten Ausführungsform ionenimplantiert wird.
<Siebte Ausführungsform>
Eine siebte Ausführungsform der vorliegenden Erfindung wird anhand der 18 beschrieben.
Bei der vorliegenden Ausführungsform hat die Kappeneinheit 60 einen unterschiedlichen Aufbau zu demjenigen der sechsten Ausführungsform. Die verbleibenden Einzelheiten und Merkmale sind gleich oder ähnlich zur sechsten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
In der vorliegenden Ausführungsform ist gemäß 18 die Durchgangselektrode 68 auch in dem Säulenabschnitt 69 ausgebildet. Die Sensoreinheit 10 ist elektrisch mit einer externen Vorrichtung über diese zusätzliche Durchgangselektrode 68 im Säulenabschnitt 69 verbunden. Die vorliegende Ausführungsform kann insbesondere bei einer Halbleitervorrichtung zur Anwendung gelangen, bei der eine elektrische Verbindung zwischen dem Inneren des Erfassungsteils 16 und einer externen Vorrichtung notwendig ist.
<Achte Ausführungsform>
Eine achte Ausführungsform wird anhand der 19A bis 19D beschrieben.
Die Halbleitervorrichtung der achten Ausführungsform hat einen ähnlichen Aufbau zur Halbleitervorrichtung der ersten Ausführungsform, mit der Ausnahme, dass der SOI-Wafer 14a und der Halbleiterwafer 63a miteinander verbunden werden, nachdem der Isolationsfilm 64 auf dem SOI-Wafer 14a ausgebildet worden ist. Die weiteren Einzelheiten und Merkmale der achten Ausführungsform sind gleich oder ähnlich zur ersten Ausführungsform und eine nochmalige Beschreibung erfolgt nicht.
In dieser Ausführungsform wird gemäß 19A der SOI-Wafer 14a vorbereitet. Dann wird der Isolationsfilm 64 auf der Halbleiterschicht 13 des SOI-Wafers 14a gebildet. Der Isolationsfilm 64 kann durch jede geeignete Technik hergestellt werden, beispielsweise durch eine Nassoxidation oder durch CVD.
Gemäß 19B wird der Isolationsfilm 64 gemustert, um eine Öffnung 64c derart zu bilden, dass ein Erfassungsteilausbildungsbereich der Halbleiterschicht 13, wo der Erfassungsteil 16 zu bilden ist, freigelegt ist.
Nachfolgend wird gemäß den 19C und 19D der Erfassungsteil 16 im SOI-Wafer 14a durch einen Prozess gebildet, der ähnlich zu denjenigen der 5B und 5C ist.
Danach werden der SOI-Wafer 14a und der Kappenwafer 60a miteinander verbunden, um den Stapelwafer 100 ähnlich wie bei der ersten Ausführungsform zu bilden. Die Durchgangselektroden 68 werden ausgebildet und dann wird der Stapelwafer 100 in Chips unterteilt. Damit ist die Halbleitervorrichtung gemäß 1 fertiggestellt.
Auch bei der Halbleitervorrichtung, die gemäß diesem Verfahren hergestellt worden ist, sind der SOI-Wafer 14a und der Halbleiterwafer 63a miteinander über den Isolationsfilm 64 verbunden. Da der Isolationsfilm 64 an einer flachen Oberfläche der Halbleiterschicht 13 ausgebildet ist/wird, ist es, auch wenn der Isolationsfilm 64 durch eine Nassoxidation gebildet wird, weniger wahrscheinlich, dass im Isolationsfilm 64 eine teilweise oder lokale Verdickung auftritt. Folglich wird die Verbindungsfläche oder der Verbindungsbereich zwischen SOI-Wafer 14a und Halbleiterwafer 63a vergrößert.
<Andere Ausführungsformen>
Bei den Halbleitervorrichtungen der oben beschriebenen Ausführungsformen wird der Erfassungsteil 16 zur Erkennung einer Beschleunigung als Beispiel in der Sensoreinheit 10 ausgebildet. Der Erfassungsteil 16 ist jedoch nicht auf einen Sensor beschränkt, der eine Beschleunigung erkennt. Beispielsweise kann der Erfassungsteil 16 in der Sensoreinheit 10 auch einen Sensor zur Erkennung einer Winkelgeschwindigkeit sein. Weiterhin ist der Aufbau des Erfassungsteils 16 nicht auf die oben beschriebenen Ausführungsformen beschränkt. Es ist beispielsweise nicht stets notwendig, dass der Erfassungsteil 16 das bewegliche Teil 20 hat. Der Erfassungsteil 16 muss das bewegliche Teil 20 nicht aufweisen. Der Erfassungsteil 16 kann so gestaltet sein, dass sich ein Widerstandswert abhängig von einer Temperatur ändert.
In den Halbleitervorrichtungen der beschriebenen Ausführungsformen hat die Durchgangsöffnung 68a eine Zylinderform. Jedoch ist die Form der Durchgangsöffnung 68a nicht auf eine solche Zylinderform beschränkt. Beispielsweise kann die Durchgangsöffnung 68a auch eine konische Form haben, wie in 20 gezeigt. In einem weiteren Beispiel kann die Durchgangsöffnung 68a eine Rechtecksäulenform oder eine Rechteckkonusform haben, wobei auch oder zusätzlich rechteckige oder quadratische Querschnittsformen möglich sind.
Bei dem Herstellungsverfahren der Halbleitervorrichtung der ersten Ausführungsform wird der Oxidfilm 80 auf der ersten Oberfläche 61 des Halbleiterwafers 63a ausgebildet, um eine Aus-Diffusion und den Channeling-Effekt zu unterbinden. Das Herstellungsverfahren muss jedoch den Schritt der Ausbildung des Oxidfilms 80 nicht zwingend enthalten.
Weiterhin ist es bei der Halbleitervorrichtung der ersten Ausführungsform nicht zwingend notwendig, dass die Verunreinigungsschicht 67 in dem Bereich liegt, wo die Durchgangsöffnung 68a ausgebildet ist. Genauer gesagt, gemäß 21 muss die Verunreinigungsschicht 67 nicht in dem Bereich vorliegen, wo die Durchgangsöffnung 68a gebildet ist/wird. In diesem Fall ist die Dicke des Abschnitts des Isolationsfilms 64, der an dem Bereich gebildet wird, wo die Verunreinigungsschicht 67 nicht ausgebildet ist, kleiner als die Dicke des Abschnitts des Isolationsfilms 64, der in dem Bereich ausgebildet ist, wo die Verunreinigungsschicht 67 ausgebildet ist. Jedoch wird der Abschnitt des Isolationsfilms 64, der in dem Bereich ausgebildet wurde, wo die Verunreinigungsschicht 67 nicht ausgebildet ist, entfernt, wenn die Durchgangsöffnung 68a gebildet wird. Von daher ist es nicht wesentlich, wenn die Dicke des Abschnitts des Isolationsfilms 64 in dem Bereich, wo die Verunreinigungsschicht 67 nicht ausgebildet ist, die kleinere Dicke hat.
Bei der Halbleitervorrichtung der ersten Ausführungsform besteht auf der ersten Oberfläche 61 des Halbleitersubstrats 63 der Umfangsbereich, der am Umfang des vertieften Abschnitts 66 liegt, beispielsweise aus dem Grenzbereich 61a und dem Verbindungsbereich 61b. In einem weiteren Beispiel kann der Umfangsbereich darüber hinaus einen Zwischenbereich 61e zwischen dem Grenzbereich 61a und dem Verbindungsbereich 61b enthalten (22). Genauer gesagt, der Grenzbereich 61a wird von dem Zwischenbereich 61e umgeben und der Zwischenbereich 61e wird vom Verbindungsbereich 61b umgeben. Das innere Ende des Verbindungsbereichs 61b ist als der Zwischenbereich 61e vorgesehen und die Verunreinigungsschicht 67 kann nur in einem Bereich entsprechend dem Verbindungsbereich 61b im Halbleitersubstrat 63 angeordnet werden.
In diesem Fall wird, obgleich die Dicke des Abschnitts des Isolationsfilms 64 auf dem Zwischenbereich 61e kleiner als die Dicke des Abschnitts des Isolationsfilms 64 auf dem Grenzbereich 61a und dem Verbindungsbereich 6a1b ist, der Abschnitt des Isolationsfilms 64 auf dem Verbindungsbereich 61b mit der Halbleiterschicht 13 verbunden. Somit werden die gleichen oder ähnliche vorteilhafte Effekte der ersten Ausführungsform erreicht. 22 ist eine vergrößerte schematische Schnittansicht entsprechend dem Teil IV in 1.
Die Halbleitervorrichtung kann gebildet werden, indem die oben beschriebenen Ausführungsformen auf verschiedene Arten miteinander kombiniert werden. Beispielsweise kann die zweite Ausführungsform mit der sechsten oder der siebten Ausführungsform kombiniert werden. Der vertiefte Abschnitt 66 mit der rechteckigen Rahmenform wird in dem Halbleiterwafer 63a ausgebildet und dann wird der Isolationsfilm 64 auf der ersten Oberfläche 61 des Halbleiterwafers 63a gebildet. Nachdem der Nitridfilm 110 auf dem Isolationsfilm 64 gebildet worden ist, wird der Nitridfilm 110 so gemustert, dass der Abschnitt des Isolationsfilms 64, der auf dem Verbindungsbereich 61b und dem inneren Bereich 61d gebildet wird, freiliegt. Danach wird wieder die Nassoxidation durchgeführt. Im Ergebnis nimmt die Dicke des Abschnitts des Isolationsfilms 64 auf dem inneren Verbindungsbereich 61d stärker zu als die Dicke der Abschnitte des Isolationsfilms 64 am äußeren Grenzbereich 61a und inneren Grenzbereich 61c. Auch ist die Dicke des Abschnitts des Isolationsfilms 64 am inneren Verbindungsbereich 61d gleich der Dicke des Abschnitts des Isolationsfilms 64 am äußeren Verbindungsbereich 61b.
Auch kann die dritte Ausführungsform mit der sechsten oder siebten Ausführungsform kombiniert werden. In diesem Fall liegen der äußere Grenzbereich 61a, der innere Grenzbereich 61c und die Oberfläche des vertieften Abschnitts 66 vom Isolationsfilm 64 frei.
Beispielsweise kann auch die vierte Ausführungsform mit der sechsten oder siebten Ausführungsform kombiniert werden. In diesem Fall wird, nachdem der äußeren Grenzbereich 61a, der innere Grenzbereich 61c und die Oberfläche des vertieften Abschnitts 66 vom ersten Isolationsfilm 64a freigelegt worden sind, der zweite Isolationsfilm 64b gebildet.
Auch kann die fünfte Ausführungsform mit der sechsten oder siebten Ausführungsform kombiniert werden. In diesem Fall wird, nachdem der vertiefte Abschnitt 66 mit der rechteckigen Rahmenform im Halbleiterwafer 63a gebildet worden ist, die Nassoxidation zwei Stunden lang bei 1170 °C durchgeführt. Im Ergebnis wird die Öffnungskante des vertieften Abschnitts 66 abgerundet und die Kante der Endfläche des Säulenabschnitts 69 wird abgerundet.
Auch kann die achte Ausführungsform mit der sechsten oder siebten Ausführungsform kombiniert werden. In diesem Fall wird der Isolationsfilm 64 auf der Sensoreinheit 10 gebildet.
Beschrieben wurden insoweit zusammenfassend eine Halbleitervorrichtung, welche ein Halbleitersubstrat und eine Sensoreinheit enthält, die über einen Isolationsfilm an dem Halbleitersubstrat befestigt ist, sowie ein Herstellungsverfahren für die Halbleitervorrichtung. Die Halbleitervorrichtung umfasst die Sensoreinheit mit einem Erfassungsteil und das Halbleitersubstrat. Das Halbleitersubstrat wird mit der Sensoreinheit über einen Isolationsfilm derart verbunden, dass der Erfassungsteil in einer luftdicht verschlossenen oder versiegelten Kammer zu liegen kommt, welche zwischen einem vertieften Abschnitt des Halbleitersubstrats und der Sensoreinheit gebildet wird. Eine Oberfläche des Halbleitersubstrats an einem Umfang des vertieften Abschnitts enthält einen Grenzbereich an einem Perimeter des vertieften Abschnitts und einen Verbindungsbereich am Umfang des Grenzbereichs. Der Verbindungsbereich hat eine größere Fläche oder nimmt einen größeren Bereich ein als der Grenzbereich. Der Verbindungsbereich des Halbleitersubstrats ist mit der Sensoreinheit über den Isolationsfilm verbunden.
Es wurden nur ausgewählte beispielhafte Ausführungsformen beschrieben, um den Gegenstand der vorliegenden Erfindung zu beschreiben; es versteht sich, dass im Rahmen und Umfang der vorliegenden Erfindung, wie er durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist, eine Vielzahl weiterer Modifikationen und Abwandlungen möglich ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2011-199301 A [0002]

Zitierte Nicht-Patentliteratur

T. Suni, K. Hentinnen, J. Dekker, H. Luoto, M. Kulawski, J. Makinen und R. Mutikainen, „Silicon-on-Insulator Wafers with Buried Cavities“, Journal of The Electrochemical Society, 153 (4) G299 bis G303 (2006) [0006]

Claims

Eine Halbleitervorrichtung, aufweisend: eine Sensoreinheit (10) mit einem Erfassungsteil (16) benachbart einer Oberfläche der Sensoreinheit (10), wobei der Erfassungsteil (16) ein Sensorsignal abhängig von einer physikalischen Größe ausgibt; ein Halbleitersubstrat (63) mit einer Oberfläche (61) gegenüberliegend der Sensoreinheit (10), wobei das Halbleitersubstrat (63) einen vertieften Abschnitt (66) definiert, der von der Oberfläche (61) des Halbleitersubstrats (63) in einem Bereich gegenüberliegend dem Erfassungsteil (16) zurückspringt; und einen Isolationsfilm (64), der zwischen der Oberfläche der Sensoreinheit (10) und der Oberfläche (61) des Halbleitersubstrats (63) angeordnet ist, wobei die Sensoreinheit (10) und das Halbleitersubstrat (63) so aufeinandergesetzt sind, dass eine luftdicht verschlossene Kammer (70) zwischen der Sensoreinheit (10) und dem vertieften Abschnitt (66) des Halbleitersubstrats (63) gebildet wird, wobei der Erfassungsteil (16) in der luftdicht verschlossenen Kammer (70) angeordnet ist; die Oberfläche (66) des Halbleitersubstrats (63), welche an einem Umfang des vertieften Abschnitts (66) liegt, einen Grenzbereich (61a) und einen Verbindungsbereich (61b) enthält, wobei der Grenzbereich (60a) an einem Perimeter des vertieften Abschnitts (66) liegt und der Verbindungsbereich (61b) an einem Umfang des Grenzbereichs (61a) liegt; der Verbindungsbereich (61b) eine größere Fläche hat als der Grenzbereich (61a); und der Verbindungsbereich (61b) der Oberfläche (61) des Halbleitersubstrats (63) über den Isolationsfilm (64) mit der Sensoreinheit (10) verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei der Isolationsfilm (64) auf der Oberfläche (66) des Halbleitersubstrats (63) ausgebildet ist; der Isolationsfilm (64) eine ungleichförmige Dicke derart hat, dass eine Dicke eines Abschnitts des Isolationsfilms (64), der in dem Verbindungsbereich (61b) liegt, größer als eine Dicke eines Abschnitts des Isolationsfilms (64) ist, der in dem Grenzbereich (61a) liegt; und der Abschnitt des Isolationsfilms (64), der an dem Verbindungsbereich (61b) liegt, mit der Oberfläche der Sensoreinheit (10) verbunden ist.
Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (63) eine Verunreinigungsschicht (67) in einem Oberflächenschichtabschnitt des Halbleitersubstrats (63) in einem Bereich entsprechend dem Verbindungsbereich (61b) hat, wobei der Oberflächenschichtabschnitt die Oberfläche (61) des Halbleitersubstrats (63) liefert.
Halbleitervorrichtung nach Anspruch 1, wobei zwischen der Oberfläche der Sensoreinheit (10) und der Oberfläche (61) des Halbleitersubstrats (63) der Isolationsfilm (64) nur in einem Bereich entsprechend dem Verbindungsbereich (61b) der Oberfläche (61) des Halbleitersubstrats (63) angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Grenzbereich (61a) als ein äußerer Grenzbereich (61a) bezeichenbar ist und der Verbindungsbereich (61b) als äußerer Verbindungsbereich (61b) bezeichenbar ist; die Sensoreinheit (10) einen Verbindungsabschnitt (52) in dem Erfassungsteil (16) enthält, wobei der Verbindungsabschnitt (52) mit dem Isolationsfilm (64) verbunden ist; der vertiefte Abschnitt (66) eine rechteckige Rahmenform hat und das Halbleitersubstrat (63) einen Säulenabschnitt (69) hat, welcher in der rechteckigen Rahmenform des vertieften Abschnitts (66) liegt, um einen Innenperimeter der rechteckigen Rahmenform zu definieren; eine Endfläche des Säulenabschnitts (69) gegenüberliegend dem Erfassungsteil (16) einen inneren Grenzbereich (61c) und einen inneren Verbindungsbereich (61d) aufweist, wobei der innere Grenzbereich (61c) eine Grenze zwischen dem vertieften Abschnitt (66) und der Endfläche des Säulenabschnitts (69) definiert und der innere Verbindungsbereich (61d) in dem inneren Grenzbereich (61c) liegt; der innere Verbindungsbereich (61d) eine größere Fläche als der innere Grenzbereich (61c) hat; der Isolationsfilm (64) eine ungleichförmige Dicke derart hat, dass eine Dicke eines Abschnitts des Isolationsfilms (64) an dem inneren Verbindungsbereich (61d) größer als eine Dicke eines Abschnitts des Isolationsfilms (64) an dem inneren Grenzbereich (61c) und eine Dicke eines Abschnitts des Isolationsfilms (64) an dem äußeren Grenzbereich (61a) ist und die Dicke des Abschnitts des Isolationsfilms (64) an dem inneren Verbindungsbereich (61d) gleich der Dicke des Abschnitts des Isolationsfilms (64) an dem äußeren Verbindungsbereich (61b) ist; und der Abschnitt des Isolationsfilms (64) an dem Verbindungsbereich (61b) und der Abschnitt des inneren Verbindungsbereichs (61d) mit der Sensoreinheit (10) verbunden sind.
Halbleitervorrichtung nach Anspruch 5, weiterhin aufweisend: eine Durchgangselektrode (68), welche den Säulenabschnitt (69) und einen Abschnitt des Isolationsfilms (64) an der Endfläche des Säulenabschnitts (69) in einer Stapelrichtung durchtritt, in welcher das Halbleitersubstrat (63) und die Sensoreinheit (10) aufeinandergestapelt sind, wobei die Durchgangselektrode (68) elektrisch mit dem Erfassungsteil (16) verbunden ist.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden eines Erfassungsteils (16) in jedem von Chipausbildungsbereichen eines ersten Halbleiterwafers (14a), wobei der Chipausbildungsbereich eine Sensoreinheit (10) der Halbleitervorrichtung bildet, wenn der erste Halbleiterwafer (14a) in Chips unterteilt wird; Ausbilden eines vertieften Abschnitts (66) in einer Oberfläche in einem jeden von Gegenüberliegungsbereichen eines zweiten Halbleiterwafers (63a), wobei der Gegenüberliegungsbereich ein Halbleitersubstrat (63) der Halbleitervorrichtung bildet, wenn der zweite Halbleiterwafer (63a) in Chips unterteilt wird; Ausbilden eines Isolationsfilms (64) an einem Umfangsbereich des vertieften Abschnitts (66) in der Oberfläche (61) des zweiten Halbleiterwafers (63a) derart, dass eine Dicke eines Abschnitts des Isolationsfilms (64), der an einem Verbindungsbereich (61b) ausgebildet ist, größer ist als eine Dicke eines Abschnitts des Isolationsfilms, der an einem Grenzbereich (61a) ausgebildet ist, wobei der Grenzbereich (61a) ein Teil des Umfangsbereichs ist und an einem Perimeter des vertieften Abschnitts (66) definiert ist, wobei der Verbindungsbereich (61b) ein Teil des Umfangsbereichs ist und an einem Umfang des Grenzbereichs (61a) definiert ist und wobei der Verbindungsbereich (61b) eine größere Fläche als der Grenzbereich (61a) hat; Verbinden des ersten Halbleiterwafers (14a) und des zweiten Halbleiterwafers (63a) derart, dass der Erfassungsteil (16) in einer luftdicht verschlossenen Kammer (70) zu liegen kommt, welche zwischen dem ersten Halbleiterwafer (14a) und dem vertieften Abschnitt (66) des zweiten Halbleiterwafers (63a) gebildet ist, und wobei der erste Halbleiterwafer (14a) und der Abschnitt des Isolationsfilms (64), der am Verbindungsbereich (61b) ausgebildet ist, miteinander verbunden werden; und Unterteilen der verbundenen ersten und zweiten Halbleiterwafer in Chips.
Verfahren nach Anspruch 7, wobei das Ausbilden des Isolationsfilms umfasst: Ausbilden einer Verunreinigungsschicht (67) durch Ionenimplantieren einer Verunreinigung in den Verbindungsbereich (61b) des zweiten Halbleiterwafers (63a) und Aktivieren der Verunreinigung; und thermisches Oxidieren des zweiten Halbleiterwafers (63a) derart, dass die Oxidation am Verbindungsbereich (61b) stärker beschleunigt wird als die Oxidation am Grenzbereich (61a), wodurch die Dicke des Abschnitts des Isolationsfilms (64), der am Verbindungsbereich (61b) ausgebildet wird, größer als die Dicke des Abschnitts des Isolationsfilms wird, der am Grenzbereich (61a) ausgebildet wird.
Verfahren nach Anspruch 7, wobei das Ausbilden des Isolationsfilms umfasst: Ausbilden eines thermischen Oxidfilms an der Oberfläche (61) des zweiten Halbleiterwafers (63a) durch thermisches Oxidieren des zweiten Halbleiterwafers (63a); Ausbilden eines sauerstoffundurchlässigen Films (110) an dem thermischen Oxidfilm, wobei der undurchlässige Film (110) den Durchlass von Sauerstoff zumindest begrenzt; Mustern des sauerstoffundurchlässigen Films (110) derart, dass ein Abschnitt des thermischen Oxidfilms, der am Verbindungsbereich (61b) ausgebildet ist, freiliegt; Erhöhen einer Dicke des Abschnitts des thermischen Oxidfilms, der am Verbindungsbereich (61b) ausgebildet ist, so dass diese größer als eine Dicke eines Abschnitts des thermischen Oxidfilms wird, die am Grenzbereich (61a) ausgebildet wird, indem der zweite Halbleiterwafer (63a) erneut thermisch oxidiert wird, wodurch der Isolationsfilm (64) durch den thermischen Oxidfilm gebildet wird.
Verfahren nach Anspruch 7, wobei die Ausbildung des Isolationsfilms (64) umfasst: Ausbilden eines ersten Isolationsfilms (64a) auf der Oberfläche (61) des zweiten Halbleiterwafers (63a); Ausbilden einer Maske (120) auf dem ersten Isolationsfilm (64a); Mustern der Maske (120) derart, dass ein Abschnitt des ersten Isolationsfilms (64a), der am Grenzbereich (61a) ausgebildet wird, freiliegt; Entfernen des Abschnitts des ersten Isolationsfilms (64a), der am Grenzbereich (61b) ausgebildet wurde; und Ausbilden eines zweiten Isolationsfilms (64b) auf dem ersten Isolationsfilm (64a) derart, dass der Abschnitt des Isolationsfilms (64), der am Grenzbereich (61b) gebildet wird, von dem ersten Isolationsfilm (64a) und dem zweiten Isolationsfilm (64b) gebildet wird, wobei der Abschnitt des Isolationsfilms (64), der am Grenzbereich (61a) gebildet wird, vom ersten Isolationsfilm (64a) gebildet wird und wobei die Dicke des Abschnitts des Isolationsfilms (64), der am Grenzbereich (61b) ausgebildet wird, größer als die Dicke des Abschnitts des Isolationsfilms (64) ist, der am Grenzbereich (61a) ausgebildet wird.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden eines Erfassungsteils (16) in jedem von Chipausbildungsbereichen eines ersten Halbleiterwafers (14a), wobei der Chipausbildungsbereich eine Sensoreinheit (10) der Halbleitervorrichtung bildet, wenn der erste Halbleiterwafer (14a) in Chips unterteilt wird; Ausbilden eines vertieften Abschnitts (66) in einer Oberfläche in jedem von Gegenüberliegungsbereichen eines zweiten Halbleiterwafers (63a), wobei der Gegenüberliegungsbereich ein Halbleitersubstrat (63) der Halbleitervorrichtung bildet, wenn der zweite Halbleiterwafer (63a) in Chips unterteilt wird; Ausbilden eines Isolationsfilms (64) nur an einem Verbindungsbereich (61b) eines Umfangsbereichs in der Oberfläche (61) des zweiten Halbleiterwafers (63a), wobei der Umfangsbereich an einem Umfang des vertieften Abschnitts (66) in der Oberfläche (61) des zweiten Halbleiterwafers (63a) definiert ist, wobei der Umfangsbereich einen Grenzbereich (61a) enthält, der an einem Perimeter des vertieften Abschnitts (66) definiert ist und der Verbindungsbereich (61b) an einem Umfang des Grenzbereichs (61a) definiert ist, wobei der Verbindungsbereich (61b) eine größere Fläche als der Grenzbereich (61a) hat; Verbinden des ersten Halbleiterwafers (14a) und des zweiten Halbleiterwafers (63a) derart, dass der Erfassungsteil (16) in einer luftdicht verschlossenen Kammer (70) zu liegen kommt, welche zwischen dem ersten Halbleiterwafer (14a) und dem vertieften Abschnitt (66) des zweiten Halbleiterwafers (63a) gebildet ist, und wobei der erste Halbleiterwafer (14a) und der Isolationsfilm (64), der am Verbindungsbereich (61b) ausgebildet ist, miteinander verbunden werden; und Unterteilen der verbundenen ersten und zweiten Halbleiterwafer in Chips.
Verfahren nach Anspruch 11, wobei die Ausbildung des Isolationsfilms (64) aufweist: Ausbilden eines Isolationsfilms an der Oberfläche (61) des zweiten Halbleiterwafers (63a); Ausbilden einer Maske (120) auf dem Isolationsfilm; Mustern der Maske (120) derart, dass ein Abschnitt des Isolationsfilms, der am Grenzbereich (61a) ausgebildet ist, freigelegt wird; und Entfernen des Abschnitts des Isolationsfilms (64), der an dem Grenzbereich (61a) ausgebildet wurde.