JP4915677B2 - センサ装置の製造方法 - Google Patents

センサ装置の製造方法 Download PDF

Info

Publication number
JP4915677B2
JP4915677B2 JP2008138761A JP2008138761A JP4915677B2 JP 4915677 B2 JP4915677 B2 JP 4915677B2 JP 2008138761 A JP2008138761 A JP 2008138761A JP 2008138761 A JP2008138761 A JP 2008138761A JP 4915677 B2 JP4915677 B2 JP 4915677B2
Authority
JP
Japan
Prior art keywords
substrate
film
sensor
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008138761A
Other languages
English (en)
Other versions
JP2009289838A (ja
Inventor
幸司 辻
宜志 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008138761A priority Critical patent/JP4915677B2/ja
Publication of JP2009289838A publication Critical patent/JP2009289838A/ja
Application granted granted Critical
Publication of JP4915677B2 publication Critical patent/JP4915677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、センサ装置の製造方法に関するものである。
従来から、ウェハレベルパッケージング技術を利用するセンサ装置(例えば、加速度センサ、ジャイロセンサ、赤外線センサなど)の製造方法が各所で研究開発されている(例えば、特許文献1)。
ここにおいて、上記特許文献1には、図11に示すように、第1のシリコン基板10’を用いて形成され一表面側にセンサ素子(図示例では、可動ゲートMOSトランジスタ)3’が形成されたセンサ基板1’と、第2のシリコン基板20’を用いて形成されセンサ基板1’の上記一表面側に接合されたキャップ基板2’とを備えたセンサ装置が記載され、図12に示すようにセンサ基板1’とキャップ基板2’とをウェハレベルで接合してから個々のセンサ装置に分割するようにしたセンサ装置の製造方法が記載されている。
図11に示した構成のセンサ装置は、センサ基板1’の上記一表面側におけるセンサ素子3’の形成領域の周囲に枠状(矩形枠状)のポリシリコン薄膜からなる第1の接合層14’が形成される一方、キャップ基板2’におけるセンサ基板1’との対向面側において第1の接合層14’に対応する部位に枠状凸部(脚部)21’が突設され、枠状凸部21’の先端面にAu膜からなる第2の接合層24’が形成されており、製造時にセンサ基板1’の第1の接合層14’とキャップ基板2’の第2の接合層24’とを接触させてAu−Si系の共晶温度以上の温度に加熱することにより第1の接合層14’と第2の接合層24’とを共晶接合している。
また、上記特許文献1には、ポリシリコン薄膜からなる第1の接合層14’表面の自然酸化膜に起因した接合不良の発生を防止するための手段として、接合直前にフッ酸により自然酸化膜を除去する方法や、接合直前にエッチングガスとしてCF系ガスを利用して自然酸化膜を除去する方法や、キャップ基板2’の第2の接合層24’の表面に上記共晶温度以下で溶融する材料の薄膜(例えば、Si薄膜やGe薄膜やSn薄膜など)を形成しておき、接合時に第2の接合層24’を溶融させることにより第1の接合層14’表面の自然酸化膜を破って固液界面を形成する方法が開示されている。
特開平8−316497号公報
ところで、上記特許文献1に記載のセンサ装置の製造方法では、センサ基板1’を第1のシリコン基板10’を用いて形成するとともにキャップ基板2’を第2のシリコン基板20’を用いて形成しているので、センサ基板1’とキャップ基板2’とを異種材料基板により形成する場合に比べて、センサ基板1’に生じる応力を低減することができて、センサ素子の温度特性を改善でき、高精度化を図ることができる。
しかしながら、上記特許文献1に記載のセンサ装置の製造方法において、接合直前にフッ酸により自然酸化膜を除去する方法を採用する場合には、フッ酸により自然酸化膜をエッチングした後の水洗工程や乾燥工程などを行っている間や大気に曝されている間に自然酸化膜が形成されてしまうので、自然酸化膜が除去された状態で接合することが難しく、また、接合直前にエッチングガスとしてCF系ガスを利用して自然酸化膜を除去する方法を採用する場合には、接合装置が大掛かりになり、製造コストが高くなり、また、固液界面を形成する方法を採用する場合には、接合前のポリシリコン薄膜からなる第1の接合層14’表面の自然酸化膜の状態(厚みや組成など)がばらついており、自然酸化膜が残った部分は共晶とはならないので、接合強度が低くなるとともに接合強度がばらついてしまう。要するに、上記特許文献1に記載のセンサ装置の製造方法では、接合信頼性が低く、センサ特性がばらついてしまう。
本発明は上記事由に鑑みて為されたものであり、その目的は、センサ基板とキャップ基板との接合信頼性を高めることができるセンサ装置の製造方法を提供することにある。
請求項1の発明は、第1のシリコン基板を用いて形成され一表面側にセンサ素子が形成されたセンサ基板と、第2のシリコン基板を用いて形成されセンサ基板の前記一表面側に接合されたキャップ基板とで構成されるセンサ装置の製造方法であって、センサ基板の上記一表面側においてセンサ素子を囲んで形成された枠状の第1の接合層とキャップ基板において第1の接合層に対応する部位に形成した枠状凸部の先端面の全周に亘って形成された枠状の第2の接合層とを介してセンサ基板とキャップ基板とを接合する接合工程の前段階工程として、第1の接合層として第1のシリコン基板の一表面側の絶縁膜上にシリコン膜と当該シリコン膜からのシリコンの拡散が可能な第1の密着膜と第1のAu膜との積層膜を第1のAu膜を最表層として形成する第1の接合層形成工程および第2の接合層として第2のシリコン基板の一表面側に枠状凸部からのシリコンの拡散が可能な第2の密着膜と第2のAu膜の積層膜を第2のAu膜を最表層として形成する第2の接合層形成工程を備え、前記接合工程では、第1の接合層と第2の接合層とを接触させてセンサ基板およびキャップ基板に荷重を印加した状態でAu−Si系の共晶温度以上に加熱し、その後、前記荷重を印加した状態でセンサ基板およびキャップ基板を前記共晶温度よりも低い温度に冷却することを特徴とする。
この発明によれば、接合工程の前段階工程では、第1の接合層として第1のシリコン基板の上記一表面側の絶縁膜上にシリコン膜と当該シリコン膜からのシリコンの拡散が可能な第1の密着膜と第1のAu膜との積層膜を第1のAu膜を最表層として形成するとともに、第2の接合層として第2のシリコン基板の一表面側に枠状凸部からのシリコンの拡散が可能な第2の密着膜と第2のAu膜の積層膜を第2のAu膜を最表層として形成するので、接合工程前に第1の接合層および第2の接合層それぞれの表面に自然酸化膜が形成されるのを防止することができ、接合工程では、第1の接合層と第2の接合層とを接触させてセンサ基板およびキャップ基板に荷重を印加した状態でAu−Si系の共晶温度以上に加熱し、その後、前記荷重を印加した状態でセンサ基板およびキャップ基板を前記共晶温度よりも低い温度に冷却するので、センサ基板とキャップ基板との接合強度を高めることができるとともに接合強度のばらつきを少なくでき、接合信頼性を高めることができる。
請求項2の発明は、請求項1の発明において、前記第1の接合層形成工程では、前記第1の接合層における前記シリコン膜と前記第1のAu膜とで構成される部分のSiの割合が20at%以上となるように前記第1の接合層を形成することを特徴とする。
この発明によれば、製造ばらつきにより前記第1の接合層における前記シリコン膜と前記第1のAu膜とで構成される部分のSiの割合が少なくなる方向にばらついても、前記絶縁膜と前記枠状凸部との間に形成される接合部において前記絶縁膜との密着力を保つために前記絶縁膜に接する必要のあるSiの割合が低くなりすぎるのを防止することができ、製造ばらつきによる接合強度の低下や気密性の低下の発生を抑制することができる。
請求項3の発明は、請求項1または請求項2の発明において、前記第1の接合層形成工程では、前記第1の密着膜の形成にあたって前記シリコン膜の表面に形成されている自然酸化膜を非酸化雰囲気中で除去してから前記第1の密着膜を形成するようにし、前記第2の接合層形成工程では、前記第2の密着膜の形成にあたって前記第2のシリコン基板に形成されている自然酸化膜を非酸化雰囲気中で除去してから前記第2の密着膜を形成することを特徴とする。
この発明によれば、前記第1の接合層の前記シリコン膜と前記第1の密着膜との間に自然酸化膜が形成されるのを防止することができるとともに、前記第2のシリコン基板の前記枠状凸部と前記第2の接合層の前記第2の密着膜との間に自然酸化膜が形成されるのを防止することができるので、前記センサ基板と前記キャップ基板との接合強度がより向上し、封止性も向上するから、前記センサ素子の特性がより安定する。
請求項4の発明は、請求項1ないし請求項3の発明において、前記第1の接合層形成工程と前記第2の接合層形成工程との少なくとも一方では、前記Au膜の形成にあたって、下地Au層をスパッタ法、あるいは、蒸着法により形成し、下地Au層上に電気めっきにより厚膜Au層を形成することを特徴とする。
この発明によれば、前記第1の接合層と前記第2の接合層との少なくとも一方の前記Au膜の厚さを厚くすることができ、前記センサ基板と前記キャップ基板との接合強度を高めることができ、前記第1の接合層の表面に段差があっても前記センサ基板と前記キャップ基板とを安定して接合することができる。
請求項5の発明は、請求項1ないし請求項4の発明において、前記接合工程よりも前に前記センサ基板と前記キャップ基板との一方に前記共晶温度で活性化されるゲッタを形成しておき、前記接合工程は、前記センサ基板と前記キャップ基板との接合を真空中で行うことを特徴とする。
この発明によれば、前記センサ基板と前記キャップ基板とで構成される気密パッケージ内の不要な残留ガス成分を低減できて、気密パッケージ内の高真空化を図れ、しかも、前記接合工程においてゲッタを活性化することができるので、ゲッタを活性化するための工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。
請求項6の発明は、請求項5の発明において、前記接合工程では、前記第1の接合層と前記第2の接合層とを接合させる前に、真空中において前記共晶温度とゲッタの活性化温度との両方よりも低い温度で前記センサ基板および前記キャップ基板それぞれに吸着しているガス成分を除去する脱ガス処理を行い、前記センサ基板と前記キャップ基板との接合が終わるまで雰囲気を真空に保つことを特徴とする。
この発明によれば、前記第1の接合層と前記第2の接合層との接合前に脱ガス処理を行うので、前記センサ基板と前記キャップ基板とで構成される気密パッケージ内の不要な残留ガス成分をより一層低減できて、気密パッケージ内の高真空化を図れる。
請求項7の発明は、請求項1ないし請求項6の発明において、前記接合工程が終了するまでの全工程を前記センサ基板および前記キャップ基板それぞれについてウェハレベルで行うことで前記センサ装置を複数備えたウェハレベルパッケージ構造体を形成するようにし、当該ウェハレベルパッケージ構造体から前記センサ装置に分割する分割工程を備えることを特徴とする。
この発明によれば、前記センサ基板および前記キャップ基板それぞれをウェハレベルで形成し接合工程もウェハレベルで一括して行うことができるので、製造コストの低コスト化を図れる。
請求項1の発明では、センサ基板とキャップ基板との接合信頼性を高めることができるという効果がある。
以下、センサ装置の基本構成について簡単に説明した後、センサ装置の製造方法について説明する。
センサ装置は、図3および図4に示すように、第1のシリコン基板10を用いて形成され一表面側にセンサ素子3が形成されたセンサ基板1と、第2のシリコン基板20を用いて形成されセンサ基板1の上記一表面側に接合部5により接合されたキャップ基板2とで構成される気密パッケージPGを有している。
センサ基板1は、一表面が(100)面の単結晶シリコン基板からなる第1のシリコン基板10の上記一表面上にシリコン酸化膜11が形成されるとともに、第1のシリコン基板10の上記一表面側にセンサ素子3が形成され、センサ素子3に電気的に接続された引き出し配線12がシリコン酸化膜11上に形成され、さらに、シリコン酸化膜11の表面側にシリコン酸化膜11および引き出し配線12の一部を覆うシリコン酸化膜からなる絶縁膜13が形成されている。ここにおいて、本実施形態では、引き出し配線12のうち絶縁膜13に形成した開孔部13aにより露出した部位がパッド12aを構成している。なお、本実施形態では、引き出し配線12の材料としてAlを採用しているが、引き出し配線12の材料はAlに限らず、例えば、Au、W、Ti、Cu、TiSi、WSi、ポリシリコンなどを採用してもよい。また、引き出し配線12は、必ずしもシリコン酸化膜11上に形成する必要はなく、第1のシリコン基板10の上記一表面側に形成した拡散層配線により構成してもよい。
また、キャップ基板2と接合する前のセンサ基板1は、絶縁膜13上に、センサ素子3を囲んで形成された枠状(本実施形態では、矩形枠状)の第1の接合層14を有している。ここにおいて、第1の接合層14は、絶縁膜13上のポリシリコン層からなるシリコン膜14aと、当該シリコン膜14a上に形成され当該シリコン膜14aからのシリコンの拡散が可能なTi膜からなる第1の密着膜14bと、当該第1の密着膜14b上に形成された第1のAu膜14cとの積層膜により構成されており、第1のAu膜14cが最表層となっている。なお、第1の密着膜14bの材料はTiに限らず、例えば、Cr、Zr、Ptや、それらの合金でもよい。
なお、本実施形態では、第1のシリコン基板10の厚さを525μm、金属配線12の厚さを1μm、絶縁膜13の厚さを3μm、シリコン膜14aの厚さを0.2μm、第1の密着膜14bの厚さを0.015μm、第1のAu膜14cの厚さを0.4μmに設定してあるが、これらの値は一例であって特に限定するものではない。
センサ素子3の種別や構造は特に限定するものではないが、センサ素子3としては、例えば、図5に示すように、第1のシリコン基板10の上記一表面側に形成され同図における左側の金属配線12に電気的に接続された第1の金属薄膜(例えば、Al薄膜など)からなる固定電極31と、固定電極31に対向配置され同図における右側の金属配線12に電気的に接続された第2の金属薄膜(例えば、Al薄膜など)からなる可動電極32と、当該可動電極32における固定電極31との対向面側とは反対側に積層されたシリコン酸化膜からなる絶縁層33とを備え、第1のシリコン基板10の厚み方向の加速度を検出する静電容量型の加速度センサ素子を形成すればよい。なお、図5に示した構成のセンサ素子3では、固定電極31および可動電極32の厚さを0.3μm、絶縁層33の厚さを2μmに設定してあるが、これらの数値は一例であり、特に限定するものではない。
また、センサ素子3としては、例えば、図6に示すように、第1のシリコン基板10の上記一表面側において第1のシリコン基板10から離間して配置され赤外線を吸収するとともに該吸収による温度変化を検知する温度検知部35と、温度検知部35における第1のシリコン基板10との対向面側とは反対側に積層された断熱部36とを備えた赤外線センサ素子でもよい。なお、センサ素子3としての赤外線センサ素子は、第1のシリコン基板10の上記一表面に温度検知部35と当該第1のシリコン基板10とを熱絶縁するためのキャビティが形成された構成を採用してもよい。
温度検知部35は、温度に応じて電気抵抗値が変化するボロメータ形のセンシングエレメントであり、Ti膜からなるセンサ層により構成されており、両端部それぞれが互いに異なる引き出し配線12,12に電気的に接続されている。なお、図6に示した構成のセンサ素子3では、温度検知部35を厚さが0.01μmのTi膜、断熱部36を厚さが2μmのシリコン酸化膜により構成してあるが、こられの材料および厚さは一例であって特に限定するものではない。
なお、センサ層の材料としては、Tiに限らず、例えば、アモルファスSi、VOなどを採用してもよい。また、温度検知部35は、温度に応じて電気抵抗値が変化するセンシングエレメントに限らず、温度に応じて誘電率が変化するセンシングエレメント、サーモパイル型のセンシングエレメント、焦電型のセンシングエレメントなどを採用してもよく、いずれのセンシングエレメントを採用した場合でも、材料を適宜選択することで一般的な薄膜形成技術を利用して形成することができる。ここで、温度に応じて誘電率の変化するセンシングエレメントの材料としては、例えば、PZT、BSTなどを採用すればよい。
また、断熱部36は、シリコン酸化膜により構成されているが、シリコン酸化膜に限らず、例えば、シリコン窒化膜、ポーラスシリカ膜、シリカエアロゲル膜などや、これらの積層膜により構成してもよい。なお、断熱部36をポーラスシリカ膜により構成する場合には、ゾルゲル溶液を第2のシリコン基板20の上記一表面側に回転塗布してから、熱処理で乾燥させ、その後、パターニングを行えばよい。また、断熱部36をシリカエアロゲル膜により構成する場合には、ゾルゲル溶液を第2のシリコン基板20の上記一表面側に回転塗布してから、超臨界乾燥処理で乾燥させ、その後、パターニングを行えばよい。
センサ基板1と接合する前のキャップ基板2は、一表面が(100)面の単結晶シリコン基板からなる第2のシリコン基板20におけるセンサ基板1に対向する上記一表面側においてセンサ基板1の第1の接合層14に対応する部位に枠状凸部21が形成され、枠状凸部21の先端面の全周に亘って第2の接合層24が形成されている。なお、枠状凸部21は、第2のシリコン基板20の上記一表面における枠状凸部21の形成予定領域の内側部位を所定深さまでエッチングすることにより形成されている。また、第2のシリコン基板20の他表面側にはシリコン酸化膜22が形成されている。
第2の接合層24は、第2のシリコン基板20の枠状凸部21の先端面上に形成され枠状凸部21からのシリコンの拡散が可能なTi膜からなる第2の密着膜24bと、当該第2の密着膜24b上に形成された第2のAu膜24cとの積層膜により構成されており、第2のAu膜24cが最表層となっている。また、第2のAu膜24cは、スパッタ法もしくは蒸着法により形成された比較的薄い下地Au層24cと、下地Au層24c上に電気めっきにより形成された比較的厚い厚膜Au層24cとで構成されているが、必ずしも2層構造を採用する必要はなく、単層構造を採用してもよい。なお、第2の密着膜24bの材料はTiに限らず、例えば、Cr、Zr、Ptや、それらの合金でもよい。
本実施形態では、第2のシリコン基板20の厚さを525μm、シリコン酸化膜の厚さを0.5μm、第2の密着膜14bの厚さを0.015μm、下地Au層24cの厚さを0.1μm、厚膜Au層24cの厚さを5μmに設定してあるが、これらの値は一例であって特に限定するものではない。
また、キャップ基板2は、センサ基板1との対向面側における第2の接合層24の内側の適宜部位に層状のゲッタ4が形成されている。ここで、ゲッタ4の材料としては、例えば、Zrの合金やTiの合金などを採用すればよい。なお、ゲッタ4としては、活性化温度が300℃の非蒸発ゲッタを採用しているが、ゲッタ4は、センサ素子3が破壊されたり熱ダメージを受けにくい活性化温度のものであればよく、活性化温度が250℃〜450℃程度の範囲内のものを用いてもよい。
センサ基板は、センサ基板1の第1の接合層14とキャップ基板2の第2の接合層24とを接触させて接合することにより、上述の接合部5が形成されている。
以下、本実施形態のセンサ装置の製造方法について説明する。
ところで、本実施形態のセンサ装置の製造方法では、センサ基板1の上記一表面側においてセンサ素子3を囲んで形成された枠状の第1の接合層14とキャップ基板2において第1の接合層14に対応する部位に形成した枠状凸部21の先端面の全周に亘って形成された枠状の第2の接合層24とを介してセンサ基板1とキャップ基板2とを接合する接合工程の前段階工程として、第1の接合層14として第1のシリコン基板10の上記一表面側の絶縁膜13上にシリコン膜14aと当該シリコン膜14aからのシリコンの拡散が可能な第1の密着膜14bと第1のAu膜14cとの積層膜を第1のAu膜14cを最表層として形成する第1の接合層形成工程および第2の接合層24として第2のシリコン基板20の枠状凸部21の先端面上に当該枠状凸部21からのシリコンの拡散が可能な第2の密着膜24bと第2のAu膜24cの積層膜を第2のAu膜24cを最表層として形成する第2の接合層形成工程を備えている。
ここにおいて、第1の接合層形成工程は、図7(a)に示すように第1のシリコン基板10の上記一表面側にシリコン酸化膜11、センサ素子3、引き出し配線12、および絶縁膜13を形成した後に行われるものであり、まず、シリコン膜14aの基礎となるポリシリコン層を例えばLPCVD法により成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用して上記ポリシリコン層をパターニングすることにより上記ポリシリコン層の一部からなるシリコン膜14aを形成することによって、図7(b)に示す構造を得る。シリコン膜14aは、プラズマCVD法により成膜したアモルファスシリコン層をパターニングしたものでもよい。なお、シリコン酸化膜11、センサ素子3、引き出し配線12、および絶縁膜13の形成方法は周知の膜形成技術、フォトリソグラフィ技術、エッチング技術などを適宜組み合わせて利用すればよい。
上述のように第1のシリコン基板10の上記一表面側にシリコン膜14aを形成した後、非酸化雰囲気中である真空中で、シリコン膜14aの表面に形成されている自然酸化膜をArのRFプラズマを利用した逆スパッタにより除去し、続いて、第1の密着膜14bの基礎となる密着層(例えば、Ti層)、第1のAu膜14cの基礎となるAu層をスパッタ法により連続して成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用して密着層とAu層との積層膜をパターニングすることにより、第1の密着膜14bおよび第1のAu膜14cを形成することによって、図7(c)に示す構造のセンサ基板1を得る。したがって、自然酸化膜の除去、第1の密着膜14bの基礎となる密着層の成膜、および第1のAu膜14cの基礎となるAu層の成膜を、同一のスパッタ装置のチャンバ内で連続して行うことができるので、シリコン膜14aの表面の自然酸化膜を除去した後、シリコン膜14aの表面が大気に曝されることがなく、当該表面に自然酸化膜が再び形成されるのを防止することができる。なお、上述の非酸化雰囲気は、真空に限らず、例えば、還元性ガス雰囲気や、窒素ガス、アルゴンガスなどの不活性ガス雰囲気でもよい。また、本実施形態では、センサ基板1の形成にあたって、第1の接合層14を形成する第1の接合層形成工程が終わるまでウェハレベルで行うことにより、図8に示すようにセンサ基板1が多数形成された第1のウェハ100を得るようにしている。
また、第2の接合層形成工程は、図9(a)に示すように第2のシリコン基板20の上記他表面側に熱酸化膜からなるシリコン酸化膜22を形成した後に行われるものであり、まず、非酸化雰囲気中である真空中で、第2のシリコン基板20の上記一表面側に形成されている自然酸化膜をArのRFプラズマを利用した逆スパッタにより除去し、続いて、第2の密着膜24bの基礎となる密着層(例えば、Ti層)、下地Au層24cの基礎となるAu層をスパッタ法により連続して成膜し、その後、フォトリソグラフィ技術およびエッチング技術を利用して密着層とAu層との積層膜をパターニングすることにより、第2の密着膜24bおよび下地Au層24cを形成することによって、図9(b)に示す構造を得る。したがって、自然酸化膜の除去、第2の密着膜24bの基礎となる密着層の成膜、および下地Au層24cの基礎となるAu層の成膜を、同一のスパッタ装置のチャンバ内で連続して行うことができるので、第2のシリコン基板20の上記一表面の自然酸化膜を除去した後、第2のシリコン基板20の上記一表面が大気に曝されることがなく、上記一表面に自然酸化膜が再び形成されるのを防止することができる。
その後、第2のシリコン基板20の上記一表面側の第2の接合層24形成予定領域以外の部位をレジスト層で保護してから、下地Au層24c上に電気めっきにより厚膜Au膜24cを形成し、その後、レジスト層を除去することによって、図9(c)に示す構造を得る。
その後、第2のシリコン基板20を上記一表面側から所定のエッチング液(例えば、85℃に加熱したTMAH溶液など)により上記所定深さだけエッチングすることで枠状凸部21を形成することによって、図9(d)に示す構造を得る。なお、エッチング液は、加熱したTMAH溶液に限らず、KOH水溶液などの他のアルカリ系溶液でもよい。また、第2のシリコン基板20を上記一表面側からエッチングする方法は、エッチング速度の結晶方位依存性を利用した湿式の異方性エッチングに限らず、反応性イオンエッチング装置や誘導結合プラズマ(ICP)型のドライエッチング装置などを用いた乾式の異方性エッチングでもよい。
その後、第2のシリコン基板20の上記一表面側において第2の接合層24に囲まれている領域の所定部位にゲッタ4を形成することによって、図9(e)に示す構造のキャップ基板2を得る。なお、本実施形態では、キャップ基板2の形成にあたって、ゲッタ4を形成する工程が終わるまでウェハレベルで行うことにより、図10に示すようにキャップ基板2が多数形成された第2のウェハ200を得るようにしている。
センサ基板1とキャップ基板2とを接合する接合工程では、まず、図1(a)に示すように常温下(25℃)で所定真空度(例えば、0.0001Pa)の真空中において、第1の接合層14と第2の接合層24とを接触させてセンサ基板1およびキャップ基板2に所定の荷重を印加する。なお、本実施形態では、上述の各ウェハ100,200のウェハサイズが4インチであり、所定の荷重を2MPaとしてあるが、2MPaに限らず、センサ素子3が破壊されない荷重であればよく、例えば1〜100MPa程度の範囲で適宜設定すればよい。また、また、所定の荷重は、単位面積当たりの荷重が所望の荷重になるようにウェハサイズに応じて適宜設定すればよい。
その後、上記所定真空度の真空中においてセンサ基板1およびキャップ基板2に上記所定の荷重を印加した状態でAu−Si系の共晶温度(363℃)とゲッタ4の活性化温度との両方よりも低い所定の温度である脱ガス温度(例えば、280℃)に加熱して当該脱ガス温度を所定の脱ガス処理時間(例えば、1時間)だけ維持することにより、センサ基板1およびキャップ2それぞれに吸着しているガス成分を除去する脱ガス処理を行う。図1(b)中の矢印はガス成分を模式的に示している。なお、脱ガス温度は、温度ばらつきを考慮して、上記共晶温度とゲッタ4の活性化温度とのうち低い温度よりも20℃程度低い温度に設定することが好ましい。また、脱ガス処理時間については、脱ガスを十分に行う上では長いほうが効果的であるが、製造時間および製造コストが高くなるので、例えば、30分〜2時間程度の範囲内で適宜設定すればよい。
上述の脱ガス処理の後、上記所定真空度の真空中においてセンサ基板1およびキャップ基板2に上記所定の荷重を印加した状態で上記共晶温度以上であり且つ上記活性化温度よりも高い規定温度(例えば、400℃)に加熱して当該規定温度を規定時間だけ維持することにより、シリコン膜14aのSiを第1の密着膜14bを通して第1のAu膜14cへ拡散させるとともに第2のシリコン基板20のSiを第2の密着膜24bを通して第2のAu膜24cへ拡散させて第1の接合層および第2の接合層を溶融させる。図1(c)中の矢印はSiの拡散を模式的に示している。なお、上記規定温度は、センサ基板1の構成要素が破壊されたり熱ダメージを受けたりしないように適宜設定すればよく、上述のセンサ基板1のように引き出し配線12の材料としてAlを採用している場合には、400℃程度に設定すればよく、温度ばらつきを考慮して、上記共晶温度と上記活性化温度とのうち高い温度よりも20℃程度高い温度に設定することが好ましい。また、上記規定時間は、数秒〜2時間程度の範囲内で適宜設定すればよい。
その後、上記所定真空度の真空中においてセンサ基板1およびキャップ基板2に上記所定の荷重を印加した状態でセンサ基板1およびキャップ基板2を上記共晶温度よりも低い温度(例えば、25℃)に冷却することにより図1(d)に示すように接合部5を形成し、その後、上記所定の荷重の印加を終了し、外部雰囲気を真空から大気圧にする。
ところで、本実施形態のセンサ装置の製造方法では、接合工程が終了するまでの全工程をセンサ基板1およびキャップ基板2それぞれについてウェハレベルで行うことでセンサ装置を複数備えたウェハレベルパッケージ構造体を形成するようにし、当該ウェハレベルパッケージ構造体からセンサ装置に分割する分割工程を行うようにしているので、センサ基板1およびキャップ基板2それぞれをウェハレベルで形成し接合工程もウェハレベルで一括して行うことができるから、製造コストの低コスト化を図れる。
以上説明したセンサ装置の製造方法によれば、接合工程の前段階工程では、第1の接合層14として第1のシリコン基板10の上記一表面側の絶縁膜13上にシリコン膜14aと当該シリコン膜14aからのシリコンの拡散が可能な第1の密着膜14bと第1のAu膜14cとの積層膜を第1のAu膜14cを最表層として形成するとともに、第2の接合層24として第2のシリコン基板20の上記一表面側に枠状凸部21からのシリコンの拡散が可能な第2の密着膜24bと第2のAu膜24cの積層膜を第2のAu膜24cを最表層として形成するので、接合工程前に第1の接合層14および第2の接合層24それぞれの表面に自然酸化膜が形成されるのを防止することができ、接合工程では、第1の接合層14と第2の接合層24とを接触させてセンサ基板1およびキャップ基板2に荷重を印加した状態で上記共晶温度以上に加熱し、その後、上記荷重を印加した状態でセンサ基板1およびキャップ基板2を上記共晶温度よりも低い温度に冷却するので、センサ基板1とキャップ基板2との接合強度を高めることができるとともに接合強度のばらつきを少なくでき、接合信頼性を高めることができる。また、上述の製造方法では、下地Au層24cの基礎となるAu層をスパッタ法により形成しているが、スパッタ法に限らず、蒸着法により形成してもよい。ここで、スパッタ法では、成膜時に用いるアルゴンガスの脱ガスが発生するのに対して、蒸着法により形成すれば、成膜時にアルゴンガスを用いないので、気密パッケージPGの高真空化の点で有利となる。
ところで、図2に示すAu−Si系の状態図から分かるように、例えば、Siが28at%、Auが72at%の割合で400℃に加熱すると、AuSi固溶体とSi初晶とが存在することとなり、センサ基板1の絶縁膜13と接合部5との密着力は、シリコン酸化膜からなる絶縁膜13とシリコンとで保たれているが、シリコンの割合が20at%(原子%)未満になると、Auと絶縁膜13とが接する割合が多くなり、上記規定温度から冷却すると、密着力が悪くなる。一方、シリコンの割合が20at%以上であれば、製造ばらつきなどによりシリコンの量がばらついても、絶縁膜13と接合部5との密着力を確保するために必要なシリコンと絶縁膜13とが接する割合を確保することができ、接合強度の低下を防止できて気密性を確保することができる。
そこで、上述の第1の接合層形成工程では、第1の接合層14におけるシリコン膜14aと第1のAu膜14cとで構成される部分のSiの割合が20at%以上となるように第1の接合層14を形成している。しかして、製造ばらつきにより第1の接合層14におけるシリコン膜14aと第1のAu膜14cとで構成される部分のSiの割合が少なくなる方向にばらついても、絶縁膜13と枠状凸部21との間に形成される接合部5において絶縁膜13との密着力を保つために絶縁膜13に接する必要のあるSiの割合が低くなりすぎるのを防止することができ、製造ばらつきによる接合強度の低下や気密性の低下の発生を抑制することができる。
また、上述のセンサ装置の製造方法によれば、第の接合層形成工程において第1の接合層14のシリコン膜14aと第1の密着膜14bとの間に自然酸化膜が形成されるのを防止することができるとともに、第2の接合層形成工程において第2のシリコン基板20の枠状凸部21と第2の接合層24の第2の密着膜24bとの間に自然酸化膜が形成されるのを防止することができるので、センサ基板1とキャップ基板2との接合強度がより向上し、封止性も向上するから、センサ素子3の特性がより安定する。
また、上述のセンサ装置の製造方法によれば、第2の接合層形成工程では、第2のAu膜24cの形成にあたって、下地Au層24cをスパッタ法により形成し、下地Au層24c上に電気めっきにより厚膜Au層24cを形成しているので、第2の接合層24の第2のAu膜24cの厚さを厚くすることができて、センサ基板1とキャップ基板2との接合強度を高めることができ、センサ基板1の引き出し配線12などに起因して第1の接合層14の表面に段差があってもセンサ基板1とキャップ基板2とを安定して接合することができる。なお、上述の製造方法では、第2の接合層形成工程において、第2のAu膜24cの形成にあたって下地Au層24cと厚膜Au層24cとを形成しているが、第1の接合層形成工程において第1のAu膜14cの形成にあたって下地Au層をスパッタ法により形成してから厚膜Au層を電気めっきにより形成するようにしてもよく、第2の接合層形成工程と第1の接合層形成工程との少なくとも一方でこのような2段階形成プロセスを採用することにより、センサ基板1の引き出し配線12などに起因して第1の接合層14の表面に段差があってもセンサ基板1とキャップ基板2とを安定して接合することができる。
また、上述のセンサ装置の製造方法によれば、接合工程よりも前に、キャップ基板2に上記共晶温度で活性化されるゲッタ4を形成しておき、接合工程は、センサ基板1とキャップ基板2との接合を真空中で行うようにしているので、気密パッケージPG内の不要な残留ガス成分を低減できて、気密パッケージPG内の高真空化を図れ、しかも、接合工程においてゲッタ4を活性化することができるので、ゲッタ4を活性化するための工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。なお、ゲッタ4は、キャップ基板2に限らず、接合工程よりも前に、センサ基板1とキャップ基板2との少なくとも一方に形成しておけばよい。
また、上述のセンサ装置の製造方法によれば、接合工程では、第1の接合層14と第2の接合層24とを接合させる前に、真空中において上記共晶温度とゲッタ4の活性化温度との両方よりも低い温度でセンサ基板1およびキャップ基板2それぞれに吸着しているガス成分を除去する脱ガス処理を行い、センサ基板1とキャップ基板2との接合が終わるまで雰囲気を真空に保つようにしているので、気密パッケージPG内の不要な残留ガス成分をより一層低減できて、気密パッケージPG内の高真空化を図れる。
なお、上述のセンサ装置の製造方法では、気密パッケージPG内を真空としているが、センサ装置の種別によっては気密パッケージPG内を必ずしも真空とする必要はなく、例えば不活性ガス雰囲気とする場合もあるので、この場合には、上述のようなゲッタ4を形成する必要はなく、ゲッタ4に関係するプロセス条件をなくして所望の雰囲気中でセンサ基板1とキャップ基板2とを接合する接合工程を行うようにすればよい。また、上述の例では、センサ装置のパッケージとして気密パッケージPGについて説明したが、パッケージは、必ずしも気密である必要はない。
また、上述の実施形態ではセンサ素子3として加速度センサ素子および赤外線センサ素子を例示したが、センサ素子3は、これらに限らず、例えば、ジャイロセンサでもよい。
実施形態のセンサ装置の製造方法の説明図である。 同上の製造方法の説明図である。 同上のセンサ装置のセンサ基板とキャップ基板との接合前の概略断面図である。 同上のセンサ装置を示し、(a)は概略平面図、(b)は(a)のB−B’概略断面図、(c)は(a)のA−A’概略断面図、(d)は(a)の概略水平断面図であるである。 同上のセンサ基板の一例の概略断面図である。 同上のセンサ基板の他の例の概略断面図である。 同上のセンサ基板の形成方法の説明図である。 同上のセンサ基板の形成方法の説明図である。 同上のキャップ基板の形成方法の説明図である。 同上のキャップ基板の形成方法の説明図である。 従来例のセンサ装置の概略断面図である。 同上のセンサ装置の製造方法の説明図である。
符号の説明
1 センサ基板
2 キャップ基板
3 センサ素子
4 ゲッタ
10 第1のシリコン基板
13 絶縁膜
14 第1の接合層
14a シリコン膜
14b 第1の密着膜
14c 第2のAu膜
20 第2のシリコン基板
21 枠状凸部
24 第2の接合層
24b 第2の密着膜
24c 第2のAu膜
24c 下地Au層
24c 厚膜Au層
PG 気密パッケージ

Claims (7)

  1. 第1のシリコン基板を用いて形成され一表面側にセンサ素子が形成されたセンサ基板と、第2のシリコン基板を用いて形成されセンサ基板の前記一表面側に接合されたキャップ基板とで構成されるセンサ装置の製造方法であって、センサ基板の上記一表面側においてセンサ素子を囲んで形成された枠状の第1の接合層とキャップ基板において第1の接合層に対応する部位に形成した枠状凸部の先端面の全周に亘って形成された枠状の第2の接合層とを介してセンサ基板とキャップ基板とを接合する接合工程の前段階工程として、第1の接合層として第1のシリコン基板の一表面側の絶縁膜上にシリコン膜と当該シリコン膜からのシリコンの拡散が可能な第1の密着膜と第1のAu膜との積層膜を第1のAu膜を最表層として形成する第1の接合層形成工程および第2の接合層として第2のシリコン基板の一表面側に枠状凸部からのシリコンの拡散が可能な第2の密着膜と第2のAu膜の積層膜を第2のAu膜を最表層として形成する第2の接合層形成工程を備え、前記接合工程では、第1の接合層と第2の接合層とを接触させてセンサ基板およびキャップ基板に荷重を印加した状態でAu−Si系の共晶温度以上に加熱し、その後、前記荷重を印加した状態でセンサ基板およびキャップ基板を前記共晶温度よりも低い温度に冷却することを特徴とするセンサ装置の製造方法。
  2. 前記第1の接合層形成工程では、前記第1の接合層における前記シリコン膜と前記第1のAu膜とで構成される部分のSiの割合が20at%以上となるように前記第1の接合層を形成することを特徴とする請求項1記載のセンサ装置の製造方法。
  3. 前記第1の接合層形成工程では、前記第1の密着膜の形成にあたって前記シリコン膜の表面に形成されている自然酸化膜を非酸化雰囲気中で除去してから前記第1の密着膜を形成するようにし、前記第2の接合層形成工程では、前記第2の密着膜の形成にあたって前記第2のシリコン基板に形成されている自然酸化膜を非酸化雰囲気中で除去してから前記第2の密着膜を形成することを特徴とする請求項1または請求項2記載のセンサ装置の製造方法。
  4. 前記第1の接合層形成工程と前記第2の接合層形成工程との少なくとも一方では、前記Au膜の形成にあたって、下地Au層をスパッタ法、あるいは、蒸着法により形成し、下地Au層上に電気めっきにより厚膜Au層を形成することを特徴とする請求項1ないし請求項3のいずれか1項に記載のセンサ装置の製造方法。
  5. 前記接合工程よりも前に前記センサ基板と前記キャップ基板との一方に前記共晶温度で活性化されるゲッタを形成しておき、前記接合工程は、前記センサ基板と前記キャップ基板との接合を真空中で行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載のセンサ装置の製造方法。
  6. 前記接合工程では、前記第1の接合層と前記第2の接合層とを接合させる前に、真空中において前記共晶温度とゲッタの活性化温度との両方よりも低い温度で前記センサ基板および前記キャップ基板それぞれに吸着しているガス成分を除去する脱ガス処理を行い、前記センサ基板と前記キャップ基板との接合が終わるまで雰囲気を真空に保つことを特徴とする請求項5記載のセンサ装置の製造方法。
  7. 前記接合工程が終了するまでの全工程を前記センサ基板および前記キャップ基板それぞれについてウェハレベルで行うことで前記センサ装置を複数備えたウェハレベルパッケージ構造体を形成するようにし、当該ウェハレベルパッケージ構造体から前記センサ装置に分割する分割工程を備えることを特徴とする請求項1ないし請求項6のいずれか1項に記載のセンサ装置の製造方法。
JP2008138761A 2008-05-27 2008-05-27 センサ装置の製造方法 Expired - Fee Related JP4915677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008138761A JP4915677B2 (ja) 2008-05-27 2008-05-27 センサ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138761A JP4915677B2 (ja) 2008-05-27 2008-05-27 センサ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009289838A JP2009289838A (ja) 2009-12-10
JP4915677B2 true JP4915677B2 (ja) 2012-04-11

Family

ID=41458798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138761A Expired - Fee Related JP4915677B2 (ja) 2008-05-27 2008-05-27 センサ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4915677B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064673A (ja) * 2010-09-14 2012-03-29 Daishinku Corp 電子部品パッケージ、及び電子部品パッケージの製造方法
JP5874609B2 (ja) * 2012-03-27 2016-03-02 株式会社デンソー 半導体装置およびその製造方法
JP6219574B2 (ja) * 2013-02-23 2017-10-25 京セラ株式会社 電子装置および電子装置の製造方法
FR3061549B1 (fr) * 2016-12-30 2020-10-02 Commissariat Energie Atomique Detecteur de rayonnement electromagnetique et notamment de rayonnement infrarouge et procede pour sa realisation
JP6853084B2 (ja) * 2017-03-23 2021-03-31 セイコーインスツル株式会社 パッケージおよび赤外線センサ
JP7112866B2 (ja) * 2018-03-28 2022-08-04 セイコーインスツル株式会社 赤外線センサ及び赤外線センサの製造方法
JP7292077B2 (ja) * 2018-07-11 2023-06-16 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
JP2001155976A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Works Ltd シリコンウェハの接合方法
FR2834283B1 (fr) * 2001-12-28 2005-06-24 Commissariat Energie Atomique Procede et zone de scellement entre deux substrats d'une microstructure
DE102005053722B4 (de) * 2005-11-10 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
JP5069410B2 (ja) * 2005-11-25 2012-11-07 パナソニック株式会社 センサエレメント

Also Published As

Publication number Publication date
JP2009289838A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP4915677B2 (ja) センサ装置の製造方法
TWI486303B (zh) 由至少兩種半導體基材構成的複合物及其製造方法(二)
JP5781288B2 (ja) ゲッタ材料からなる接着界面を備えるキャビティ構造
JP3584635B2 (ja) 半導体装置及びその製造方法
US8581354B2 (en) Semiconductor device carrying micro electro mechanical system
CN106414309B (zh) 具有应力减小层的气密性密封封装
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
JP2012516055A (ja) 金属ゲルマニウムシリコン材料を用いた基板接合
TW201542309A (zh) 用於將二個載體裝置作共晶結合的方法
TWI523120B (zh) 半導體結構及其製造方法
US8900905B1 (en) MEMS device and method of forming the same
Welch et al. Gold-indium transient liquid phase (TLP) wafer bonding for MEMS vacuum packaging
WO2016129230A1 (ja) 半導体装置およびその製造方法
US11585711B2 (en) Capacitive pressure with Ti electrode
US20100051810A1 (en) Micromechanical component and corresponding production method
JP5260890B2 (ja) センサ装置およびその製造方法
US20160176706A1 (en) Systems and methods for forming mems assemblies incorporating getters
TW201619040A (zh) 微機電系統元件及其製造方法
TW200305232A (en) Electrical device and method of making
JP2009178778A (ja) 微小電気機械装置
US10981782B2 (en) Process for fabricating a device for detecting electromagnetic radiation having an improved encapsulation structure
TW201306116A (zh) 防止感應器上腐蝕的方法及裝置
JP2008294229A (ja) ウェハレベルパッケージ構造体およびセンサ装置
JP2008292312A (ja) センサ装置
JP5016382B2 (ja) センサ装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees