CN103359678A - 半导体器件和用于制造该半导体器件的方法 - Google Patents

半导体器件和用于制造该半导体器件的方法 Download PDF

Info

Publication number
CN103359678A
CN103359678A CN2013101014384A CN201310101438A CN103359678A CN 103359678 A CN103359678 A CN 103359678A CN 2013101014384 A CN2013101014384 A CN 2013101014384A CN 201310101438 A CN201310101438 A CN 201310101438A CN 103359678 A CN103359678 A CN 103359678A
Authority
CN
China
Prior art keywords
dielectric film
semiconductor wafer
engaging zones
semiconductor
borderline region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101014384A
Other languages
English (en)
Inventor
丸山友美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103359678A publication Critical patent/CN103359678A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts

Abstract

半导体器件具有包括感测部分（16）的传感器单元（10）和半导体衬底（63）。半导体衬底（63）通过绝缘膜（64）接合到传感器单元（10），使得感测部分（16）被布置在设置在半导体衬底（63）的凹进部分（66）和传感器单元（10）之间的气密性密封室（70）中。被设置在凹进部分（66）的外缘上的半导体衬底（63）的表面（61）包括在凹进部分（66）的周边处的边界区域（61a）和在边界区域（61a）的外缘上的接合区域（61b）。接合区域（61b）具有比边界区域（61a）的面积大的面积。半导体衬底（63a）的接合区域（61b）通过绝缘膜（64）接合到传感器单元（10）。

Description

半导体器件和用于制造该半导体器件的方法
技术领域
本公开涉及包括半导体衬底和通过绝缘膜接合到该半导体衬底的传感器单元的半导体器件，以及制造该半导体器件的方法。
背景技术
常规地，包括半导体衬底和通过绝缘膜接合到半导体衬底的传感器单元的半导体器件是已知的，例如在专利文献1中所述的。在该半导体器件中，传感器单元设置有感测部分。将传感器单元接合到半导体衬底，使得感测部分被密封在传感器单元和半导体衬底之间。
在这样的半导体器件中，半导体衬底在对应于感测部分的位置处形成有凹进部分，以便限制感测部分接触半导体衬底。绝缘膜布置在传感器单元和半导体衬底之间以提供传感器单元和半导体衬底之间的电绝缘。
例如以下列方式制造半导体器件。
首先，制备第一半导体晶片。感测部分在第一半导体晶片的每个芯片形成区域中形成，当第一半导体晶片被划分成多个芯片时，芯片形成区域提供了传感器单元。此外，制备第二半导体晶片，第二半导体晶片在被划分成多个芯片时提供半导体衬底。凹进部分在第二半导体晶片中在对应于每个感测部分的位置处形成。然后，第二半导体晶片被热氧化，使得热氧化膜在第二半导体晶片中的与第一半导体晶片相对的表面上形成。
此外，第一半导体晶片和第二半导体晶片被堆叠，使得第一半导体晶片与第二半导体晶片的热氧化膜接合。因此，制成堆叠的晶片。接着，堆叠晶片被划分成多个芯片。由芯片提供半导体器件。
在上面描述的方法中，在凹进部分在第二半导体晶片中形成之后，形成热氧化膜。因此，由于应力被集中，氧化在相邻于凹进部分的开口周边的位置处被加速。作为结果，相比于其余部分（例如在开口周边的外缘上的区域），在相邻于凹进部分的开口周边的位置处的热氧化膜的厚度增大（例如，参见非专利文献1）。换句话说，热氧化膜被形成为它在与凹进部分的开口周边相邻的位置处升高。
如果第一半导体晶片通过该热氧化膜接合到第二半导体晶片，则只有与凹进部分的开口周边相邻的热氧化膜的部分被接合到第一半导体晶片。级，只有热氧化膜的升高部分被接合到第一半导体晶片。作为结果，在热氧化膜（第二半导体晶片）和第一半导体晶片之间的接合性能是不够的。即，当堆叠晶片被划分成芯片时，在传感器单元和半导体衬底之间的接合性能是不够的。
<专利文献1>
日本专利申请公报No.2011-199301
<非专利文献1>
T.Suni、K.Henttinen、J.Dekker、H.Luoto、M.Kulawski、J.Makinen和R.Mutikainen的“Silicon-on-Insulator Wafers with Buried Cavities”，Journal of The Electrochemical Society,153(4)G299-G303(2006)
发明内容
本公开的发明人对通过上述制造方法生产的半导体器件进行了张力测试。作为结果，确认了传感器单元只在与凹进部分的开口周边相邻的位置处（其中热氧化膜的厚度增加）与热氧化膜接合。
为了解决这个问题，例如考虑在热氧化膜形成之后使热氧化膜变平。然而在这种情况下，微粒粘附到热氧化膜，导致差的接合和传感器特性中的异常。
此外，考虑在第一半导体晶片中在从与第二半导体晶片相对的表面凹进的位置处通过特殊蚀刻工艺来形成感测部分。在这种情况下，感测部分被限制接触第二半导体晶片，即使凹进部分未在第二半导体晶片中形成。因此，不是必须在第二半导体晶片中形成凹进部分。即，第一半导体晶片完全接合到在第二半导体晶片的表面上形成的热氧化膜。
然而关于上述方法，如果感测部分包括梳状可移动电极、梳状固定电极，则梳形状可能是不均匀的。因此，涉及到传感器特性的异常。
鉴于前述问题作出了本公开，且本公开的目的是提供一种能够提高传感器单元与半导体衬底之间的接合性能同时减少传感器特性的异常的半导体器件，以及制造该半导体器件的方法。
根据本公开的方面，半导体器件包括传感器单元、半导体衬底和绝缘膜。传感器单元具有与传感器单元的表面相邻的感测部分，感测部分根据物理量来输出传感器信号。半导体衬底在与感测部分相对的区域处具有从半导体衬底的表面凹进的凹进部分。绝缘膜布置在传感器单元的表面与半导体衬底的表面之间。传感器单元和半导体衬底被堆叠成使得在传感器单元和半导体衬底的凹进部分之间提供气密性密封室，且感测部分被布置在该气密性密封室中。半导体衬底中的被设置在凹进部分的外缘上的表面包括在凹进部分的周边处的边界区域和在边界区域的外缘上的接合区域。接合区域具有比边界区域的面积大的面积。半导体衬底的表面的接合区域通过绝缘膜接合到传感器单元。
在上述半导体器件中，具有比边界区域大的面积的接合区域通过绝缘膜接合到传感器单元。因此，在传感器单元和半导体衬底之间的接合面积增大，且因此半导体器件的接合性能提高。因为半导体衬底具有凹进部分，所以可以使用具有一般结构的感测部分，且减小了传感器特性的异常。
根据制造半导体器件的方法的一方面，在第一半导体晶片的每个芯片形成区域中形成感测部分，当第一半导体晶片被划分成多个芯片时，芯片形成区域提供传感器单元。在第二半导体晶片的每个相对区域的表面中形成凹进部分，当第二半导体晶片被划分成芯片时，相对区域提供半导体衬底。在第二半导体晶片的表面中的凹进部分的外缘区域上形成绝缘膜，使得在接合区域上形成的绝缘膜部分的厚度大于在边界区域上形成的绝缘膜部分的厚度。边界区域是外缘区域的一部分并被界定在凹进部分的周边处。接合区域是外缘区域的一部分并被界定在边界区域的外缘上。接合区域具有比边界区域的面积大的面积。此外，第一半导体晶片和第二半导体晶片被接合，使得感测部分被布置在设置在第一半导体晶片与第二半导体晶片的凹进部分之间的气密性密封室中，且第一半导体晶片与在接合区域上形成的绝缘膜部分相互接合。接着，将接合的第一半导体晶片和第二半导体晶片划分成芯片。
在上述方法中，在第二半导体晶片的相对区域的表面中的凹进部分的外缘区域上形成绝缘膜，使得在接合区域上形成的绝缘膜部分的厚度大于在边界区域上形成的绝缘膜部分的厚度。第一半导体晶片接合到在接合区域上形成的绝缘膜。因此，在第一半导体衬底和绝缘膜之间的接合面积增大了，且因此接合性能提高了。即，在每个芯片中，在传感器单元和半导体衬底之间的接合性能提高了。在这种情况下，因为不是必须使绝缘膜变平，所以减小了差的接合和传感器特性的异常。因为凹进部分在第二半导体晶片中形成，所以可以使用具有一般结构的感测部分，且减小了传感器特性的异常。
根据半导体器件的方法的另一方面，在第一半导体晶片的每个芯片形成区域中形成感测部分，当第一半导体晶片被划分成芯片时，芯片形成区域提供了传感器单元。在第二半导体晶片的每个相对区域的表面中形成凹进部分，当第二半导体晶片被划分成芯片时，该相对区域提供半导体衬底。只在第二半导体晶片的表面中的外缘区域的接合区域上形成绝缘膜。外缘区域设置在第二半导体晶片的表面中的凹进部分的外缘上。外缘区域包括在凹进部分的周边处的边界区域和在边界区域的外缘上的接合区域。接合区域具有比边界区域的面积大的面积。此外，第一半导体晶片和第二半导体晶片被接合，使得感测部分被布置在设置在第一半导体晶片和第二半导体晶片的凹进部分之间的气密性密封室中，且第一半导体晶片与在接合区域上形成的绝缘膜部分相互接合。接着，接合的第一半导体晶片和第二半导体晶片被划分成芯片。
在上述方法中，只在第二半导体晶片的表面的外缘区域中的接合区域上形成绝缘膜，且第一半导体晶片被接合到在接合区域上形成的绝缘膜。因此，在第一半导体衬底和绝缘膜之间的接合面积增大了，且因此接合性能提高了。即，在每个芯片中，在传感器单元和半导体衬底之间的接合性能提高了。在这种情况下，因为不是必须使绝缘膜变平，所以减小了差的接合和传感器特性的异常。因为凹进部分在第二半导体晶片中形成，所以可以使用具有一般结构的感测部分，且减小了传感器特性的异常。
附图说明
根据参考附图进行的下列详细描述，本公开的上述和其它目的、特征和优点将变得更明显，在附图中相似的部分由相似的参考数字表示，且在附图中：
图1是根据本公开的第一实施例的半导体器件的示意性横截面视图；
图2是图1所示的半导体器件的传感器单元的平面图；
图3是图1所示的半导体器件的盖单元的平面图；
图4是图1所示的半导体器件的部分IV的放大示意性横截面视图；
图5A到图5C是用于示出根据第一实施例的传感器单元的制造过程的示意性横截面视图；
图6A到图6E是用于示出根据第一实施例的盖单元的制造过程的示意性横截面视图；
图7A到图7D是用于示出根据第一实施例的传感器单元和盖单元的接合过程的示意性横截面视图；
图8A是示出根据第一实施例当在950摄氏度下对N型衬底执行持续11个小时的湿法氧化时由模拟结果提供的，在杂质的剂量和绝缘膜的厚度之间的关系的曲线图；
图8B是示出根据第一实施例当在950摄氏度下对P型衬底执行持续11个小时的湿法氧化时由模拟结果提供的在杂质的剂量和绝缘膜的厚度之间的关系的曲线图；
图9A到图9D是用于示出根据本公开的第二实施例的半导体器件的盖单元的制造过程的示意性横截面视图；
图10是根据本公开的第三实施例的半导体器件的示意性横截面视图；
图11是图11所示的半导体器件的部分XI的放大示意性横截面视图；
图12A到图12D是用于示出图10所示的半导体器件的盖单元的制造过程的示意性横截面视图；
图13A到图13E是用于示出根据本公开的第四实施例的半导体器件的盖单元的制造过程的示意性横截面视图；
图14A到图14D是用于示出根据本公开的第五实施例的半导体器件的盖单元的制造过程的示意性横截面视图；
图15A是图14A所示的盖单元的部分XVA的放大示意性横截面视图；
图15B是图14B所示的盖单元的部分XVB的放大示意性横截面视图；
图16是根据本公开的第六实施例的半导体器件的示意性横截面视图；
图17是图16所示的半导体器件的盖单元的平面图；
图18是根据本公开的第七实施例的半导体器件的示意性横截面视图；
图19A到图19D是用于示出根据本公开的第八实施例的半导体器件的传感器单元的制造过程的示意性横截面视图；
图20是根据本公开的另一实施例的半导体器件的示意性横截面视图；
图21是根据本公开的又一实施例的半导体器件的示意性横截面视图；以及
图22是根据本公开的又一实施例的半导体器件的放大示意性横截面视图。
具体实施方式
在下文中，参考附图描述本公开的实施例。在全部实施例中，同样的部分将用同样的附图标记表示，且将不重复对同样的部分的描述。在示出半导体器件的横截面的附图中，为了清楚的目的部分地提供阴影。
（第一实施例）
将参考图1到图8B来描述第一实施例。
下文描述的半导体器件例如是具有可移动元件的物理量传感器（例如加速度传感器）。例如，该半导体器件用于检测车辆的加速度等。
参考图1，半导体器件包括传感器单元10和盖单元60。盖单元60被接合到传感器单元10。首先，将描述传感器单元10的结构。
传感器单元10包括SOI（绝缘体上硅）衬底14。SOI衬底14包括支承衬底11、布置在支承衬底11上的嵌入式绝缘膜12、以及相对于嵌入式绝缘膜12与支承衬底11相对地布置的半导体层13。此外，通过公知的显微机械加工技术来处理SOI衬底14。半导体层13中的与嵌入式绝缘膜12相对的表面提供传感器单元10的第一表面。
如图1和图2所示，半导体层13形成有感测部分16。特别是，在半导体层13中形成凹槽15，使得形成梳状梁结构（comb-shaped beamstructure）。梳状梁结构包括可移动部分20和固定部分30、40。感测部分16根据加速度借助于梁结构来输出传感器信号。
嵌入式绝缘膜12在对应于梁结构被形成的区域的位置处形成有开口17。开口17具有矩形形状。通过借助于牺牲层蚀刻技术移除嵌入式绝缘膜12的一部分来形成开口17。
图2是示出当从图1的顶部观看传感器单元10时传感器单元10的平面图的图示。图1所示的传感器单元10对应于沿图2中的线I-I截取的示意性横截面视图。
如图2所示，可移动部分20被布置成穿过开口17并在开口17之上延伸。可移动部分20包括矩形重物部分21、梁部分22和锚部分23a、23b。重物部分21的纵向端通过梁部分22整体地连接到锚部分23a、23b。锚部分23a、23b固定在嵌入式绝缘膜12的开口17的边缘部分处，并由支承衬底11支撑。因此，重物部分21和梁部分22面向开口17。
将描述沿着图1和图2中的X轴、Y轴和Z轴的方向。
如图1和图2所示，沿着X轴的方向将被称为X轴方向，且沿着Y轴的方向将被称为Y轴方向。此外，沿着Z轴的方向将被称为Z轴方向。在图1和图2中，X轴方向对应于重物部分21的纵向方向。Y轴方向对应于平行于SOI衬底14的平面方向并垂直于X轴方向的方向。Z轴方向对应于垂直于SOI衬底14的平面方向的方向。
梁部分22具有矩形框架形状，其中平行的两个梁在两端处连接。梁部分22用作在垂直于这两个梁的纵向方向的方向上运动的弹簧。特别是，当包含平行于X轴的分量的加速度发生时，梁部分22允许重物部分21在平行于X轴的方向上运动。当加速度消失时，梁部分22使重物部分21恢复到原始状态。因此，通过梁部分22连接到支承衬底11的重物部分21可在梁部分22根据所施加的加速度而运动的方向上在开口17之上运动。
可移动部分20还包括可移动电极24。可移动电极24从重物部分21的相对纵长边缘突出，并在垂直于重物部分21的纵向方向，即，在Y轴的相反方向上延伸。
在图2中，四个可移动电极24从重物部分21的左区段突出，而四个可移动电极24从重物部分21的右区段突出。可移动电极24面向开口17。可移动电极24与重物部分21成整体，且重物部分21与梁部分22成整体。因此，当梁部分22运动时，可移动电极24可与重物部分21一起在平行于X轴的方向上运动。
固定部分30、40被支撑在嵌入式绝缘膜12的开口17的边缘部分的相对侧处，其中锚部分23a、23b未被支撑。这两个固定部分位于重物部分21的相对侧上。在图2中，固定部分30被布置在重物部分21之下，且固定部分被布置在重物部分21之上。这两个固定部分彼此电绝缘。
固定部分30、40中的每个包括固定电极31、41（例如，四个固定电极）和配线部分32、42。这四个固定电极31、41被布置成从相对的可移动电极24的侧表面跨越预定的检测间隔与可移动电极24相对和平行。配线部分32、42固定在开口17的边缘处并由支承衬底11支撑。
固定电极31、41中的每个的端部由配线部分32支撑。固定电极31、41从配线部分32、42以梳状延伸。固定电极31、41被布置成啮合在可移动电极24之间限定的空间中。固定电极31、41面向开口17。
半导体层13具有在凹槽15的外缘上的外缘部分50。外缘部分50布置在越过凹槽15的可移动电极24和固定电极31、41的外缘上。换句话说，可移动部分20和固定部分30、40位于外缘部分50内部。外缘部分50通过嵌入式绝缘膜12固定到支承衬底11并由支承衬底11支撑。
接着，将描述盖单元60。
盖单元60限制水和外来材料进入或粘附到感测部分16。此外，盖单元60用于提供在盖单元60和传感器单元10之间的密封空间。
如图1和图3所示，盖单元60包括半导体衬底63、绝缘膜64和绝缘膜65。半导体衬底63具有第一表面61和第二表面62。例如，半导体衬底63是N型硅衬底，其中第一表面61限定（100）表面。然而，半导体衬底63不限于特定的半导体衬底。图3是当从图1中的底侧，即，从相邻于传感器单元10的侧面观察时盖单元60的平面图。
半导体衬底63在第一表面61上在对应于感测部分16的位置处形成有凹进部分66。凹进部分66被形成以限制感测部分16接触盖单元60。凹进部分66在第一表面61上提供矩形开口。凹进部分66的开口的周边边缘具有成角的形状。
绝缘膜64全部在半导体衬底63的第一表面61之上形成。此外，绝缘膜64在凹进部分66的表面之上形成。绝缘膜64被设置成使半导体衬底63与传感器单元10绝缘。因为绝缘膜64在凹进部分66的表面之上形成，即使感测部分16（可移动部分20）在沿着Z轴的方向上运动，感测部分16也仍然与半导体衬底63绝缘。也就是说，在本实施例中，因为绝缘膜64也在凹进部分66的表面上形成，所以减小了电流漏泄。
在下文中将描述本实施例的绝缘膜64。
绝缘膜64是通过湿法氧化技术制造的热氧化膜，稍后将描述湿法氧化技术。如图4所示，绝缘膜64在对应于接合区域61b的位置处具有比在对应于边界区域61a的位置处大的厚度。即，绝缘膜64具有不均匀的厚度，使得在接合区域61b上形成的绝缘膜64部分的厚度大于在边界区域61a上形成的绝缘膜64部分的厚度。
边界区域61a设置在半导体衬底63的第一表面61a中的凹进部分66的周边处。换句话说，在半导体衬底63的第一表面61中由限定凹进部分66和凹进部分66的外缘上的外缘区域之间的边界的区域提供边界区域61a。接合区域61b设置在半导体衬底63的第一表面61中的边界区域61a的外缘上。
半导体衬底63的第一表面61的外缘区域是凹进部分66未在第一表面61中形成的区域。边界区域61a是在半导体衬底63的第一表面61中相邻于凹进部分66的区域，如图3和图4所示那样。此外，边界区域61a是当半导体衬底63的第一表面61被施加热时应力可能集中的区域。此外，如果半导体衬底63仅仅被热氧化，由于应力集中，边界区域61a是热氧化膜的厚度比另一区域大（即，接合区域61b）的区域。
接合区域61b是在半导体衬底63的第一表面61a中排除凹进部分66和边界区域61a的区域。换句话说，设置在凹进部分66的外缘上的第一表面61的外缘区域由边界区域61a和接合区域61b组成。
接合区域61b的面积大于边界区域61a的面积。例如，边界区域61a在第一表面61的平面方向上的宽度L1（例如边界区域61a在图3中的上下方向上的尺寸）大约为3微米（μm）。接合区域61b在第一表面61的平面方向上的宽度L2（例如接合区域61b在图3中的上下方向上的尺寸）大约为100μm。然而，宽度L1和宽度L2不限于这些尺寸。
绝缘膜65沿着半导体衬底63的第二表面62布置，并与绝缘膜64相对。
杂质层67在半导体衬底63的表面层部分中形成，表面层部分限定了第一表面61。在表面层部分中在对应于接合区域61b的位置处形成杂质层67。杂质层67例如由硼、磷、砷、氩、氙等制成
盖单元60具有四个穿透电极68。穿透电极68在传感器单元10和盖单元60被堆叠的堆叠方向上穿过盖单元60。在图1中，堆叠方向对应于上下方向。
每个穿透电极58由通孔68a、绝缘膜68b和穿透电极部分68c提供。通孔68a穿过绝缘膜65、半导体衬底63和绝缘膜64。绝缘膜68b在限定通孔68a的表面上形成。穿透电极部分68c嵌在绝缘膜68b上。
穿透电极部分68c的第一端（例如，图1中的下端）耦合到锚部分23b等。特别地，四个穿透电极68之一的第一端电耦合到锚部分23b。四个穿透电极68的其它两个的第一端电耦合到配线部分32、42。四个穿透电极68的剩余一个的第一端电耦合到外缘部分50。每个穿透电极部分68c的第二端被图案化成焊盘形状。
在本实施例中，例如通孔68a具有圆柱形形状。绝缘膜68b例如由绝缘材料（例如四乙氧基硅烷（TEOS））制成。穿透电极部分68c例如由铝（AI）制成。
盖单元60具有在上文中描述的结构。如图1所示，传感器单元10和盖单元60相互接合和成整体。特别地，半导体衬底63通过绝缘膜64接合到传感器单元10。
在本实施例中，传感器单元10和盖单元60相互接合，使得传感器单元10的半导体层13与盖单元60的绝缘膜64直接相互接合。更具体地，如图4所示，在第一表面61的接合区域61b上形成的绝缘膜64部分直接接合到传感器单元10的半导体层13。
因为传感器单元10和盖单元60以上述方式堆叠和接合，气密性密封室70设置在传感器单元10和盖单元60的凹进部分66之间。密封室70是气密性密封的，且感测部分16被布置在密封室70中。密封室70例如处于真空条件。
接着，将参考图5A到图5C、图6A到图6E和图7A到图7D来描述上述半导体器件的制造方法。在实际制造方法中，使用晶片衬底。然而在图5A到图7D中，为了方便起见只示出对应一个芯片的晶片衬底的部分。首先，将描述传感器单元10的制造方法。
如图5A所示，制备SOI晶片14a，SOI晶片14a提供了传感器单元10。在本实施例中，SOI晶片14a对应于第一半导体晶片。SOI晶片14a包括支承衬底11、嵌入式绝缘膜12和半导体层13。
如图5B所示，在半导体层13上形成掩模（未示出），该掩模例如是防蚀涂层（resist）或氧化膜，并将掩模图案化，使得在对应于凹槽15的位置处形成开口。接着，通过反应离子蚀刻（RIE）技术等来蚀刻半导体层13，使得在半导体层13中形成凹槽15。然后，掩模被移除。
如图5C所示，通过牺牲层蚀刻技术等来移除从半导体层13的凹槽15暴露的嵌入式绝缘膜12。作为结果，从支承衬底11释放重物部分21、梁部分22、可移动电极24和固定电极31、41。因此，形成感测部分16。以这种方式，产生具有传感器单元10的SOI晶片14a。
接着，将描述盖单元60的制造方法。
如图6A所示，制备半导体晶片63a，半导体晶片63a提供了盖单元60。半导体晶片63a具有与SOI晶片14a相同的尺寸。半导体晶片63a的第一表面61被蚀刻以在对应于SOI晶片14a的感测部分16的位置处形成凹进部分66。凹进部分66具有大约5μm到10μm的深度。
可通过任何蚀刻技术形成凹进部分66。例如，可通过光刻技术、RIE技术或碱蚀刻技术形成凹进部分66。半导体晶片63a对应于第二半导体晶片。
如图6B所示，在半导体晶片63a的第一表面61上形成氧化膜80。例如通过热氧化技术或化学气相沉积（CVD）技术形成氧化膜80。在图6B的例子中，氧化膜80在半导体晶片63a的第一表面61和第二表面62上形成。然而，并不总是必须在第二表面62上形成氧化膜80。即，在至少第一表面61上形成氧化膜80。
氧化膜80在稍后描述的退火步骤中限制杂质的向外扩散，并限制沟道效应。在通过热氧化技术形成氧化膜80的情况下，应力可能集中在半导体晶片63a的第一表面61的边界区域61a上。因此，在边界61a上形成的氧化膜80部分的厚度大于在接合区域61b上形成的氧化膜80部分的厚度。
如图6C所示，掩模81（例如防蚀涂层）被布置在氧化膜80上，并被图案化以暴露在接合区域61b上形成的氧化膜80部分。
接着，将杂质（例如硼、砷、磷、氩和氙）从第一表面61离子注入到半导体晶片63a中。例如，以1.0x1018cm-2的剂量和以70keV的加速电压来离子注入硼。
接着，掩模81被移除。此外，在氧化膜80被维持用于限制杂质的向外扩散的状态中，在100摄氏度（°C）下执行退火持续10分钟以激活杂质。因此，如图6D所示，杂质层67在半导体的表面层部分中在对应于接合区域61b的区域中形成。然后，氧化膜80被移除。
如图6E所示，对半导体晶片63a执行湿法氧化，使得形成热氧化膜作为绝缘膜64。在这种情况下，绝缘膜90在半导体晶片63a的第二表面62上形成。例如，在950°C下执行湿法氧化持续11个小时。
在950°C下对半导体晶片63a（其中杂质层67未形成）执行湿法氧化持续11个小时的情况下，通常形成具有1μm厚度的热氧化膜。在这种情况下，在边界区域61a处将热氧化膜加厚，即，升高了最多136纳米（nm）。即，热氧化膜在边界区域61a处具有最大厚度，且最大厚度是1.136μm，如图8A和图8B所示那样。
在本实施例中，另一方面，通过以1.0x1018cm-2的剂量和以70keV的加速电压来离子注入硼并通过在1000°C下执行退火10分钟来形成杂质层67。在这种情况下，绝缘膜64形成，使得在接合区域61b上形成的部分被加厚（升高）了235nm，如图8A所示那样。也就是说，在接合区域61b上，形成具有1.235μm的厚度的绝缘膜64。
当硼被注入到半导体晶片63a中时，硼在热氧化膜中被分离并用于减弱热氧化膜的接合结构。减弱的接合结构使热氧化膜中的氧化剂加速，导致氧化速度的加速。因此，与边界区域61a比较，在对应于接合区域61b的位置处的氧化速度被杂质层67加速。因此，绝缘膜64的厚度在接合区域61b处比在边界区域61a处更大。
在图8A和图8B中，适当地调节加速电压，使得所注入的杂质的峰值深度是0.22μm。图8A示出当使用具有作为第一表面61的（100）表面的N型硅衬底时在杂质的剂量与绝缘膜64的厚度之间的关系。图8B示出当具有使用作为第一表面61的（100）表面的P型硅衬底时在杂质的剂量与绝缘膜64的厚度之间的关系。然而，第一表面61不限于（100）表面。类似于图8A和图8B的结果也在具有不同的表面取向的衬底（例如（111）表面和（100）表面）中实现。
此外，如图8A和图8B所示，杂质不限于硼。即，可通过在适当地调节条件（例如剂量和加速电压）的同时形成杂质层67来将在接合区域61b上形成的绝缘膜64部分的厚度增加为大于在边界区域61a上形成的绝缘膜64部分的厚度。
例如，砷可用作杂质。在这种情况下，以与6D所示的类似的方式在1000°C下执行退火10分钟，并以与6E所示的类似的方式在950°C下执行湿法氧化11分钟。以1.0x1016cm-2的剂量和以400keV的加速电压来离子注入砷。此外，在这种情况下，在接合区域61b上形成的绝缘膜64部分的厚度大于在边界区域61a上形成的绝缘膜64部分的厚度。
以这种方式，制造盖晶片60a，在盖晶片60a中形成多个盖单元60的一部分。
接着，如图7A所示，将通过上述过程生产的SOI晶片14a和盖晶片60a相互接合。即，SOI晶片14a和半导体晶片63a通过绝缘膜64相互接合。例如，将SOI晶片14a和盖晶片60a放置在真空设备中。接着，将氩（Ar）离子束应用于SOI晶片14a的半导体层13的表面和盖晶片60a的绝缘膜64的表面，以激活半导体层13的表面和绝缘膜64的表面。
此外，在真空设备中，通过红外显微镜使用在SOI晶片14a和盖晶片60a的相对表面上形成的对齐标记来将SOI晶片14a和盖晶片60a相互对齐。通过直接接合技术在室温和550°C之间的范围内的低温下将SOI晶片14a和盖晶片60a相互接合。特别是，SOI晶片14a的半导体层13和在盖晶片60a的接合区域61b上形成的绝缘膜64部分相互接合。
以这种方式，SOI晶片14a和盖晶片60a被接合以产生堆叠晶片100。在堆叠晶片100中，在SOI晶片14a和凹进部分66之间形成密封室70。密封室70在每个芯片形成区域中形成。在这种情况下，密封室70是真空的。可通过任何接合技术（例如阳极接合技术和层间接合）来接合SOI晶片14a和盖晶片60a。
如图7B所示，从与SOI晶片14a相对的表面研磨堆叠晶片100的盖晶片60a以移除绝缘膜90并减小半导体晶片63a的厚度。应注意，可在堆叠晶片100产生之前，即，在将盖晶片60a和SOI晶片14a相互接合之前执行该研磨。
如图7C所示，通过蚀刻半导体晶片63a和绝缘膜64的部分，在盖晶片60a中形成四个通孔68a，这些部分对应于锚部分23b、配线部分32、42以及外缘部分50。接着，在限定通孔68a的壁表面上形成例如由TEOS制成的绝缘膜68b。在这种情况下，绝缘膜65由在半导体晶片63a的第二表面62上形成的绝缘膜提供。接着，移除在每个通孔68a的底部处形成的绝缘膜68b以暴露半导体层13。
接着，如图7D所示，将诸如铝（Al）或铝硅合金（Al-Si）之类的金属例如通过溅射技术或气相沉积技术嵌入每个通孔68a中以形成穿透电极部分68c。穿透电极部分68c电耦合到锚部分23b、配线部分32、42以及外缘部分50。此外，被布置在绝缘膜65上的金属被图案化成焊盘形状。
然后，虽然未示出，将堆叠晶片100划分成芯片。相应地，产生图1所示的半导体器件。
在上面描述的本实施例中，通过在半导体衬底63的第一表面61的接合区域61b上形成的绝缘膜64来接合传感器单元10和半导体衬底63。接合区域61b具有比边界区域61a的面积大的面积。因此，增大了在传感器单元10和半导体衬底63之间的接合面积，且提高了接合性能。
当绝缘膜64在半导体晶片63a上形成时，在半导体晶片63a中形成杂质层67，使得氧化被部分地加速。因此，在接合区域61b上形成的绝缘膜64部分的厚度大于在边界区域61a上形成的绝缘膜64部分的厚度。因此，当SOI晶片14a和盖晶片60a相互接合时，半导体层13和在接合区域61b上形成的绝缘膜64相互接合。相应地，增大了在SOI晶片14a和盖晶片60a之间的接合面积，且因此提高了接合性能。
在上面描述的制造方法中，不是必须在绝缘膜64形成之后使盖晶片60a的表面变平。因此，减少了诸如差接合或传感器特性异常之类的缺点。半导体衬底63具有凹进部分66。因此，可使用具有与常规结构类似的结构的感测部分60。相应地，减少了诸如传感器特性异常之类的缺点。
（第二实施例）
将参考图9A到图9D描述本公开的第二实施例。
在第二实施例中，根据第一实施例的盖单元60的制造过程修改盖单元60的制造过程。其它特征类似于第一实施例的特征，且因此将不重复对其它特征的描述。
在本实施例中，如图9A所示，以图6A所示的类似方式在半导体晶片63a中形成凹进部分66。
然后，如图9B所示，在950°C下执行湿法氧化11个小时，以形成在第一表面61上的绝缘膜64和在第二表面62上的绝缘膜90。虽然未在图9B中详细示出，在边界区域61a上形成的绝缘膜64部分的厚度大于在接合区域61b上形成的绝缘膜64部分的厚度。
如图9C所示，在绝缘膜64上形成氮化膜110作为不透过氧气的膜。此外，对氮化物膜110进行图案化，以便暴露在接合区域61b上形成的绝缘膜64部分。
如图9D所示，在950°C下再次对半导体晶片63a执行湿法氧化11个小时。即，未覆盖有氮化膜110的区域再次被氧化，且因此形成氧化膜，该氧化膜被称为LOCOS（硅的局部氧化）氧化膜。因此，可形成接合区域61b上的厚度比边界区域61a上的厚度大的绝缘膜64。即，接合区域61b上形成的绝缘膜64部分的厚度可以增大到大于在边界区域61a上形成的绝缘膜64部分的厚度。
然后，移除氮化膜110。接着，以与第一实施例类似的方式将SOI晶片14a和盖晶片60a相互接合。此外，在堆叠晶片100中形成穿透电极68，且将堆叠晶片100划分成芯片。相应地，产生图1所示的半导体器件。
也在上面描述的制造方法中，SOI晶片14a和盖晶片60a被相互接合，使得半导体层13和在接合区域61b上形成的绝缘膜64部分相互接合。相应地，将实现类似于第一实施例的有利效果。
（第三实施例）
将参考图10、图11、图12A到图12D来描述第三实施例。
在第三实施例中，半导体衬底63的第一表面61的边界区域61a未覆盖有绝缘膜64。第三实施例的其它结构类似于第一实施例的结构，且因此将不重复对其它结构的描述。
如图10和图11所示，盖单元60只在半导体衬底63的第一表面61的接合区域61b上具有绝缘膜64。也就是说，凹进部分66和边界区域61a未覆盖有绝缘膜64，并从绝缘膜64暴露。
此外，传感器单元10的半导体层13与在半导体衬底63的接合区域61b上形成的绝缘膜64相互接合。
以下列方式制造本实施例的盖单元60。
如图12A所示，以图6A所示的类似方式，在半导体晶片63a中形成凹进部分66。
接着，如图12B所示，在950°C下执行湿法氧化11个小时。因此，在第一表面61上形成绝缘膜64，而在第二表面62上形成绝缘膜90。虽然未在图12B中详细示出，在边界区域61a上形成的绝缘膜64部分的厚度大于在接合区域61b上形成的绝缘膜64部分的厚度。
如图12C所示，在绝缘膜64上形成掩模120，并将掩模120图案化，使得在边界区域61a和凹进部分66上形成的绝缘膜64部分被暴露。
接着，如图12D所示，通过蚀刻技术移除在边界区域61a和凹进部分66上形成的绝缘膜64部分。因此，绝缘膜64只保留在第一表面61的接合区域61b上。
然后，以与第一实施例类似的方式将SOI晶片14a和盖晶片60a相互接合。此外，形成穿透电极68等，且将堆叠晶片100划分成芯片。因此，制成图10所示的半导体器件。
也在上面描述的制造方法中，半导体衬底63通过在接合区域61b上形成的绝缘膜64接合到传感器单元10。因此，将实现类似于第一实施例的有利效果。
在本实施例中，通过湿法氧化在半导体衬底63的第一表面61上示例性地形成绝缘膜64。然而，可通过任何其它技术（例如CVD技术）形成绝缘膜64。
（第四实施例）
将参考图13A到图13E描述第四实施例。
在第四实施例中，根据第三实施例盖单元60的制造过程修改盖单元60的制造过程。其它特征类似于第三实施例，且因此将不重复对其它特征的描述。
如图13A所示，以图12A所示的类似方式在半导体晶片63a中形成凹进部分66。
接着，如图13B所示，以与图12B所示的湿法氧化类似的方式对半导体晶片63a执行湿法氧化。因此，在半导体晶片63a的第一表面61上形成第一绝缘膜64a，而在半导体晶片63a的第二表面62上形成绝缘膜90。
接着，如图13C所示，在第一绝缘膜64a上形成掩模120，并将掩模120图案化，以便通过执行与图12C类似的过程来暴露在边界区域61a和凹进部分66上形成的第一绝缘膜64a部分。
此外，如图13D所示，通过执行与图12D类似的过程来移除在边界区域61a和凹进部分66上形成的第一绝缘膜64a部分。因此，第一绝缘膜64a只保留在第一表面61的接合区域61b上。
接着，如图13E所示，再次执行湿法氧化。因此，在凹进部分66和边界区域61a上，形成只由第二绝缘膜64b组成的绝缘膜64。在接合区域61b上，形成由第一绝缘膜64a和第二绝缘膜64b组成的绝缘膜64。因此，在接合区域61b上形成的绝缘膜64部分的厚度大于在边界区域61a上形成的绝缘膜64部分的厚度。
然后，类似于第一实施例，将SOI晶片14a和盖晶片60a相互接合以产生堆叠晶片100。此外，形成穿透电极68等，且将堆叠晶片100划分成芯片。因此，产生图1所示的半导体器件。
也在上面描述的制造方法中，半导体衬底63通过在接合区域61b上形成的绝缘膜64接合到传感器单元10。因此，将实现类似于第一实施例的有利效果。
在本实施例中，在凹进部分66的表面上形成第二绝缘膜64b。因此，减少了电流漏泄。
在本实施例中，通过湿法氧化在半导体衬底63的第一表面61上示例性地形成第一绝缘膜64a和第二绝缘膜64b。然而，可通过任何其它技术，例如通过CVD技术来形成第一绝缘膜64a和第二绝缘膜64b。作为另一例子，可通过湿法氧化形成第一绝缘膜64a和第二绝缘膜64b中的一个，而通过CVD技术形成第一绝缘膜64a和第二绝缘膜64b中的另一个。
（第五实施例）
将参考图14A到图14D、图15A和图15B描述本公开的第五实施例。
在第五实施例中，根据第一实施例的盖单元60的制造过程修改盖单元60的制造过程。其它特征类似于第一实施例，且因此将不重复对其它特征的描述。
如图14A所示，以图6A所示的类似方式在半导体晶片64a中形成凹进部分66。在这种情况下，凹进部分66的开口边缘具有成角的形状，如图15A所示那样。
接着，如图14B所示，在高温下（例如在1170°C下）执行湿法氧化2个小时，以将凹进部分66的开口边缘弄圆。在这种情况下，在第一表面61和第二表面62上形成热氧化膜130。
接着，如图14C所示，移除在第一表面61和第二表面62上形成的热氧化膜130。
接着，如图14D所示，在950°C下执行湿法氧化11个小时。因此，在第一表面上形成绝缘膜64，而在第二表面62上形成绝缘膜90。因为凹进部分66的开口边缘被弄圆，所以应力较不可能集中在边界区域61a上。因此，在图14D的湿法氧化中，在第一表面61上（在边界区域61a和接合区域61b上）形成具有均匀厚度的绝缘膜64。
然后，类似第一实施例，将SOI晶片14a和盖晶片60a相互接合以产生堆叠晶片100。形成穿透电极68等，且将堆叠晶片100划分成芯片。因此，产生图1所示的半导体器件。
在上面描述的制造方法中，在边界区域61a和接合区域61b上形成具有均匀厚度的绝缘膜64。因此，当将SOI晶片14a和盖晶片60a相互接合时，半导体层13和在边界区域61a和接合区域61b上形成的绝缘膜64可相互接合。即，进一步增大了在传感器10和盖单元60之间的接合面积。因此，进一步提高了在传感器10和盖单元60之间的接合性能。
（第六实施例）
将参考图16和图17描述第六实施例。
在第六实施例中，与第一实施例的结构相比修改了盖单元60的结构。其它特征类似于第一实施例，且因此将不重复度对其它特征的描述。
在本实施例中，如图16和图17所示，在半导体衬底63中形成的凹进部分66具有矩形框架形状，使得在凹进部分66内部形成支柱部分69。支柱部分69由半导体衬底63提供。绝缘膜64在半导体衬底63的第一表面61上形成，第一表面61包括支柱部分69的端表面。支柱部分69的端表面对应于半导体衬底63的第一表面61的一部分。
在这种情况下，在支柱部分69的端表面的内接合区域61d上形成的绝缘膜64部分的厚度大于在支柱部分69的端表面的内边界区域61c上形成的绝缘膜64部分的厚度。如图17所示，内边界区域61c对应于限定框架形凹进部分66的内周边与支柱部分69的端表面之间的边界的区域。内接合区域61d对应于在支柱部分69的端表面上的由内边界区域61c包围的区域。在这种情况下，边界区域61a也被称为外边界区域61a，且接合区域61b也被称为外接合区域61b。此外，在内接合区域61d上形成的绝缘膜64部分的厚度等于在外边界61b上形成的绝缘膜64部分的厚度。
在这种情况下，内接合区域61d是在支柱部分69的端表面上的由内边界区域61c包围的区域。内接合区域61d的面积大于内边界区域61c的面积。
如图16所示，在支柱部分69的表面层部分中在对应于内接合区域61d的区域中形成杂质层67。类似于外接合区域61b的杂质层67，形成支柱部分69的杂质层67，以便当绝缘膜64在半导体衬底63的第一表面61上形成时与在内边界区域61c上的绝缘膜64的厚度相比，增加在内接合区域61d上的绝缘膜64的厚度。
传感器单元10包括具有与图2所示的感测部分16不同的形状的感测部分16。本实施例的感测部分16具有将被接合到盖单元60的接合部分52。
将具有支柱部分69的盖单元60接合到传感器单元10。特别地，在外接合区域61b上形成的绝缘膜64部分和在内接合区域61d上形成的绝缘膜64部分接合到传感器单元10的半导体层13。
如上所述，本公开被用于其中将布置在感测部分16中的接合部分52接合到盖单元60的支柱部分69的半导体器件。
在第一实施例的制造方法中，通过使凹进部分66形成为框架形状并通过将杂质离子注入到内接合区域61d以及外接合区域61b来产生上面描述的半导体器件。
（第七实施例）
将参考图18描述本公开的第七实施例。
在本实施例中，盖单元60具有与第六实施例的结构不同的结构。其它特征类似于第六实施例，且因此将不重复对其它特征的描述。
在本实施例中，如图18所示，也在支柱部分69中形成穿透电极68。传感器单元10也通过在支柱部分69中形成的穿透电极68电耦合到外部器件。即，本公开可用于需要在感测部分16内部与外部器件之间的电耦合的半导体器件。
（第八实施例）
将参考图19A到图19D描述第八实施例。
第八实施例的半导体器件具有与第一实施例的半导体类似的结构，除了在在SOI晶片14a上形成绝缘膜64之后将SOI晶片14a和半导体晶片63a相互接合。第八实施例的其它特征类似于第一实施例的特征，且因此将不重复对其它特征的描述。
在本实施例中，如图19A所示，制备SOI晶片14a。接着，在SOI晶片14a的半导体层13上形成绝缘膜64。可通过任何技术（例如湿法氧化技术和CVD技术）来制造绝缘膜64。
如图19B所示，绝缘膜64被图案化以形成开口64c，使得半导体层13的感测部分形成区域（其中感测部分16将被形成）被暴露。
接着，如图19C和图19D所示，通过执行与图5B和图5C类似的过程在SOI晶片14a中形成感测部分16。
然后，以与第一实施例类似的方式，将SOI晶片14a和盖晶片60a相互接合以产生堆叠晶片100。形成穿透电极68，且将堆叠晶片100划分成芯片。相应地，产生图1所示的半导体器件。
也在通过上述方法产生的半导体器件中，SOI晶片14a和半导体晶片63a通过绝缘膜64相互接合。因为在半导体层13的平坦表面上形成绝缘膜64，所以即使通过湿法氧化制成绝缘膜64，绝缘膜64也较不可能被部分地加厚。相应地，在SOI晶片14a和半导体晶片63a之间的接合面积增加了。
（其它实施例）
在上面描述的实施例的半导体器件中，在传感器单元10中示例性形成用于检测加速度的感测部分16。然而，感测部分16不限于检测加速度的传感器。例如，在传感器单元10中形成的感测部分可以是用于检测角速度的传感器。此外，感测部分16的结构不限于上面描述的实施例。即，感测部分16不总是必须具有可移动部分20。感测部分16可以没有可移动部分20。感测部分16可被配置成使得电阻值根据温度而变化。
在上面描述的实施例的半导体器件中，通孔68a具有圆柱形形状。然而，通孔68a的形状不限于圆柱形形状。例如，通孔68a具有大体圆锥形的形状，如图20所示那样。作为另一例子，通孔68a具有矩形柱形状或矩形圆锥形形状，其具有矩形形状或方形形状的横截面。
在第一实施例的半导体器件的制造方法中，在半导体晶片63a的第一表面61上形成氧化膜80以限制向外扩散和沟道效应。可选地，该制造方法可以没有形成氧化膜80的步骤。
此外，在第一实施例的半导体器件中，在通孔68a被形成的区域中并不总是必须有杂质层67。即，如图21所示，可以不在通孔68a被形成的区域中形成杂质层67。在这种情况下，在未形成杂质层67的区域上形成的绝缘膜64部分的厚度小于在形成杂质层67的区域上形成的绝缘膜64部分的厚度。然而，当通孔68a形成时，移除在未形成杂质层67的区域上形成的绝缘膜64部分。因此，在未形成杂质层67的区域上形成的绝缘膜64部分的厚度具有较小的厚度不是问题。
在第一实施例的半导体器件中，在半导体衬底63的第一表面61上，设置在凹进部分66的外缘上的外缘区域示例性地由边界区域61a和接合区域61b组成。作为另一例子，外缘区域还可包括在边界区域61a和接合区域61b之间的中间区域61e。即，边界区域61a由中间区域61e包围，且中间区域61e由接合区域61b包围。换句话说，接合区域61b的内端被提供为中间区域61e，且在半导体衬底63中，杂质层67可只被布置在对应于接合区域61b的区域中。
在这种情况下，虽然在中间区域61e上形成的绝缘膜64部分的厚度小于在边界区域61a和接合区域61b上形成的绝缘膜64部分的厚度，将在接合区域61b上形成的绝缘膜64部分接合到半导体层13。因此，将实现类似于上面描述的第一实施例的有利效果。图22是对应于图1中的部分IV的放大示意性横截面视图。
可通过以各种方式组合上面描述的实施例来提供半导体器件。例如，第二实施例可与第六实施例或第七实施例组合。即，在半导体晶片63a中形成具有矩形框架形状的凹进部分66，且接着在半导体晶片63a的第一表面61上形成绝缘膜64。在绝缘膜64上形成氮化膜110之后，将氮化膜110图案化，使得在接合区域61b和内区域61d上形成的绝缘膜64部分被暴露。然后，再次执行湿法氧化。作为结果，在内接合区域61d上形成的绝缘膜64部分的厚度被增大为大于在外边界区域61a和内边界区域61c上形成的绝缘膜64部分的厚度。此外，在内接合区域61d上形成的绝缘膜64部分的厚度与在外接合区域61b上形成的绝缘膜64部分的厚度相同。
例如，第三实施例可与第六实施例或第七实施例组合。在这样的情况下，外边界区域61a、内边界区域61c和凹进部分66的表面从绝缘膜64暴露。
例如，第四实施例可与第六实施例或第七实施例组合。在这样的情况下，在外边界区域61a、内边界区域61c和凹进部分66的表面从第一绝缘膜64a暴露之后，形成第二绝缘膜64b。
例如，第五实施例可与第六实施例或第七实施例组合。在这样的情况下，在半导体晶片63a中形成具有矩形框架形状的凹进部分66之后，在1170°C下执行湿法氧化2个小时。作为结果，凹进部分66的开口边缘被弄圆，且支柱部分69的端表面的边缘被弄圆。
例如，第八实施例可与第六实施例或第七实施例组合。在这样的情况下，在传感器单元10上形成绝缘膜64。
虽然只有选定的示例性实施例被选择来说明本公开，但是根据本公开中，对本领域中的技术人员来说明显的是，可在其中进行各种变化和修改，而不偏离如在所附权利要求中限定的本公开的范围。此外，根据本公开的示例性实施例的前述描述仅为了说明而被提供，且不是为了限制如所附权利要求及其等同形式所限定的本公开的目的。

Claims (12)

1.一种半导体器件，包括：
传感器单元（10），其包括与所述传感器单元（10）的表面相邻的感测部分（16），所述感测部分（16）根据物理量来输出传感器信号；
半导体衬底（63），其具有与所述传感器单元（10）相对的表面（61），所述半导体衬底（63）限定了在与所述感测部分（16）相对的区域处从所述半导体衬底（63）的所述表面（61）凹进的凹进部分（66）；以及
绝缘膜（64），其被布置在所述传感器单元（10）的所述表面与所述半导体衬底（63）的所述表面（61）之间，其中
所述传感器单元（10）和所述半导体衬底（63）被堆叠成使得在所述传感器单元（10）和所述半导体衬底（63）的所述凹进部分（66）之间设置气密性密封室（70），且所述感测部分（16）被布置在所述气密性密封室（70）中，
所述半导体衬底（63）的被设置在所述凹进部分（66）的外缘上的所述表面（66）包括边界区域（61a）和接合区域（61b），所述边界区域（61a）位于所述凹进部分（66）的周边处，所述接合区域（61b）位于所述边界区域（61a）的外缘上，
所述接合区域（61b）具有比所述边界区域（61a）的面积大的面积，并且
所述半导体衬底（63）的所述表面（61）的所述接合区域（61b）通过所述绝缘膜（64）接合到所述传感器单元（10）。
2.如权利要求1所述的半导体器件，其中
所述绝缘膜（64）形成在所述半导体衬底（63）的所述表面（66）上，
所述绝缘膜（64）具有不均匀的厚度，使得所述绝缘膜（64）的被布置在所述接合区域（61b）上的一部分的厚度大于所述绝缘膜（64）的被布置在所述边界区域（61a）上的一部分的厚度，并且
所述绝缘膜（64）的被布置在所述接合区域（61b）上的所述部分被接合到所述传感器单元（10）的所述表面。
3.如权利要求1或2所述的半导体器件，其中
所述半导体衬底（63）在所述半导体衬底（63）的表面层部分中在对应于所述接合区域（61b）的区域处具有杂质层（67），所述表面层部分提供所述半导体衬底（63）的所述表面（61）。
4.如权利要求1所述的半导体器件，其中
在所述传感器单元（10）的所述表面与所述半导体衬底（63）的所述表面（61）之间，所述绝缘膜（64）只被布置在与所述半导体衬底（63）的所述表面（61）的所述接合区域（61b）对应的区域中。
5.如权利要求1或2所述的半导体器件，其中
所述边界区域（61a）被称为外边界区域（61a），而所述接合区域（61b）被称为外接合区域（61b），
所述传感器单元（10）包括在所述感测部分（60）中的接合部分（52），所述接合部分（52）被接合到所述绝缘膜（64），
所述凹进部分（66）具有矩形框架形状，且所述半导体衬底（63）具有支柱部分（69），所述支柱部分（69）位于所述凹进部分（66）的所述矩形框架形状中以限定所述矩形框架形状的内周边，
所述支柱部分（69）的与所述感测部分（60）相对的端表面包括内边界区域（61c）和内接合区域（61d），所述内边界区域（61c）限定所述凹进部分（66）与所述支柱部分（69）的所述端表面之间的边界，所述内接合区域（61d）在所述内边界区域（61c）中，
所述内接合区域（61d）具有比所述内边界区域（61c）的面积大的面积，
所述绝缘膜（64）具有不均匀的厚度，使得所述绝缘膜（64）的被布置在所述内接合区域（61d）上的一部分的厚度大于所述绝缘膜（64）的被布置在所述内边界区域（61c）上的一部分的厚度和所述绝缘膜（64）的被布置在所述外边界区域（61a）上的一部分的厚度，并且所述绝缘膜（64）的被布置在所述内接合区域（61d）上的所述部分的厚度等于所述绝缘膜（64）的被布置在所述外接合区域（61b）上的所述部分的厚度，并且
所述绝缘膜（64）的被布置在所述接合区域（61b）上的所述部分和所述内接合区域（61d）的所述部分被接合到所述传感器单元（10）。
6.如权利要求5所述的半导体器件，还包括：
穿透电极（68），其在所述半导体衬底（63）和所述传感器单元（10）被堆叠的堆叠方向上穿过所述支柱部分（69）和所述绝缘膜（64）的被布置在所述支柱部分（69）的所述端表面上的一部分，所述穿透电极（68）电耦合到所述感测部分（60）。
7.一种制造半导体器件的方法，所述方法包括：
在第一半导体晶片（14a）的每个芯片形成区域中形成感测部分（60），当所述第一半导体晶片（14a）被划分成芯片时，所述芯片形成区域提供所述半导体器件的传感器单元（10）；
在第二半导体晶片（63a）的每个相对区域的表面中形成凹进部分（66），当所述第二半导体晶片（63a）被划分成芯片时，所述相对区域提供所述半导体器件的半导体衬底（63）；
在所述第二半导体晶片（63a）的表面（61）中的所述凹进部分（66）的外缘区域上形成绝缘膜（64），使得所述绝缘膜的形成在接合区域（61b）上的一部分的厚度大于所述绝缘膜的形成在边界区域（61a）上的一部分的厚度，所述边界区域（61a）是所述外缘区域的一部分并被界定在所述凹进部分（66）的周边处，所述接合区域（61b）是所述外缘区域的一部分并被界定在所述边界区域（61a）的外缘上，所述接合区域（61b）具有比所述边界区域（61a）的面积大的面积；
接合所述第一半导体晶片（14a）和所述第二半导体晶片（63a），使得所述感测部分（16）被布置在设置在所述第一半导体晶片（14a）与所述第二半导体晶片（63a）的所述凹进部分（66）之间的气密性密封室（70）中，且所述第一半导体晶片（14a）与所述绝缘膜（64）的形成在所述接合区域（61b）上的所述部分相互接合；以及
将接合后的所述第一半导体晶片和所述第二半导体晶片划分成芯片。
8.如权利要求7所述的方法，其中
形成所述绝缘膜包括：
通过将杂质离子注入到所述第二半导体晶片（63a）的所述接合区域（61b）并激活所述杂质来形成杂质层（67）；以及
热氧化所述第二半导体晶片（63a），使得在所述接合区域（61b）处的氧化比在所述边界区域（61a）处的氧化加速得更多，由此所述绝缘膜（64）的形成在所述接合区域（61b）上的所述部分的厚度大于所述绝缘膜的形成在所述边界区域（61a）上的所述部分的厚度。
9.如权利要求7所述的方法，其中
形成所述绝缘膜包括：
通过热氧化所述第二半导体晶片（63a）来在所述第二半导体晶片（63a）的所述表面（61）上形成热氧化膜；
在所述热氧化膜上形成氧气不透过膜（110），所述不透过膜（110）限制氧气的透过；
将所述氧气不透过膜（110）图案化，使得所述热氧化膜的形成在所述接合区域（61b）上的一部分被暴露；
通过再次热氧化所述第二半导体晶片（63a）来将所述热氧化膜的形成在所述接合区域（61b）上的所述部分的厚度增加到大于所述热氧化膜的形成在所述边界区域（61a）上的一部分的厚度，由此所述绝缘膜（64）由所述热氧化膜提供。
10.如权利要求7所述的方法，其中
形成所述绝缘膜（64）包括：
在所述第二半导体晶片（63a）的所述表面（61）上形成第一绝缘膜（64a）；
在所述第一绝缘膜（64a）上形成掩模（120）；
将所述掩模（120）图案化，使得所述第一绝缘膜（64a）的形成在所述边界区域（61a）上的一部分被暴露；
移除所述第一绝缘膜（64a）的形成在所述边界区域（61a）上的所述部分；以及
在所述第一绝缘膜（64a）上形成第二绝缘膜（64b），使得所述绝缘膜（64）的形成在所述接合区域（61b）上的所述部分由所述第一绝缘膜（64a）和所述第二绝缘膜（64b）提供，所述绝缘膜（64）的形成在所述边界区域（61a）上的所述部分由所述第一绝缘膜（64a）提供，且所述绝缘膜（64）的形成在所述接合区域（61b）上的所述部分的厚度大于所述绝缘膜（64）的形成在所述边界区域（61a）上形成的所述部分的厚度。
11.一种制造半导体器件的方法，所述方法包括：
在第一半导体晶片（14a）的每个芯片形成区域中形成感测部分（60），当所述第一半导体晶片（14a）被划分成芯片时，所述芯片形成区域提供所述半导体器件的传感器单元（10）；
在第二半导体晶片（63a）的每个相对区域的表面中形成凹进部分（66），当所述第二半导体晶片（63a）被划分成芯片时，所述相对区域提供所述半导体器件的半导体衬底（63）；
只在所述第二半导体晶片（63a）的表面（61）中的外缘区域的接合区域（61b）上形成绝缘膜（64），所述外缘区域被限定在所述第二半导体晶片（63a）的所述表面（61）中的所述凹进部分（66）的外缘上，所述外缘区域包括被限定在所述凹进部分（66）的周边处的边界区域（61a）和被限定在所述边界区域（61a）的外缘上的接合区域（61b），所述接合区域（61b）具有比所述边界区域（61a）的面积大的面积；
接合所述第一半导体晶片（14a）和所述第二半导体晶片（63a），使得所述感测部分（16）被布置在设置在所述第一半导体晶片（14a）与所述第二半导体晶片（63a）的所述凹进部分（66）之间的气密性密封室（70）中，且将所述第一半导体晶片（14a）与形成在所述接合区域（61b）上的所述绝缘膜（64）相互接合；以及
将接合后的所述第一半导体晶片和所述第二半导体晶片划分成芯片。
12.如权利要求11所述的方法，其中
形成所述绝缘膜（64）包括：
在所述第二半导体晶片（63a）的所述表面（61）上形成绝缘膜；
在所述绝缘膜上形成掩模（120）；
将所述掩模（120）图案化，使得所述绝缘膜的形成在所述边界区域（61a）上的一部分被暴露；以及
移除所述绝缘膜（64）的形成在所述边界区域（61a）上的所述部分。
CN2013101014384A 2012-03-27 2013-03-27 半导体器件和用于制造该半导体器件的方法 Pending CN103359678A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-071704 2012-03-27
JP2012071704 2012-03-27
JP2012-247660 2012-11-09
JP2012247660A JP5874609B2 (ja) 2012-03-27 2012-11-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN103359678A true CN103359678A (zh) 2013-10-23

Family

ID=49154970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101014384A Pending CN103359678A (zh) 2012-03-27 2013-03-27 半导体器件和用于制造该半导体器件的方法

Country Status (4)

Country Link
US (1) US9029960B2 (zh)
JP (1) JP5874609B2 (zh)
CN (1) CN103359678A (zh)
DE (1) DE102013205249A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113023666A (zh) * 2021-02-23 2021-06-25 太原理工大学 一种用于硅基平板微热管的灌封方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772873B2 (ja) * 2012-06-13 2015-09-02 株式会社デンソー 静電容量式物理量センサ
CN104249991B (zh) 2013-06-26 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
EP2848586A1 (en) * 2013-09-13 2015-03-18 Teknologian Tutkimuskeskus VTT Wafer level encapsulation structure and fabrication method thereof
WO2015072083A1 (ja) * 2013-11-18 2015-05-21 パナソニックＩｐマネジメント株式会社 センサ素子とその製造方法
CN104773704B (zh) * 2014-01-14 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种晶圆接合的检测结构、制备方法以及检测方法
JP6237440B2 (ja) * 2014-04-23 2017-11-29 株式会社デンソー 物理量センサおよびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222011A1 (en) * 2006-03-27 2007-09-27 Commissariat A L'energie Atomique Resonant inertial microsensor with variable thickness produced by surface engineering
JP2008256495A (ja) * 2007-04-04 2008-10-23 Denso Corp センサ装置
CN101339202A (zh) * 2007-07-02 2009-01-07 株式会社电装 半导体器件及其制造方法
US20090261430A1 (en) * 2008-04-22 2009-10-22 Denso Corporation Physical quantity sensor and method for manufacturing the same
JP2009289838A (ja) * 2008-05-27 2009-12-10 Panasonic Electric Works Co Ltd センサ装置の製造方法
US20100176466A1 (en) * 2009-01-09 2010-07-15 Denso Corporation Semiconductor device and method of making the same
US20100252898A1 (en) * 2009-04-06 2010-10-07 Denso Corporation Semiconductor device and method of manufacturing the same
CN102160185A (zh) * 2008-09-22 2011-08-17 阿尔卑斯电气株式会社 Mems传感器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0623782B2 (ja) * 1988-11-15 1994-03-30 株式会社日立製作所 静電容量式加速度センサ及び半導体圧力センサ
JPH03283636A (ja) 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
DE69333722T2 (de) * 1993-05-31 2005-12-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen
DE19537814B4 (de) 1995-10-11 2009-11-19 Robert Bosch Gmbh Sensor und Verfahren zur Herstellung eines Sensors
JPH10303088A (ja) 1997-04-30 1998-11-13 Tokin Corp 半導体装置の製造方法
DE19819456B4 (de) * 1998-04-30 2011-06-09 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements
CA2607918A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
WO2007004119A2 (en) * 2005-06-30 2007-01-11 Koninklijke Philips Electronics N.V. A method of manufacturing a mems element
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
EP2011762B1 (en) * 2007-07-02 2015-09-30 Denso Corporation Semiconductor device with a sensor connected to an external element
JP5000625B2 (ja) * 2008-11-13 2012-08-15 アルプス電気株式会社 Ｍｅｍｓセンサ及びその製造方法
JP4784641B2 (ja) * 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
JP5177015B2 (ja) 2009-02-27 2013-04-03 富士通株式会社 パッケージドデバイスおよびパッケージドデバイス製造方法
JP2010224176A (ja) * 2009-03-23 2010-10-07 Nec Corp 光モジュール
JP5392296B2 (ja) * 2009-04-06 2014-01-22 株式会社デンソー 半導体装置およびその製造方法
JP5732203B2 (ja) * 2010-05-21 2015-06-10 日立オートモティブシステムズ株式会社 複合センサの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222011A1 (en) * 2006-03-27 2007-09-27 Commissariat A L'energie Atomique Resonant inertial microsensor with variable thickness produced by surface engineering
JP2008256495A (ja) * 2007-04-04 2008-10-23 Denso Corp センサ装置
CN101339202A (zh) * 2007-07-02 2009-01-07 株式会社电装 半导体器件及其制造方法
US20090261430A1 (en) * 2008-04-22 2009-10-22 Denso Corporation Physical quantity sensor and method for manufacturing the same
JP2009289838A (ja) * 2008-05-27 2009-12-10 Panasonic Electric Works Co Ltd センサ装置の製造方法
CN102160185A (zh) * 2008-09-22 2011-08-17 阿尔卑斯电气株式会社 Mems传感器
US20100176466A1 (en) * 2009-01-09 2010-07-15 Denso Corporation Semiconductor device and method of making the same
US20100252898A1 (en) * 2009-04-06 2010-10-07 Denso Corporation Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113023666A (zh) * 2021-02-23 2021-06-25 太原理工大学 一种用于硅基平板微热管的灌封方法
CN113023666B (zh) * 2021-02-23 2023-12-12 太原理工大学 一种用于硅基平板微热管的灌封方法

Also Published As

Publication number Publication date
JP2013228357A (ja) 2013-11-07
US9029960B2 (en) 2015-05-12
US20130256813A1 (en) 2013-10-03
DE102013205249A1 (de) 2013-10-02
JP5874609B2 (ja) 2016-03-02

Similar Documents

Publication Publication Date Title
CN103359678A (zh) 半导体器件和用于制造该半导体器件的方法
US8748998B2 (en) Sensor module
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
US9242850B2 (en) Out-of-plane spacer defined electrode
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US9835507B2 (en) Dynamic quantity sensor
US8601879B2 (en) Capacitance type pressure sensor and method for manufacturing a capacitance type pressure sensor
US8940616B2 (en) Bonding method using porosified surfaces for making stacked structures
CN109553065A (zh) 微机电系统装置与微机电系统的封装方法
CN107250807B (zh) 半导体装置及其制造方法
TWI634069B (zh) 混合整合構件及其製造方法
TW201322366A (zh) 感測器製程
CN105097809A (zh) 半导体器件中的机械应力去耦合
CN108351267A (zh) 电容式压力传感器及其制造方法
US10173887B2 (en) Epi-poly etch stop for out of plane spacer defined electrode
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
US9550669B2 (en) Vertical pressure sensitive structure
US10209155B2 (en) Physical quantity sensing semiconductor device and method for manufacturing the same
US7531229B2 (en) Microstructured component and method for its manufacture
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP2007292658A (ja) 圧力センサ及びこの製造方法
TW201431774A (zh) 振動元件之製造方法
WO2009061168A1 (en) Fabrication method of a micromechanical device
JP3580285B2 (ja) 半導体力学量センサの製造方法
JP2005031092A (ja) 半導体力学量センサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023