CN104773704B - 一种晶圆接合的检测结构、制备方法以及检测方法 - Google Patents

一种晶圆接合的检测结构、制备方法以及检测方法 Download PDF

Info

Publication number
CN104773704B
CN104773704B CN201410016061.7A CN201410016061A CN104773704B CN 104773704 B CN104773704 B CN 104773704B CN 201410016061 A CN201410016061 A CN 201410016061A CN 104773704 B CN104773704 B CN 104773704B
Authority
CN
China
Prior art keywords
resistance
connection end
conductive material
metal layer
interconnecting metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410016061.7A
Other languages
English (en)
Other versions
CN104773704A (zh
Inventor
郑超
骆凯玲
刘炼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410016061.7A priority Critical patent/CN104773704B/zh
Publication of CN104773704A publication Critical patent/CN104773704A/zh
Application granted granted Critical
Publication of CN104773704B publication Critical patent/CN104773704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明涉及一种晶圆接合的检测结构、制备方法以及检测方法,检测结构,包括:MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;所述覆盖层和所述MEMS衬底之间通过所述连接端和所述互连金属层接合为一体,所述连接端和所述互连金属层的接合处形成有接合界面。本发明所述测试结构的优点在于:(1)不会破坏器件(Device),测试后可以继续封装使用。(2)通过改变制备工艺(Process Flow),不会对器件造成影响。

Description

一种晶圆接合的检测结构、制备方法以及检测方法
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种晶圆接合的检测结构、制备方法以及检测方法。
背景技术
随着半导体技术的不断发展,在运动传感器(motion sensor)类产品的市场上,智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术,并且随着技术的更新,这类传动传感器产品的发展方向是规模更小的尺寸,高质量的电学性能和更低的损耗。
其中,MEMS压力传感器广泛应用于汽车电子:如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器;消费电子:如胎压计、血压计、橱用秤、健康秤,洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器,空调压力传感器,洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器;工业电子:如数字压力表、数字流量表、工业配料称重等。
目前现有技术中大多MEMS器件的制备方法如图1a-1d所示,首先提供半导体衬底101,在所述半导体衬底101上形成氧化物层102、半导体材料层103,然后图案化所述氧化物层102、半导体材料层103以及部分所述半导体衬底101,以在所述衬底中形成凹槽,以及凸起端,形成MEMS器件的覆盖层(cap),然后提供MEMS衬底204,并在所述MEMS衬底204上形成元器件,然后将所述MEMS衬底204和所述覆盖层接合在一起,形成MEMS器件,在所述接合过程可以通过共晶接合或者热键合的方法接合为一体。
在MEMS工艺中,出现了全新晶圆和晶圆之间的(wafer to wafer)的接合过程(Bonding process),使两片晶圆粘贴在一起,需要一种新的检测手段来检测和监控(Monitor)两片晶圆粘贴的牢固程度(Bonding Quality)。现有技术中大都选用剪切试验(shear test)进行测试,所述剪切试验(sheartest)是指用静拉伸或压缩力,通过相应的剪切器具,使垂直于试样纵轴的一个横截面受剪,或相距有限的两个横截面对称受剪,测定其力学性能的试验,而所述方法为破坏性的测试方法,对晶圆进行粘贴的牢固程度(Bonding Quality)的测试,被测器件无法继续使用。
此外,使用取样式(sampling)的检测方式,在晶圆上的固定位置做破坏性测试。取样点有限,无法全面反映出整片晶圆(Wafer)的接合质量(Bonding Quality)。
因此,随着技术的发展,在MEMS器件以及其他器件的制备过程中会应用到两个晶圆接合的技术,但是所述晶圆之间接合质量的检测却存在各种问题,一是破坏性的检测,使检测后的器件不能使用,二是在取样过程中由于受取样的限制不能对整个晶圆进行有效地监控,所以需要对目前的检测结构、检测方法进行改进,以消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种种晶圆接合的检测结构,包括:
MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;
覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;
所述覆盖层和所述MEMS衬底之间通过所述连接端和所述互连金属层接合为一体,所述连接端和所述互连金属层的接合处形成有接合界面。
作为优选,所述互连金属层、所述接合界面以及所述导电材料层形成3D电阻结构。
作为优选,所述测试结构还包括电阻测试器件,所述电阻测试器件的两端分别连接所述MEMS元器件两侧的所述互连金属层,以测试所述测试结构的电阻。
作为优选,所述测试结构还包括互连金属层测试元件,以测量所述互连金属层的电阻.
作为优选,所述测试结构还包括导电材料层测试元件,以测量所述导电材料层的电阻。
作为优选,所述连接端主体和所述导电材料层之间还设置有隔离层。
作为优选,所述互连金属层选用金属Al;
所述导电材料层选用Ge。
本发明还提供了一种晶圆接合的检测结构的制备方法,包括:
提供MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;
提供覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上的导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;
将所述覆盖层和所述MEMS衬底通过所述连接端和所述互连金属层接合为一体,在所述连接端和所述互连金属层的接合处形成接合界面。
作为优选,所述覆盖层的形成方法为:
提供半导体衬底;
在所述半导体衬底上形成隔离层;
图案化所述半导体衬底和所述隔离层,以形成所述凹槽和位于所述凹槽两侧的连接端图案;
在所述隔离层上以及所述凹槽中形成导电材料层。
作为优选,所述互连金属层选用金属Al;
所述导电材料层选用Ge。
作为优选,所述导电材料层通过管炉沉积法形成。
作为优选,所述方法还包括通过WAT探针将所述互连金属层和电阻测试器件相连接的步骤。
本发明还提供了一种选上述的检测结构进行检测的方法,所述方法通过测量所述覆盖层和所述MEMS衬底接合后器件的电阻R,通过所述电阻R的大小对晶圆接合质量进行评价和监控。
作为优选,所述电阻R包括互连金属层的电阻R1、所述接合界面的电阻R2以及所述导电材料层的电阻R3,其中R=2R1+2R2+R3。
作为优选,所述方法还包括测量所述互连金属层的电阻R1的步骤。
作为优选,所述方法还包括测量导电材料层的电阻R3的步骤。
作为优选,根据测量得到的电阻R、电阻R1以及电阻R3计算所述R2,以更加准确的对所述晶圆接合质量进行评价和监控。
作为优选,通过WAT的方法来测量所述电阻R、所述电阻R1以及所述电阻R3,以实现整片晶圆的评价和监控。
本发明为了解决现有技术中使用破坏性的剪切试验(Shear Test)的方式来测试接合质量(Bonding Quality)的缺点,通过改变制备工艺(Process Flow),设计一种3D的电阻结构当作测试结构(testkey)并用WAT的方法来测量电阻结构的阻值的大小来体现接合质量(Bonding Quality)。
本发明所述测试结构的优点在于:
(1)不会破坏器件(Device),测试后可以继续封装使用。
(2)通过WAT的测试手段,来实现整片晶圆(Wafer)的检查和监控(Monitor),覆盖面积广,更能真实反映整片晶圆的状况。
(3)通过改变制备工艺(Process Flow),不会对器件造成影响。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1a-1d为现有技术中MEMS器件及测试结构的制备过程示意图;
图2a-2e为本发明一具体实施方式中MEMS器件及测试结构的制备过程示意图,其中图2e右侧的图为左侧图形中标注区域的局部放大图;
图3为本发明一具体实施方式中所述测试结构中的电流流向示意图;
图4为本发明一具体实施方式中所述测试结构的制备工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明所述测试结构、制备方法及其测试方法。显然,本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
本发明提供了一种晶圆接合的检测结构,包括:
MEMS衬底,所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧的MEMS衬底中形成有互连金属层;
覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上的隔离层,其中,所述凹槽的表面上也形成有所述导电材料层;
所述覆盖层和所述MEMS衬底之间通过所述连接端和所述互连金属层接合为一体,以形成所述测试结构。
其中在所述测试结构中,其中所述连接端和所述互连金属层接合处还形成有接合界面,所述接合界面是在接合过程中所述连接端的导电材料层和所述互连金属层相互扩散形成的混合界面。
在该测试结构中,所述互连金属层、所述接合界面、以及所述导电材料层形成3D的电阻结构,通过测量所述3D电阻结构的电阻值来判断两晶圆的接合质量。
所述结构还包括电阻测试器件,所述电阻测试器件的两端分别连接所述MEMS元器件两侧的所述互连金属层,以测试所述器件的电阻。
下面结合附图对本发明的所测试结构作进一步的说明。
实施例1
图2e为本发明一具体实施方式中测试结构的结构示意图,其中图2e右侧的图为左侧图形中标注区域的局部放大图;
在所述测试结构中包括两个晶圆之间的接合,其中位于下方的为形成MEMS元器件的晶圆,在所述晶圆中包括半导体衬底(图中未示出),所述半导体可以选用本领域常用的各种材料,在所述半导体衬底中还形成有各种器件,例如各种CMOS器件等,从而将CMOS工艺和所述MEMS工艺将接合,形成CMEMS工艺,所形成的器件以及形成方法均可以根据需要进行设计和制备,在此不再赘述。
所述测试结构还包括MEMS衬底204,在所述MEMS衬底204上形成MEMS元器件,其中所述MEMS元器件的种类根据所要形成的MEMS器件的种类进行确定,例如如果要形成加速度或者惯性传感器等器件,则所述MEMS元器件可以为陀螺仪或者移动块等,如果要形成压力传感器等,则在所述MEMS衬底中形成含有空腔的电容器以及压力传感膜等。根据形成的MEMS器件的不同在所述MEMS衬底上或者MEMS衬底中形成各种元器件,以便最后形成各种传感器。
要和所述MEMS元器件的晶圆接合的,位于所述MEMS元器件的晶圆上方的晶圆为覆盖层(cap),所述覆盖层(cap)和所述MEMS衬底接合后形成密闭的传感器空腔,从而形成各种传感器器件。
所述上下两个晶圆之间的接合可以通过共晶接合或者热键合的方法键合在一起。
下面接合附图对MEMS晶圆以及所述覆盖层进行说明,如图2e所示,在所述MEMS衬底204中形成有MEMS元器件206,在所述MEMS元器件206的两侧形成有互连金属层205,其中所述互连金属层选用金属Al,但是并不局限于金属Al。
作为优选,在所述MEMS衬底上形成有层间介电层,所述互连金属层205形成于所述层间介电层中,所述两互连金属层之间相互隔离,其形成方法为首先沉积层间介电层,然后图案化形成沟槽,在所述沟槽中填充导电材料,例如金属Al,然后平坦化,进而形成所述互联金属层,所述互连金属层用于和覆盖层接合,以形成整体。
所述MEMS元器件206的种类以及形成方法可以根据需要进行设置,并不局限于某一种,在此不再举例说明。
所述覆盖层整体呈“凹”字形,在形成所述覆盖层后将所述覆盖层倒置,形成倒“凹”字形,然后和所述MEMS衬底204接合为一体,下面接合附图介绍所述覆盖层时以所述覆盖层倒置状态下进行说明。
如图2e所示,所述覆盖层包括连接端,所述连接端为凸起状,如所述凹字形的两侧,在所述连接端之间还形成有凹槽,所述凹槽在和所述MEMS衬底204接合之后形成器件的空腔。其中所述连接端用于和所述MEMS衬底中的互联金属层205相接合。
其中,所述连接端主体的表面以及所述凹槽的内表面都形成有导电材料层203,其中所述导电材料层可以选用各种金属材料或者半导体材料,在本发明所述导电材料层优选为Ge,在形成所述导电材料层之后所述连接端的表面为所述导电材料层203。
作为进一步的优选,在所述连接端中在所述连接端主体和所述导电材料层203之间还形成有隔离层202,其中所述隔离层202选用氧化物材料,例如选用SiO2等,但也并不局限于所述材料。
在所述连接端和所述互联金属层205接合处好形成有接合界面,如图2e右侧图形所示,所述接合界面具有一定的电阻,所述接合界面的形成是所述连接端和所述互联金属层205的材料在接合时相互扩散形成的混合材料层,所述混合材料层的电阻和所述导电材料层203、所述互连金属层205的电阻不同,因此可以通过测量所述接合界面的电阻对所述接合质量进行评价。
在实现所述两晶圆的接合之后,所述互连金属层205、接合界面以及所述导电材料层203形成3D电阻结构,通过测试所述3D电阻结构对所述晶圆的接合进行评价。
为了更加准确测试所述3D电阻结构,所述测试结构还包括电阻测试器件,所述电阻测试器件的两端分别连接所述MEMS元器件两侧的所述互连金属层205,以测试所述器件的电阻。作为优选,所述电阻测试器件通过WAT探针和所述互连金属层205相连接。
其中,所述3D电阻结构中的电阻包括互连金属层205的电阻、导电材料层203的电阻,因此为了更加准确的对所述接合质量进行评价,需要排除所述互连金属层205的电阻、导电材料层203的电阻的影响,所述测试结构中还进一步包括互连金属层测试元件,以测量所述互连金属层205的电阻;所述测试结构还包括导电材料层测试元件,以测量所述导电材料层203的电阻。
在测得所述互连金属层205的电阻和所述导电材料层203的电阻之后,从所述3D电阻结构中扣除后即可得到所述接合界面的电阻,进而更加准确的对所述接合质量进行评价。
所述测试结构可以使晶圆可接受测试(wafer acceptance test,WAT)进行测试,晶圆可接受测试(wafer acceptance test,WAT),所述WAT方法是针对专门测试图形(test key)进行测试通过电参数来控制各步工艺是否正常和稳定,通过WAT的测试手段,来实现整片晶圆(Wafer)的检查和监控(Monitor),覆盖面积广,更能真实反映整片晶圆的状况。
实施例2
本发明还提供了一种选用上述测试结构对晶圆接合质量进行检测的方法,在所述方法中将所述电阻测试器件通过WAT的探针连接至所述互联金属层205上,在施加电压的情况下测量电阻值,在所述情况下所述电流的流向如图3所示,所述电流经所述MEMS衬底204中一端的所述互联金属层进入图所述接合界面,然后经接合界面进入所述导电材料层203,在流经所述导电材料层203后进入另一端的接合界面,最后到MEMS衬底204中另一端的所述互联金属层,然后经WAT的探针连接至电阻测试器件,在该过程中测试的电阻为所述互连金属层205、接合界面以及所述导电材料层203形成3D电阻结构的电阻R。
所述电阻R包括互连金属层的电阻R1、所述接合界面的电阻R2以及所述导电材料层的电阻R3,其中R=2R1+2R2+R3。
作为优选,所述方法还包括:
测量所述互连金属层205的电阻R1;
测量导电材料层203的电阻R3。
然后根据测量得到的电阻R、电阻R1以及电阻R3计算所述R2,以更加准确的对所述晶圆接合质量进行评价和监控。
在所述方法中选用晶圆可接受测试(wafer acceptance test,WAT)测试电阻R、电阻R1以及电阻R3,通过WAT的测试手段,来实现整片晶圆(Wafer)的检查和监控(Monitor),覆盖面积广,更能真实反映整片晶圆的状况。
实施例3
在本发明中所述测试结构的实现是通过改变所述MEMS器件的制备工艺流程实现的,不会对所述器件结构造成影响,因此所述测试结构改变了现有技术中破坏性的测试。
下面接合附图2a-2e对本发明中所述测试结构的制备方法做进一步的说明。
首先执行步骤201,提供半导体衬底201,在所述半导体衬底201上形成隔离层202。
具体地,参照图2a,所述半导体衬底201可以选用本领用常用的半导体材料,在该实施例中所述半导体衬底201选用硅。
其中,所述隔离层202可以选用本领用常用的绝缘材料,例如SiO2、SiN、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者,也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。作为优选,在本发明的一具体实施方式中选用SiO2,但并不局限于该实例。
执行步骤202,图案化所述部分半导体衬底201以及所述隔离层202,以在所述半导体衬底201中形成凹槽,以及位于凹槽两侧的连接端主体。
具体地,参照图2b,在本发明的一具体地实施方式中,所述图案化方法为:首先在所述隔离层202上形成掩膜层,例如隔离层202上形成有机分布层(Organic distribution layer,ODL),含硅的底部抗反射涂层(Si-BARC),在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层,其中所述光刻胶上的图案定义了所要形成凹槽的图形,然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层以及隔离层202、半导体衬底201形成沟槽图案;最后图案化去除两端的所述掩膜层。
在该步骤中形成的所述凹槽将用于接合后形成MEMS空腔,所述凹槽的数目可以根据器件制备的需要进行设置,并不局限于某一数值范围,在所述凹槽的两侧形成连接端主体,以及位于所述连接端主体上方的隔离层202。
执行步骤203,在所述隔离层202以及所述凹槽的表面形成导电材料层203。
具体地,参照图2c,沉积导电材料层203,以完全覆盖所述隔离层202以及所述凹槽的表面,其中所述导电材料层203可以选用本领域常用的金属材料或者半导体材料,并不局限于某一种,在该实施例中优选为Ge。
执行步骤204,提供MEMS衬底204,在所述MEMS衬底204上形成MEMS元器件,其中所述MEMS元器件的种类根据所要形成的MEMS器件的种类进行确定,例如如果要形成加速度或者惯性传感器等器件,则所述MEMS元器件可以为陀螺仪或者移动块等,如果要形成压力传感器等,则在所述MEMS衬底中形成含有空腔的电容器以及压力传感膜等。根据形成的MEMS器件的不同在所述MEMS衬底上或者MEMS衬底中形成各种元器件,以便最后形成各种传感器。
在所述MEMS衬底204中形成有MEMS元器件206,在所述MEMS元器件206的两侧形成有互连金属层205,其中所述互连金属层选用金属Al,但是并不局限于金属Al。
作为优选,在所述MEMS衬底上形成有层间介电层,所述互连金属层205形成于所述层间介电层中,所述两互连金属层之间相互隔离,其形成方法为首先沉积层间介电层,然后图案化形成沟槽,在所述沟槽中填充导电材料,例如金属Al,然后平坦化,进而形成所述互联金属层,所述互连金属层用于和覆盖层接合,以形成整体。
执行步骤205,将所述MEMS衬底204和所述覆盖层接合为一体。
具体地,如图2d-2e所示,所述MEMS衬底204以及所述覆盖层之间通过共晶接合或者热键合的方法键合在一起,在该实施例中在该步骤中优选为热键合的方法,在该步骤中用化学清洗试剂进行清洗,清洗过程必须严格遵守操作规范,其中包括对溶液浓度配比、加热时间、冲水时间的控制等,以增强两键合面的亲水性。此外,键合能否实现还取决于晶圆表面的起伏度(也称平整度),通常需在5A以下。在保证以上两个条件的情况下,控制产品需要的工艺温度以保证较大的键合强度。
本发明为了解决现有技术中使用破坏性的剪切试验(Shear Test)的方式来测试接合质量(Bonding Quality)的缺点,通过改变制备工艺(Process Flow),设计一种3D的电阻结构当作测试结构(testkey)并用WAT的方法来测量电阻结构的阻值的大小来体现接合质量(Bonding Quality)。
本发明所述测试结构的优点在于:
(1)不会破坏器件(Device),测试后可以继续封装使用。
(2)通过WAT的测试手段,来实现整片晶圆(Wafer)的检查和监控(Monitor),覆盖面积广,更能真实反映整片晶圆的状况。
(3)通过改变制备工艺(Process Flow),不会对器件造成影响。
图4为本发明一具体实施方式中所述测试结构的制备工艺流程图,具体包括以下步骤:
步骤201提供MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;
步骤202提供覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上的导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;
步骤203将所述覆盖层和所述MEMS衬底通过所述连接端和所述互连金属层接合为一体,在所述连接端和所述互连金属层的接合处形成接合界面。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种晶圆接合的检测结构,包括:
MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;
覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;
所述覆盖层和所述MEMS衬底之间通过所述连接端和所述互连金属层接合为一体,所述连接端和所述互连金属层的接合处形成有接合界面;
其中所述互连金属层、所述接合界面、以及所述导电材料层形成3D的电阻结构,通过测量所述3D电阻结构的电阻值来判断两晶圆的接合质量。
2.根据权利要求1所述的检测结构,其特征在于,所述检测结构还包括电阻测试器件,所述电阻测试器件的两端分别连接所述MEMS元器件两侧的所述互连金属层,以测试所述测试结构的电阻。
3.根据权利要求1所述的检测结构,其特征在于,所述检测结构还包括互连金属层测试元件,以测量所述互连金属层的电阻。
4.根据权利要求1所述的检测结构,其特征在于,所述检测结构还包括导电材料层测试元件,以测量所述导电材料层的电阻。
5.根据权利要求1所述的检测结构,其特征在于,所述连接端主体和所述导电材料层之间还设置有隔离层。
6.根据权利要求1所述的检测结构,其特征在于,所述互连金属层选用金属Al;
所述导电材料层选用Ge。
7.一种晶圆接合的检测结构的制备方法,包括:
提供MEMS衬底,在所述MEMS衬底上形成有MEMS元器件,在所述MEMS元器件的两侧形成有互连金属层;
提供覆盖层,所述覆盖层包括两端设置的凸起的连接端,以及位于所述连接端之间的凹槽,所述连接端包括连接端主体以及位于所述连接端主体上的导电材料层,其中,所述凹槽的底部和侧壁上也形成有所述导电材料层;
将所述覆盖层和所述MEMS衬底通过所述连接端和所述互连金属层接合为一体,在所述连接端和所述互连金属层的接合处形成接合界面;
其中所述互连金属层、所述接合界面、以及所述导电材料层形成3D的电阻结构,通过测量所述3D电阻结构的电阻值来判断两晶圆的接合质量。
8.根据权利要求7所述的方法,其特征在于,所述覆盖层的形成方法为:
提供半导体衬底;
在所述半导体衬底上形成隔离层;
图案化所述半导体衬底和所述隔离层,以形成所述凹槽和位于所述凹槽两侧的连接端图案;
在所述隔离层上以及所述凹槽中形成导电材料层。
9.根据权利要求7所述的方法,其特征在于,所述互连金属层选用金属Al;
所述导电材料层选用Ge。
10.根据权利要求7或9所述的方法,其特征在于,所述导电材料层通过管炉沉积法形成。
11.根据权利要求7所述的方法,其特征在于,所述方法还包括通过WAT探针将所述互连金属层和电阻测试器件相连接的步骤。
12.一种选用权利要求1至6之一所述的检测结构进行检测的方法,所述方法通过测量所述覆盖层和所述MEMS衬底接合后器件的电阻R,通过所述电阻R的大小对晶圆接合质量进行评价和监控。
13.根据权利要求12所述的方法,其特征在于,所述电阻R包括互连金属层的电阻R1、所述接合界面的电阻R2以及所述导电材料层的电阻R3,其中R=2R1+2R2+R3。
14.根据权利要求13所述的方法,其特征在于,所述方法还包括测量所述互连金属层的电阻R1的步骤。
15.根据权利要求13或14所述的方法,其特征在于,所述方法还包括测量导电材料层的电阻R3的步骤。
16.根据权利要求15所述的方法,其特征在于,根据测量得到的电阻R、电阻R1以及电阻R3计算所述R2,以更加准确的对所述晶圆接合质量进行评价和监控。
17.根据权利要求13所述的方法,其特征在于,通过WAT的方法来测量所述电阻R、电阻R1以及电阻R3,以实现整片晶圆的评价和监控。
CN201410016061.7A 2014-01-14 2014-01-14 一种晶圆接合的检测结构、制备方法以及检测方法 Active CN104773704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410016061.7A CN104773704B (zh) 2014-01-14 2014-01-14 一种晶圆接合的检测结构、制备方法以及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410016061.7A CN104773704B (zh) 2014-01-14 2014-01-14 一种晶圆接合的检测结构、制备方法以及检测方法

Publications (2)

Publication Number Publication Date
CN104773704A CN104773704A (zh) 2015-07-15
CN104773704B true CN104773704B (zh) 2016-09-21

Family

ID=53615524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016061.7A Active CN104773704B (zh) 2014-01-14 2014-01-14 一种晶圆接合的检测结构、制备方法以及检测方法

Country Status (1)

Country Link
CN (1) CN104773704B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077906A (zh) * 2013-02-01 2013-05-01 上海宏力半导体制造有限公司 硅片共晶键合检测方法
CN103434998A (zh) * 2013-08-29 2013-12-11 上海宏力半导体制造有限公司 晶圆级气密性的测试结构及测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890834B2 (en) * 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
JP5874609B2 (ja) * 2012-03-27 2016-03-02 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077906A (zh) * 2013-02-01 2013-05-01 上海宏力半导体制造有限公司 硅片共晶键合检测方法
CN103434998A (zh) * 2013-08-29 2013-12-11 上海宏力半导体制造有限公司 晶圆级气密性的测试结构及测试方法

Also Published As

Publication number Publication date
CN104773704A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
Chow et al. Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates
US20100242592A1 (en) Shear stress sensors
CN105785073B (zh) 一种压阻式加速度传感器及其制作方法
Topalli et al. Pirani vacuum gauges using silicon-on-glass and dissolved-wafer processes for the characterization of MEMS vacuum packaging
US9163965B2 (en) Microflowmeter and method for making same
CN103496665B (zh) 一种压力流量温度集成芯片及其制作方法
Zhang et al. Characterization of a silicon nanowire-based cantilever air-flow sensor
CN104773704B (zh) 一种晶圆接合的检测结构、制备方法以及检测方法
CN102721721B (zh) 一种硅杯结构的热扩散率传感器芯片及其制备方法
Wieczorek et al. SiC based pressure sensor for high-temperature environments
Liu et al. Fully front-side bulk-micromachined single-chip micro flow sensors for bare-chip SMT (surface mounting technology) packaging
CA2842778C (en) Piezoelectric sensors and sensor arrays for the measurement of wave parameters in a fluid, and method of manufacturing therefor
CN109399553A (zh) 一种半导体器件的制备方法
CN108169051B (zh) 多参数在线检测的石英晶体微天平系统
Tez et al. A novel method for fabricating MEMS three-axis accelerometers using low temperature Au-Sn eutectic bonding
Hao et al. Low-temperature anodic bonding for wafer-level Al–Al interconnection in MEMS grating gyroscope
CN104819789A (zh) 一种应力传感器及制作方法
US7509875B2 (en) Electrical determination of the connection quality of a bonded wafer connection
KR101280480B1 (ko) 유사석유 모니터링 시스템 및 방법
Wunderle et al. In-situ monitoring of interface delamination by local thermal transducers exemplified for a flip-chip package
CN109357795B (zh) 一种水泥基压电复合材料传感器
Shaw et al. Experimental determination of the toughness of crack stop structures
Wunderle et al. A novel and practical method for in-situ monitoring of interface delamination by local thermal diffusivity measurement
Hiltmann et al. Micromachined switches for low electric loads
Du et al. A polycrystalline SiC-on-Si architecture for capacitive pressure sensing applications beyond 400 C: Process development and device performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant