JP2014078707A - ガラス基板を有する半導体デバイスの製造方法 - Google Patents

ガラス基板を有する半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2014078707A
JP2014078707A JP2013206236A JP2013206236A JP2014078707A JP 2014078707 A JP2014078707 A JP 2014078707A JP 2013206236 A JP2013206236 A JP 2013206236A JP 2013206236 A JP2013206236 A JP 2013206236A JP 2014078707 A JP2014078707 A JP 2014078707A
Authority
JP
Japan
Prior art keywords
glass substrate
semiconductor wafer
bonding
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013206236A
Other languages
English (en)
Other versions
JP5944359B2 (ja
Inventor
Lackner Gerald
ラックナー ゲラルト
Autovit Markus
オットヴィッツ マルクス
Schlesinger Karin
シュレットリンガー カリン
Von Koblinski Kiirsten
フォン コブリンスキ カーステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of JP2014078707A publication Critical patent/JP2014078707A/ja
Application granted granted Critical
Publication of JP5944359B2 publication Critical patent/JP5944359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/3223—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10331—Gallium phosphide [GaP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10338—Indium gallium phosphide [InGaP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10351—Indium gallium arsenide phosphide [InGaAsP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI
    • H01L2924/10373—Cadmium telluride [CdTe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ガラス基板を有する半導体デバイスの製造方法を提供する。
【解決手段】第１の表面１１と、第１の表面とは反対側の第２の表面とを有する半導体ウェハ１０が提供される。接合表面２２にキャビティおよび開口２１’のうち少なくとも一方を有する第１のガラス基板２０が提供され、第１のガラス基板は、金属パッド１４が第１のガラス基板のそれぞれのキャビティまたは開口内部に配置されるように、半導体ウェハの第１の表面に接合され、半導体ウェハの第２の表面が機械加工され、半導体ウェハの機械加工後の第２の表面上に、少なくとも１つの金属被覆領域１９が形成される。
【選択図】図２Ｆ

Description

本発明は、ガラス基板を有する半導体デバイスの実施形態に関する。また、本明細書では以後、ガラス基板を有する半導体デバイスを製造するための方法の実施形態も説明する。１つまたは複数の実施形態は、パワー半導体デバイスに関する。
半導体デバイスのデバイス特性を改良するために、特にパワー半導体デバイスに関して、半導体材料の最終的な厚さを減少させる試みがなされてきた。そのようなデバイスの半導体チップは、デバイスまたは回路を収容するのにちょうど十分な厚さを有することが望ましい。
脆性の半導体材料は、薄層化されると割れを生じやすいので、薄い半導体チップおよびウェハの製造および取扱いは難しい。薄層化された半導体材料の機械的安定性を改良するために、キャリアシステムが開発されており、キャリアシステムは、可逆キャリアシステムおよび不可逆キャリアシステムに分類することができる。
不可逆キャリアシステムは、半導体材料に不可逆に取り付けられたキャリアを含む。可逆キャリアシステムは、半導体材料に可逆に接続されたキャリアを含み、すなわち、損傷を伴わずにチップをキャリアから取り外すことができ、したがってキャリアは、完成した半導体デバイスの一部にはならない。どちらのキャリアシステムが使用されるかに関わらず、キャリアシステムは、少なくともある程度は、半導体材料と共に様々なプロセスにさらされることになる。プロセスのいくつかは高温で行われる。キャリアと半導体材料のボンド接続は、そのような高温に耐えなければならない。
可逆キャリアシステムは、典型的にはボンド接続を含み、ボンド接続は、短期間、中程度の温度にのみ耐えることができ、例えば最大２５０℃に耐えることができる。不可逆キャリアシステムは、より高い温度に耐えることができる。
しかし、一般に知られているキャリアシステムは、脆弱な半導体材料を機械的に支持して取扱いを容易にするにすぎない。さらに、薄い半導体基板上に厚い金属被覆領域を形成するとき、厚い金属被覆によって基板が変形されることがある。
これらおよび他の理由から、本発明が必要となる。
実施形態をさらに理解できるように添付図面を添付し、本明細書に組み込んで、本明細書の一部を成すものとする。図面はいくつかの実施形態を示し、本説明と相まって実施形態の原理を説明する。他の実施形態、および意図される実施形態の利点の多くは、以下の詳細な説明を参照すればより良く分かるので、容易に理解されよう。図面の要素は、必ずしも互いに一律の縮尺では描かれてない。同様の参照符号は、対応する同様の部分を示す。
図１Ａ−図１Ｅは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 図２Ａ−図２Ｈは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 一実施形態によるパワー半導体デバイスなどの半導体デバイスを示す図である。 図２Ｆの詳細の拡大図である。 図５Ａ−図５Ｄは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 図６Ａ−図６Ｃは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 図７Ａ−図７Ｂは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 図８Ａ−図８Ｂは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。 図９Ａ−図９Ｃは、一実施形態による半導体デバイスを製造するための方法のプロセスを示す図である。
以下の「発明を実施するための形態」の項では、添付図面を参照する。添付図面は、本項の一部を成し、本発明を実施することができる具体的な実施形態がそこに例として示されている。これに関して、方向を表す用語、例えば「上部」、「底部」、「表」、「裏」、「先」、「後」などは、説明する図面の向きを基準として使用される。実施形態の構成要素はいくつかの異なる向きで位置決めすることができるので、方向を表す用語は、例として使用するものであり、何ら限定するものではない。他の実施形態を利用することもでき、本発明の範囲から逸脱することなく構造的または論理的な変更を行うことができることを理解されたい。したがって、以下の詳細な説明は、限定の意味で解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。説明する実施形態では具体的な言葉を使用するが、それらが添付の特許請求の範囲の範囲を限定するものと解釈すべきではない。
別段の指示がない限り、本明細書で説明する様々な実施形態の特徴を互いに組み合わせることができることを理解されたい。例えば、さらなる実施形態を生み出すために、一実施形態の一部として図示または説明する特徴を他の実施形態の特徴と関連付けて使用することができる。本説明は、そのような修正形態および変形形態を含むものと意図されている。
本明細書で使用する用語「横方向」は、半導体基板の主表面に平行な向きを表す意図のものである。
本明細書で使用する用語「垂直方向」は、半導体基板の主表面に垂直な向きを表す意図のものである。
本明細書では、半導体基板の第２の表面とは、下側表面または裏側表面によって形成されるものとみなされ、一方、第１の表面とは、半導体基板の上側表面、表側表面、または主表面によって形成されるものとみなされる。したがって、この向きを考慮して、本明細書で使用される用語「上」および「下」は、ある構造的な特徴に対する別の構造的な特徴の相対位置を表す。
本明細書で使用する用語「半導体コンポーネント」は、半導体ウェハ内および半導体ウェハ上で少なくとも一部処理された半導体デバイスを表す意図のものである。「一部処理される」とは、半導体デバイスが完全には完成していないことを意味し、動作可能な半導体デバイスを得るためにドーピング領域、コンタクト領域、および金属被覆の形成やダイシングなどさらなるプロセスが必要であることを意味する。
半導体デバイスは、少なくとも２端子のデバイスであり、一例はダイオードである。また、半導体デバイスは、３端子デバイスでもよく、いくつか例を挙げると電界効果トランジスタ（ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、およびサイリスタなどである。また、半導体デバイスは、４つ以上の端子を含むこともできる。
本明細書で説明する具体的な実施形態は、限定はせずに、パワー半導体デバイス、特に電界効果によって制御されるデバイスに関する。
１つまたは複数の実施形態によれば、半導体デバイスを製造するための方法が提供される。第１の表面と、第１の表面とは反対側の第２の表面とを有する半導体ウェハが提供され、半導体ウェハは、第１の表面上に、または第１の表面に配置された、複数のドーピング領域と、金属パッドとを含む。接合表面と、接合表面にあるキャビティおよび開口のうち少なくとも一方とを有する第１のガラス基板が提供される。第１のガラス基板は、金属パッドが第１のガラス基板のそれぞれのキャビティまたは開口内部に配置されるように、その接合表面で、半導体ウェハの第１の表面に接合される。半導体ウェハの厚さを減少させるために、半導体ウェハの第２の表面が機械加工される。半導体ウェハの機械加工後の第２の表面上に少なくとも１つの金属被覆領域が形成され、個々の半導体デバイスを得るために、半導体ウェハおよび第１のガラス基板がダイシングされる。
１つまたは複数の実施形態によれば、半導体デバイスを製造するための方法が提供される。半導体ウェハおよびガラス基板が提供される。既定の割断線に沿って、ガラス基板にトレンチが形成される。ガラス基板が半導体ウェハに接合され、トレンチに沿って割断することによって半導体ウェハおよびガラス基板がダイシングされる。
図１Ａ〜図１Ｅを参照して、半導体デバイスを製造するための方法の第１の実施形態を説明する。第１の表面１１と、第１の表面１１とは反対側の第２の表面１２とを含む半導体ウェハ１０が提供される。半導体ウェハ１０は、複数のドーピング領域（図１Ａには図示せず）を含む。完成した半導体デバイスの拡大詳細図である図２Ｈおよび図３には、ドーピング領域が含まれている。ドーピング領域は、例えば第１の表面１１に形成され、例えばダイオードのアノード領域を形成する。ＦＥＴの場合、ドーピング領域は、ボディ領域および／またはソース領域となることがある。
半導体基板１０は、半導体デバイスを製造するのに適した任意の半導体材料から形成することができる。そのような材料の例としていくつか挙げると、限定はしないが、シリコン（Ｓｉ）などの元素半導体材料、炭化ケイ素（ＳｉＣ）やシリコンゲルマニウム（ＳｉＧｅ）などのＩＶ族化合物半導体材料、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、インジウムガリウムリン（ＩｎＧａＰａ）、またはインジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）などの二元、三元、または四元ＩＩＩ−Ｖ族半導体材料、およびテルル化カドミウム（ＣｄＴｅ）や水銀カドミウムテルル（ＨｇＣｄＴｅ）などの二元または三元ＩＩ−ＶＩ族半導体材料である。上述した半導体材料は、ホモ接合半導体材料とも呼ばれる。２つの異なる半導体材料を組み合わせるとき、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例として、限定はしないが、シリコン（ＳｉｘＣ１−ｘ）とＳｉＧｅのヘテロ接合半導体材料が挙げられる。パワー半導体用途では、現在、主にＳｉ、ＳｉＣ、およびＧａＮ材料が使用されている。
金属パッド１４、１５が、第１の表面１１上に配置される。金属パッド１４は例えばゲートパッド構造でもよく、金属パッド１５は例えばソースパッド構造でもよい。
半導体ウェハ１０は、一般的な加工が施された複数の半導体コンポーネント、すなわち未完成の半導体デバイスを含む。図１Ａでは、半導体ウェハ１０に形成された複数の半導体コンポーネント３１、３２、３３、および３４を示すことによってこれを例示する。この実施形態では、各半導体コンポーネント３１、３２、３３、および３４は、１つの金属パッド１４および１つの金属パッド１５を含む。金属パッド１４、１５は、同じ金属からなっていても、異なる金属からなっていてもよい。さらに、金属パッド１４、１５は、異なる高さおよび構造であってもよい。例えば、典型的には、ソース金属被覆として使用される金属パッドは、ゲート金属被覆として使用される金属パッドよりも大きい。
１つまたは複数の実施形態によれば、第１の表面１１に半導体コンポーネント３１、３２、３３、および３４の構造を形成するためのプロセスが完了している。このプロセスは、典型的には金属パッド１４、１５の形成を含み、金属パッド１４、１５は、後でボンドワイヤ接続用のランドパッドとして使用される。
１つまたは複数の実施形態によれば、半導体コンポーネント３１、３２、３３、および３４は半完成状態でもよい。典型的には、第１の表面１１に、または第１の表面１１の近くに位置されたドーピング領域を含む構造のほとんどが既に形成されている。
図１Ｂに示されるように、接合表面２２を有する第１のガラス基板２０が提供される。第１のガラス基板２０は、接合表面にキャビティおよび開口のうち少なくとも一方を含む。この実施形態では、第１のガラス基板２０は、接合表面２２に形成された複数のキャビティ２１を含む。他の実施形態（例えば図５Ａ〜図５Ｄ参照）では、ガラス基板は開口を含む。
本明細書では、キャビティは、ガラス基板の接合表面でのみ開いており、開口は、ガラス基板の接合表面と、接合表面とは反対側の表面とで開いている。したがって、キャビティは片側で開いており、開口は両側で開いている。
キャビティ２１のサイズは、それぞれの半導体コンポーネント３１、３２、３３、および３４の金属パッド１４、１５を収容するように適合される。この実施形態では、各キャビティ２１は、両方の金属パッド１４、１５を収容するようにサイズ設定される。他の実施形態（例えば図６Ａおよび図６Ｄ参照）では、キャビティは、金属パッドの一方のみを収容するようにサイズ設定される。
第１のガラス基板２０は、金属パッド１４、１５が第１のガラス基板２０のそれぞれのキャビティ２１の内部に配置されるように、その接合表面２２で、半導体ウェハ１０の第１の表面１１と接合される。
図１Ｃに示されるさらなるプロセスにおいて、半導体ウェハ１０の厚さを減少させるために、半導体ウェハ１０の第２の表面が機械加工される。機械加工は、半導体ウェハ１０の厚さを減少させるのに適した任意のプロセスを含むことができる。例としては、機械研削、化学機械研磨、ラップ仕上げ、およびエッチングである。半導体ウェハ１０の第２の表面１２の機械加工により、半導体ウェハ１０の初期厚さｄ１を、初期厚さよりも薄い目標厚さｄ２まで減少させる。目標厚さｄ２は、約２０μｍ〜約１００μｍの範囲内でもよい。１つまたは複数の実施形態では、目標厚さｄ２は、約２０μｍ〜約５０μｍでもよい。
半導体ウェハ１０の第２の表面１２の機械加工により、図１Ｃに示されるような機械加工後の第２の表面１２’が生成される。
図１Ｄに示されるさらなるプロセスにおいて、半導体ウェハ１０の機械加工後の第２の表面１２’に、少なくとも１つの金属被覆領域１７、１８が形成される。金属被覆領域の形成は、薄い金属シード層１７の形成、およびそれに続く厚い金属層１８の形成を含むことができる。金属シード層１７は、厚さが約０．１μｍ〜約２μｍでもよく、金属層１８は、厚さが最大１００μｍでもよい。金属シード層１７は、金属スパッタリングや蒸着など任意の適したプロセスによって形成することができる。金属シード層１７に適した材料は、いくつか挙げると、銀（Ａｇ）、チタン（Ｔｉ）、またはアルミニウム（Ａｌ）である。
金属被覆１８は、例えばめっきまたは印刷によって形成することができる。シード層１７は、機械加工後の第２の表面１２’への金属めっきを可能にする。ほぼ任意のタイプの金属被覆を、機械加工後の第２の表面１２’に形成することができる。
図１Ｅに示されるさらなるプロセスにおいて、個々の半導体デバイスを得るために、半導体ウェハ１０が第１のガラス基板２０と共にダイシングされる。半導体ウェハ１０およびガラス基板２０がダイシングされる分離線が、垂直な破線で図１Ｅに示されている。
以下、図２Ａ〜図２Ｈに関連して、１つまたは複数の実施形態によるプロセス手順をより詳細に説明する。
上述した実施形態と同様に、図２Ａに示されるように、第１の表面１１および第２の表面１２を有する半導体ウェハ１０が提供される。さらに、ある程度完成した複数の半導体デバイス、すなわち半導体コンポーネント３１、３２、３３、３４が、半導体ウェハ１０内および半導体ウェハ１０上に、特に第１の表面１１に形成される。各半導体コンポーネント３１、３２、３３、３４は、少なくとも１つのドーピング領域と、第１の表面１１上に配置され、ドーピング領域と電気接触する少なくとも１つの金属パッド１４、１５とを含む。典型的には、半導体コンポーネント３１、３２、３３、３４は同じタイプのものである。例えば、すべての半導体コンポーネント３１、３２、３３、３４がパワーＦＥＴ、すなわち３端子デバイスである。
さらなるプロセスにおいて、予め構造化された第１のガラス基板２０が、その接合表面２２で、半導体ウェハ１０の第１の表面１１に接合される。第１のガラス基板２０は、純粋な水晶または任意のタイプの市販されているフロートガラスなど、任意の適したガラス材料からなっていてもよい。
第１のガラス基板２０の接合表面２２にキャビティ２１が形成されている。キャビティ２１は、半導体ウェハ１０の第１の表面１１上に形成された半導体コンポーネント３１、３２、３３、３４の構造を収容するのに十分に大きいそれぞれのサイズ、すなわち深さおよび幅を有する。
キャビティ２１は、例えばエッチングによって予め形成することができる。このために、キャビティのサイズおよび位置を画定するマスクを接合表面２２に形成することができる。任意の適したエッチングプロセス、例えばフッ化水素酸（ＨＦ）に基づく湿式化学エッチングプロセスを使用することができる。
第１のガラス基板２０を半導体ウェハ１０に接合させるために、任意の適した接合プロセスを採用することができる。例えば、陽極接合を使用して、第１のガラス基板２０を半導体ウェハ１０に直接接合することができる。
例えば薄い絶縁層によって半導体ウェハ１０の第１の表面１１が覆われているときには、他の接合プロセスのほうが適している。例えば、ガラスフリット接合が、信頼性の高いボンド接続を成す。ガラスフリット接合は、第１のガラス基板２０の融点よりも融点が低いガラスはんだを使用する。易溶性のガラスはんだが溶融されて、最大５００℃の温度に耐えることができる接着接合を成す。適したガラスはんだは、ガラスの粘性および融点を低下させるのに十分に高い酸化鉛含有量を有する鉛ガラスである。ガラスはんだを、例えば第１のガラス基板２０または半導体ウェハ１０上に薄いガラス層として堆積して、事前にグレージング処理することができる。次いで、ガラスはんだの設定融点で、半導体ウェハ１０と第１のガラス基板２０が接触される。また、半導体ウェハ１０と第１のガラス基板２０を密接させて保つために、圧力がかけられる。
別の選択肢は、溶融接合である。溶融接合は、半導体ウェハ１０と第１のガラス基板２０を一体に接合することによって行われる。このために、半導体ウェハ１０の第１の表面１１と、第１のガラス基板２０の接合表面２２とが疎水性または親水性にされ、次いで接触されて高温でアニールされる。
陽極接合、ガラスフリット接合、および溶融接合は、５００℃を超える非常に高い温度に耐えることができるボンド接続を形成する。通常、陽極接合と溶融接合は、さらに高い温度に耐えることができるボンド接続を成す。
ガラス接着剤を使用する接着接合も適用することができる。例として、例えばＤｏｗ Ｃｏｒｎｉｎｇ社から市販されているシリケート接着剤を使用することができる。ガラス接着剤の性質に応じて、接着接合接続は、不活性雰囲気中で短期間、最大２５０℃〜３００℃の温度に耐えることができる。これは、半導体コンポーネントを完成させるために半導体ウェハに施される多くの製造プロセスにとって十分である。
ガラス接着剤およびまたガラスはんだは、構造化が望まれるときには光構造化可能でもよい。
さらなる選択肢は、陽極接合を容易にするために半導体ウェハ１０上にダイヤモンドライクカーボン層（ＤＬＣ）を形成することを含む。
接合後に得られる構造が図２Ｂに示される。
第１のガラス基板２０を接合した後、半導体ウェハ１０が目標厚さｄ２まで薄層化される。薄層化プロセスとしては、限定はしないが、機械加工後の第２の表面１２’を得るための第２の表面１２の研削、エッチング、および研磨を挙げることができる。
キャビティがガラス基板２０を完全に貫いては延びていないので、第１の表面１１上にありかつ第１の表面１１の半導体コンポーネント３１、３２、３３、３４の構造は、半導体ウェハ１０の薄層化中にガラス基板２０によって保護される。したがって、この処理中、半導体コンポーネント３１、３２、３３、３４の構造は、予め構造化されたガラス基板２０によって封止される。
さらなるプロセスにおいて、半導体ウェハ１０の第２の表面１２に、薄い金属シード層１７が形成される。金属シード層１７は、第２の表面１２全体に形成することができる。金属シード層１７は、後のプロセスで金属被覆をめっきするために使用される。金属被覆を形成するために他のプロセスが使用されるとき、この金属シード層は省くことができる。さらに、必要に応じて後の段階でシード層１７を形成することもできる。金属シード層１７の厚さは、具体的な要件に従って選択することができる。また、厚さが変化する金属シード層１７を提供することもできる。金属シード層１７の材料は、例えば銀（Ａｇ）、チタン（Ｔｉ）、またはアルミニウム（Ａｌ）でもよい。
接合表面４２に複数のキャビティ４１が形成された、予め構造化された第２のガラス基板４０が提供される。キャビティ４１は、最終的な半導体デバイスのサイズよりも小さくサイズ設定される。図２Ａ〜図２Ｈの実施形態は、第１のガラス基板２０のキャビティ２１のサイズと同様のサイズのキャビティ４１を示す。
第２のガラス基板４０は、その接合表面４２で、半導体基板１０の第２の表面１２’に接合される。半導体基板１０の第２の表面１２’が薄い金属シード層１７によって覆われているとき、第２のガラス基板４０は、上述したようなガラスフリット接合または接着接合を使用して接合される。金属シード層１７が使用されないとき、上述した任意のタイプの接合プロセスを使用することができる。得られる構造が図２Ｃに示される。
十分な接合強度を得るために、それぞれのガラス基板２０、４０と半導体ウェハ１０の接触領域を十分に大きくすべきである。ガラス基板２０、４０のそれぞれの接合表面２２、４２が構造化されているので、接触領域も構造化されている。多くの用途では、５０μｍ以上のサイズの接触領域を提供するために、隣接するキャビティ間の壁厚さを約５０μｍ以上にすれば十分である。
第１および第２のガラス基板２０、４０は、接合前に半導体ウェハ１０と位置合わせされ、したがって、それぞれのキャビティ２１、４１がそれぞれの半導体コンポーネント３１、３２、３３、３４と位置合わせされる。それぞれのガラス基板２０、４０と半導体ウェハ１０の周辺領域に配置された位置合わせ構造が、位置合わせを容易にする。
図２Ｄは、さらなるプロセスを示す。キャビティ４１を露出させるために、第２のガラス基板４０は、接合表面４２とは反対側の表面を機械加工される。典型的には、キャビティ４１が露出されるまで第２のガラス基板４０の厚さが減少され、これが第２のガラス基板４０の開口４１’を形成する。第２のガラス基板４０の最終的な厚さは、具体的な要件に従って選択することができる。機械加工後の第２のガラス基板４０は、薄い半導体ウェハ１０に十分な機械的安定性を与えるのに十分な厚さにすべきである。第２のガラス基板４０は、研削または研磨することができ、あるいは最初に研削し、次いで研磨することができる。
図２Ｅは、半導体ウェハ１０の第２の表面１２上に金属被覆領域を製造するためのプロセスを示す。機械加工後の第２のガラス基板４０がマスクとして使用され、露出されたキャビティまたは開口４１’が、金属被覆領域のサイズおよび位置を画定する。いくつかの実施形態では、各半導体コンポーネント３１、３２、３３、３４に１つの大きな金属被覆領域１９を設けることができ、この金属被覆領域１９は開口４１’を完全に充填する。第２のガラス基板４０をマスクとして使用することにより、互いに別個にされた金属被覆領域１９によって、構造化された金属被覆が形成される。
金属被覆領域１９は、例えばめっき、印刷、またはペースティングによって形成することができる。典型的には、露出されたキャビティまたは開口４１’が、金属、金属化合物、または金属合金によって充填される。半導体ウェハの第２の表面１２’全体に形成された金属シード層１７が、めっきを容易にし、このめっきは電気めっきでも無電解めっきでもよい。典型的には、良好な電気的接続を成し、また半導体デバイスの動作中に熱を放散するための手段も形成するのに十分な厚さで銅がめっきされる。別の選択肢は、第２のガラス基板２０に導電性ペーストが塗布され、スキージまたはドクターブレードによって均一に延ばされる印刷またはペースティングである。次いで、導電性の金属被覆領域を形成するためにペーストがアニールされる。アニーリング温度は、第１および第２のガラス基板２０、４０と半導体ウェハ１０のそれぞれのボンド接続が耐えることができる温度未満にすべきである。印刷およびペースティングは、費用対効果の高いプロセスである。典型的には、銅の良好な電気特性および熱特性により、印刷またはペースティングには銅または銅化合物が使用される。
さらなるプロセスにおいて、キャビティ２１、およびキャビティ２１内部に配置された金属パッド１４、１５を露出させるために、第１のガラス基板２０が機械加工される。図２Ｆに示される得られる構造は、キャビティ２１の深さ未満の厚さの第１のガラス基板２０を含み、したがって、金属パッド１４、１５を横方向で取り囲む開口２１’が形成される。
１つまたは複数の実施形態では、第１および／または第２のガラス基板２０、４０は、半導体ウェハ１０のための機械的な支持を提供し、不可逆キャリアシステムを形成する。ガラス基板は、半導体ウェハ１０に取り付けられたまま残り、最終的な半導体デバイスの一部分を成す。ガラス基板の最終的な厚さは、特定の値に限定されず、具体的な要件に従って変えることができる。また、本明細書で説明する不可逆キャリアシステムは、非常に薄い半導体ウェハ１０を取り扱うことができるようにする。第１および第２のガラス基板２０、４０が使用されるとき、各ガラス基板を比較的薄くすることができる。また、半導体ウェハの両側にガラス基板を提供することにより、対称的な支持が形成されるので、機械的特性が改良される。
さらに、１つまたは複数のガラス基板は、デバイスパッシベーションの働きをすることができる。これにより、一般的に使用されているポリイミドパッシベーションを省くことができるようになる。ガラスの誘電特性はポリイミドよりも優れているので、ガラスパッシベーションは、電気絶縁性を改良する。
第２のガラス基板４０がマスクとなり、これは、さらなるマスクを必要とせずに金属被覆を構造化できるようにする。これはまた、以下に説明するように後続のデバイス分離を容易にする。
図２Ｆに破線で示される分離線に沿って電子コンポーネント３１、３２、３３、３４を分離するとき、分離は、同様の機械的特性を有する材料を通して行われる。図２Ｆは、分離線が、第１および第２のガラス基板２０、４０の壁を通り、また半導体ウェハ１０を通って延びることを示す。分離線は、金属被覆、すなわちこの実施形態では金属被覆領域１９の厚い部分を通っては延びず、任意選択の薄い金属シード層１７のみを通って延びる。ガラス基板２０、４０と半導体ウェハ１０は、どちらの材料も脆性であるので、同様の機械的特性を有する。それに対し、厚い金属被覆は、半導体ウェハ１０およびガラス基板２０、４０とは異なる機械的特性を有する延性金属からなる。この機械的特性の相違により、ダイシング中に難点が生じることがある。本明細書で説明する手法により、この難点を緩和または回避することができる。
１つまたは複数の実施形態によれば、横方向で互いに離隔された個々の厚い金属領域を有するように、半導体ウェハ１０の第２の表面１２’に形成された裏面金属被覆が構造化される。個々の金属被覆領域間のスペースがダイシングのために使用される。したがって、分離線は、スペースに沿って延びるが、金属被覆領域は通らない。これにより、熱放散を改良するために金属被覆領域の厚さをさらに増加させることができるようになる。金属被覆領域は、ガラス基板の厚さと同様の厚さにすることができる。例えば、１００μｍ以上の厚さの金属被覆領域を提供することができる。また、半導体ウェハ１０の第２の表面１２上の金属被覆の構造化が、半導体ウェハ１０の反りを低減する。分離が厚い金属被覆を通らないので、分離中に、ソーなどの分離ツールに金属による負荷がかからず、これは分離プロセスを改良する。
ダイシングが厚い金属被覆を通らず、ガラス基板２０、４０および半導体ウェハ１０を通してダイシングすることにより、さらに、割断による分離が可能になる。ダイシングのために、スクライブアンドブレーク（ｓｃｒｉｂｅ−ａｎｄ−ｂｒｅａｋ）、レーザ切断、およびソーイングなど、任意の適したダイシングプロセスを使用することができる。任意選択の薄い金属シード層１７は、上述したダイシングプロセスに大きな支障を及ぼすものではない。図２Ｆに示される構造をダイシングすると、半導体チップ１０’、第１のガラスチップ２０’、および第２のガラスチップ４０’をそれぞれ有する個々の半導体デバイスが形成される。
１つまたは複数の実施形態によれば、ガラス基板２０、４０の少なくともいくつかまたはすべての壁が、隣接する半導体コンポーネントの間の分離線に沿って延びる。後に半導体デバイスを形成する隣接する半導体コンポーネントは、それぞれのガラス基板２０、４０の壁によって互いから隔離される。
図２Ｇは、ダイシング後の半導体デバイスの３次元図を示す。後の段階で形成されるボンドワイヤ接続も示されている。図示されるように、金属パッド１４および１５は、露出されたキャビティまたは開口２１’を有する第１のガラスチップ２０’によって横方向で完全に取り囲まれている。第１および第２のガラスチップ２０’、４０’は、半導体チップ１０’と共通の横方向分離表面６９を有し、存在するときには金属シード層１７がこの横方向分離表面６９で露出されている。したがって、半導体デバイスの横方向面６９は、主に半導体チップ１０’の半導体材料と、第１および第２のガラスチップ２０’、４０’のガラス材料とによって形成されるが、厚い金属被覆領域１９（ここには図示せず）によっては形成されない。
図２Ｈは、最終的な半導体デバイスを示す。半導体デバイスは、絶縁材料からなるキャリア基板５０に取り付けられる。キャリア基板５０は、リード構造５１、５２、５３を含む。リード構造５１および５３は、キャリア基板５０の上側に配置されたボンディングパッド５１’および５２’を含み、リード構造５２は、大きなパッド５２’を含み、半導体デバイスが、半導体チップ１０’の第２の表面上に形成されたその金属被覆領域１９でこのパッド５２’に取り付けられる。金属パッド１４とボンディングパッド５１’の電気的接続、および金属パッド１５とボンディングパッド５３’の電気的接続が、それぞれボンドワイヤ５５によって提供される。
また、図２Ｈは、半導体デバイスのさらなる構造も示す。この実施形態では、金属パッド１４は、ゲート誘電体層６０によってチップ１０’の半導体材料から絶縁されたゲート電極を形成する。ドーピング領域も示されている。参照番号６１はソース領域を表し、参照番号６２は、ソース領域６１およびチップ１０’の半導体材料とは逆にドープされたボディ領域を表す。ドレイン領域６３は、チップ１０’の第２の表面に形成される。ドレイン領域６３は、金属被覆領域１９を介してパッド５２’に電気的に接続され、ソース領域６１は、金属パッド１５に電気的に接続される。
最終的には、半導体モジュールを形成するために、エポキシ樹脂など絶縁材料６５内に半導体デバイスを封入することができる。
図２ＨはＦＥＴやＩＧＢＴなど３端子デバイスを示すが、図３は、１つまたは複数の実施形態によるパワーダイオードなど２端子デバイスを示す。
この半導体デバイスは、この実施形態ではリード構造５６および５７によって形成される少なくとも２つの端子を含む。これらのリード構造は、キャリア基板５８から横方向に延在する。さらに、この半導体デバイスは、この実施形態では第１の表面１１および第２の表面１２を有する半導体チップ１０’によって形成される半導体基板を含む。半導体チップ１０’は、少なくとも１つのドーピング領域６６および金属パッド１５を有する。ドーピング領域６６は、第１の表面１１に形成され、第１の表面１１上に配設された金属パッド１５と電気的に接触する。金属パッド１５は、この実施形態ではパワーダイオードのアノードを形成する。ドーピング領域６６は、半導体チップ１０’の材料とは逆にドープされる。通常、半導体チップ１０’の材料は、パワーデバイスの場合には低いｎ型ドーピング濃度を有する。さらなるドーピング領域６７が第２の表面１２に形成され、チップ１０’の半導体材料と同じドープ型であるが、より高いドーピング濃度を有する。
少なくとも１つの開口２１’を有する第１のガラス基板またはガラスチップ２０’が、第１のガラス基板２０’の開口２１’内部に金属パッド１５が配置されるように半導体基板１０’の第１の表面１１に接合される。少なくとも１つの開口４１’を有する第２のガラス基板またはガラスチップ４０’が、半導体基板１０’の第２の表面１２に接合される。少なくとも１つの金属被覆領域１９が、半導体基板または半導体チップ１０’の第２の表面１２上に配設される。金属被覆領域１９は、第２のガラス基板４０’の開口４１’を充填し、ドーピング領域６７とリード構造５６のパッド構造５６’とのオーム接触を形成する。金属被覆領域１９は、この実施形態ではパワーダイオードのカソードを成す。この実施形態では図示されていないが、必要に応じて金属シード層を設けることもできる。
金属パッド１５は、ボンドワイヤ５５によって、リード構造５７のパッド構造５７’に電気的に接続される。半導体デバイスは、エポキシ樹脂など絶縁材料６５内に封入される。
半導体デバイスは、第１および第２のガラス基板２０’および４０’ならびに半導体基板１０’によって形成される共通の横方向分離面６９を有する。
図４は、図２Ｆに一点鎖線ボックスで示される部分の拡大詳細図を示す。半導体ウェハ１０は、第１の表面１１上に配設された薄い酸化物層７０を含む。第１のガラス基板２０が、接着接合によってその酸化物層７０に接合され、接着接合は、光構造化可能な接着剤７１、ガラスフリット接合、または溶融接合を採用することができる。一実施形態では、酸化物層７０の代わりにダイヤモンドライクカーボン層を使用することができる。この場合、陽極接合も可能である。
したがって、１つまたは複数の実施形態によれば、酸化物層７０または一般に絶縁層７０が、第１のガラス基板２０に接合する前に第１の表面１１上に形成される。
第２のガラス基板４０は、ガラス接着剤層７２を用いた接着接合によって、半導体ウェハ１０上の薄い金属シード層１７に接合される。第１および第２のガラス基板２０、４０に関して選択される接合プロセスは、ガラス基板が接合される表面の特性に応じて決まる。半導体ウェハ１０の第１の表面１１と第２の表面１２には異なる処理を施すことができるので、それぞれの表面が異なる上層、したがって異なる特性を有することがあり、したがって異なる接合プロセスが使用される。
接合は、熱アニーリングプロセスを含むことがある。第２のガラス基板４０を半導体ウェハに接合させるとき、アニーリング温度は、半導体コンポーネントのサーマルバジェット範囲内になるように、また半導体ウェハ１０と第１のガラス基板２０のボンド接続の許容範囲内になるように調節すべきである。
図５Ａ〜図５Ｄに関して、さらなる実施形態を説明する。上述した構造的特徴と同様の構造的特徴は、同じ参照番号を付されている。さらに、同様のプロセスの説明は割愛し、対応する言及がここでも当てはまるものとする。
上述した実施形態と同様に、第１の表面１１および第２の表面１２を有する半導体ウェハ１０が提供される。半導体ウェハ１０は、複数の半導体コンポーネント３１、３２、３３、３４を含み、各半導体コンポーネント３１、３２、３３、３４が、第１の表面１１上に配設された少なくとも１つの金属パッド１４、１５を含む。この実施形態は、各半導体コンポーネント３１、３２、３３、３４ごとに２つの金属パッド１４、１５を示す。さらに、各半導体コンポーネント３１、３２、３３、３４は、少なくとも１つのドーピング領域を含む。
図５Ｂに示されるように、第１のガラス基板２５を通って延在する複数の開口２６を有する予め構造化された第１のガラス基板２５が提供される。第１のガラス基板２５は、接合表面２７を含む。開口２６は、エッチングなど適したプロセスによって予め形成することができる。開口２６のサイズは、以下に説明するように金属パッド１４、１５を収容できるように適合される。
第１のガラス基板２５は、１つの半導体コンポーネント３１、３２、３３、３４の金属パッド１４、１５が、第１のガラス基板２５の１つの開口２６の内部に配置されるように、その接合表面２７で、半導体ウェハ１０の第１の表面１１に接合される。位置合わせのために、半導体ウェハ１０および第１のガラス基板に設けられた位置合わせマークが使用される。第１のガラス基板２５は、上述した接合プロセスの任意のものによって半導体ウェハ１０に接合させることができる。
第１のガラス基板２５の厚さは、金属パッド１４、１５の高さに対応するか、または金属パッドの高さよりも大きい。その後、半導体コンポーネント３１、３２、３３、３４、および半導体ウェハ１０の第１の表面１１上に配置された構造を後続のプロセス中に保護するために、第１のガラス基板２５の開口２６を任意選択の箔３５によって覆うことができる。
さらなるプロセスにおいて、半導体基板１０は、上述したのと同様に目標厚さｄ２まで薄層化される。そこで、半導体基板１０は、処理後の第２の表面１２’を有する。上述したのと同様に、薄い金属シード層１７が、機械加工後の第２の表面１２’全体に形成される。
第２のガラス基板４５が提供され、複数の開口４６が第２のガラス基板４５を通って延在している。第２のガラス基板４５は、接合表面４７を有し、その接合表面４７で、上述の適した接合プロセスの任意のものによって半導体ウェハ１０、特に金属シード層１７に接合される。第１のガラス基板２５と第２のガラス基板４５は互いに位置合わせされる。箔３５は、この段階または後の段階で除去することができる。得られる構造が、図５Ｃに示される。
さらなるプロセスにおいて、上述したのと同様に、めっき、ペースティング、または印刷など任意の適したプロセスによってそれぞれの金属被覆領域１９が開口４６内に形成される。その後、半導体ウェハ１０が、図５Ｄに破線で示される既定の分離線に沿ってダイシングされる。上述したのと同様に、分離は、半導体ウェハ１０とそれぞれのガラス基板２５、４５の壁とを通して行われるが、厚い金属領域１９は通らない。
図５Ａ〜図５Ｄに示される実施形態は、予め構造化されたガラス基板２５、４５が開口２６、４６を含む点で、上述した実施形態とは異なる。ガラス基板２５、４５を薄層化するためのプロセスは必須ではないが、必要に応じて行うこともできる。
また、様々な実施形態からのプロセスを組み合わせることもできる。例えば、上述したようなキャビティ２１を有するガラス基板２０を第１のガラス基板として使用して、半導体ウェハ１０に接合させることができる。第２のガラス基板として、開口４６を有するガラス基板４５を使用して、半導体ウェハ１０の機械加工後の第２の表面１２’に接合させることができる。この変形形態では、キャビティ２１がまだ露出されていないので、半導体ウェハ１０を薄層化するときに、半導体ウェハ１０の第１の表面１１にある構造が第１のガラス基板２０によって保護される。さらに、第１のガラス基板２０はかなり厚いので、薄層化された半導体ウェハ１０の安定性をより高める。例えば、機械加工後の第２の表面１２’上に金属被覆領域１９を形成した後に、半導体コンポーネント、特に金属パッドの構造を露出させるために第１のガラス基板２０を機械加工することができる。
図６Ａ〜図６Ｃは、さらなる実施形態を示す。上述した構造的特徴と同様の構造的特徴は、同じ参照番号を付されている。さらに、同様のプロセスの説明は割愛し、対応する言及がここでも当てはまるものとする。
第１の表面１１および第２の表面１２を有する半導体ウェハ１０と、第１の表面１１上に配設された少なくとも２つの金属パッド１４、１５をそれぞれ含む半導体コンポーネント３１、３２、３３、３４とが提供される。また、各半導体コンポーネント３１、３２、３３、３４は、少なくとも１つのドーピング領域、典型的には複数のドーピング領域を含む。
ガラス基板７０が提供され、ガラス基板７０は、ガラス基板７０の接合表面７３に形成された複数のキャビティ７１、７２を含む。各キャビティ７１、７２は、ただ１つの金属パッド１４、１５を収容できるようにサイズ設定される。各半導体コンポーネント３１、３２、３３、３４の金属パッド１４、１５は、異なるサイズ、特に異なる横方向の広がりを有することがある。したがって、それぞれのキャビティ７１、７２は異なるサイズでもよい。この特定の実施形態では、キャビティ７１は、金属パッド１４を収容できるようにサイズ設定され、キャビティ７２は、金属パッド１５を収容できるようにサイズ設定される。この実施形態では、キャビティ７２がキャビティ７１よりも大きい。
ガラス基板７０が位置合わせされ、次いで、上述した任意の適した接合プロセスを使用することによって接合される。得られる構造が、図６Ａに示される。各金属パッド１４、１５は、それぞれのキャビティ７１、７２によって収容されて封入され、それにより、同じ半導体コンポーネント３１、３２、３３、３４の隣接する金属パッド１４、１５は、ガラス基板７０によって、特に、隣接する金属パッド１４、１５の間に配設されたガラス基板７０の壁によって、互いから隔離される。
さらなるプロセスにおいて、半導体ウェハ１０を薄層化することができる。さらに、キャビティ７１、７２を露出して開口７１’、７２’を形成するためにガラス基板７０を機械加工することができ、半導体コンポーネント３１、３２、３３、３４の金属パッド１４、１５に手を加えられるようにする。隣接する金属パッド１４、１５は、図６Ｂに示されるようにガラス基板７０の壁によって互いから隔離されたままである。さらなるプロセスにおいて、半導体ウェハ１０は、上述したのと同様に分離線に沿ってダイシングされて、半導体チップ１０’およびガラスチップ７０’を有する半導体デバイスを形成する。
そのような半導体デバイスの３次元図が、図６Ｃに示される。例えばパワーＦＥＴのゲートパッドおよびソースパッドをそれぞれ形成する金属パッド１４および１５が、ガラス基板７０によって互いから隔離される。他の構造要素は上述した要素と同様でもよい。半導体デバイスは、特に、半導体チップ１０’の第２の表面に接合されたさらなるガラス基板またはガラスチップ４０’を含むことができる。
さらなる実施形態を、図７Ａおよび図７Ｂに関連して説明する。上述した構造的特徴と同様の構造的特徴は、同じ参照番号を付されている。さらに、同様のプロセスの説明は割愛し、対応する言及がここでも当てはまるものとする。
この実施形態では、半導体ウェハ１０と、半導体ウェハ１０に接合されたガラス基板４０とが提供される。ガラス基板４０は、半導体ウェハ１０の表面部分を露出するために複数の開口４１’を含む。開口は、後で形成される金属被覆領域のサイズおよび位置を画定する。ガラス基板４０は、その接合表面４２で、半導体ウェハ１０の第２の表面１２’に接合される。上述したのと同様に、接合されたガラス基板４０は、その接合表面にキャビティを含むことができ、キャビティは、接合されたガラス基板を研削または研磨することによって後で露出される。他の実施形態では、既に露出されているキャビティ、すなわち開口を有するガラス基板４０を接合させることができる。上述した任意の適した接合プロセスを使用することができる。
複数の半導体コンポーネント３１、３２、３３、３４の金属パッド１４、１５を、半導体ウェハ１０の第１の表面１１上に配設することができる。また、半導体ウェハ１０は、上述したのと同様に複数のドーピング領域を含むことができる。さらに、ガラス基板４０を接合させる前に、第２の表面１２’上に金属シード層１７を形成することができる。
図７Ｂに示されるように、金属被覆領域１９を形成するために、ガラス基板４０の開口４１’が金属または金属化合物で充填される。金属被覆領域１９を形成するのに適したプロセスは、限定はしないが、めっき、印刷、およびペースティングである。上述したのと同様に、ガラス基板４０は、金属被覆領域１９を形成するときにマスクの役割をする。
さらなるプロセスにおいて、個々の半導体デバイスを得るために、半導体ウェハ１０が上述したのと同様に分離線に沿ってダイシングされる。
さらなる実施形態を、図８Ａおよび図８Ｂに関連して説明する。上述した構造的特徴と同様の構造的特徴は、同じ参照番号を付されている。さらに、同様のプロセスの説明は割愛し、対応する言及がここでも当てはまるものとする。
第１の表面１１および第２の表面１２を含む半導体ウェハ１０と、半導体基板１０の第１の表面１１に接合されたガラス基板７０とが提供される。半導体ウェハ１０は、複数の半導体コンポーネント３１、３２、３３、３４を形成するためにドーピング領域を含む。ガラス基板７０は、複数の開口７１’、７２’を含み、これらの開口７１’、７２’は、半導体ウェハ１０の第１の表面１１のそれぞれの部分を露出させる。開口７１’、７２’は、後で形成されるパッド領域のサイズおよび位置を画定する。
ガラス基板７０は、上述した接合プロセスの任意のものによって第１の表面１１に接合させることができる。典型的には、接合前に第１の表面上に金属シード層を形成することができる。同じ半導体コンポーネント３１、３２、３３、３４に関して複数の別個のパッド領域を形成することが望まれるとき、典型的には、短絡を生じないように、金属シード層は第１の表面１１全体にわたっては形成されない。金属シード層は、ガラス基板７０を接合させた後に各開口７１’、７２’の内部に形成することができる。
ガラス基板７０は、上述したのと同様に、接合されるときに既に開口７１’、７２’を含むことができる。一実施形態では、ガラス基板７０は複数のキャビティを含むことができ、これらのキャビティは、上述したのと同様に、接合後にガラス基板を機械加工することによって露出される。
さらなるプロセスにおいて、図８Ｂに示されるように複数の別個の金属パッド領域１４’、１５’を提供するために、開口７１’、７２’に金属または金属化合物、例えば金属合金が充填される。厚い金属パッド構造を得るために、めっき、ペースティング、または印刷によって金属パッド構造１４’、１５’を形成することができる。金属パッド領域１４’、１５’の製造を完了するためにアニーリングプロセスが必要とされることがある。上述したのと同様に、厚い金属パッド領域１４’、１５’を、ボンドワイヤ接続のためのランドパッドとして使用することができる。金属パッド領域１４’、１５’は、それらの厚さにより、下にある構造を、接合中に生じる機械的応力から保護する。金属パッド領域１４’、１５’の厚さは、ガラス基板７０の厚さによって定義することができる。例えば、厚さ１００μｍのガラス基板７０が使用されるとき、金属パッド領域１４’、１５’は、ペースティングによって形成されるときに同様の厚さを有する。また、他の厚さを有する金属パッド領域１４’、１５’を形成することも可能である。
さらなるプロセスにおいて、個々の半導体デバイスを得るために、上述したのと同様に半導体ウェハ１０が分離線に沿ってダイシングされる。
上述した実施形態を組み合わせることができる。例えば、図８Ａおよび図８Ｂに示されるような半導体ウェハ１０の第１の表面１１上への金属パッド領域１４’、１５’の形成を、図７Ａおよび図７Ｂに示されるような半導体ウェハ１０の第２の表面１２’上への金属被覆領域１９の形成と組み合わせることができる。さらに、上述したのと同様に、第１の表面１１にガラス基板を接合させた後に、半導体ウェハ１０を薄層化することができる。
さらなる実施形態を、図９Ａ〜図９Ｃに関連して説明する。上述した構造的特徴と同様の構造的特徴は、同じ参照番号を付されている。さらに、同様のプロセスの説明は割愛し、対応する言及がここでも当てはまるものとする。
この実施形態は、特に、個々の半導体デバイスを形成するための半導体構成要素の分離を容易にするための選択肢を示す。図９Ａに示されるように、第１の表面１１および第２の表面１２’を有する半導体ウェハ１０が提供される。少なくとも１つのガラス基板が、例えば第１の表面１１上に提供される。一実施形態では、ガラス基板が第２の表面１２’上に提供される。また、第１の表面１１上に第１のガラス基板８０を提供し、第２の表面１２’上に第２のガラス基板９０を提供することも可能である。
第１および第２のガラス基板８０、９０の一方または両方に、既定の割断線に沿ってトレンチ８３が形成される。図９Ａは、トレンチ８３が第１のガラス基板８０に形成され、トレンチ９３が第２のガラス基板９０に形成されることを示す。トレンチ８３とトレンチ９３は、実質的に互いに位置合わせされる。
トレンチ８３、９３は、ガラス基板８０、９０をそれぞれの表面１１、１２’に接合させる前または接合させた後に形成することができる。トレンチ８３、９３の深さは、例えばそれぞれのガラス基板８０、９０の厚さの少なくとも半分、またはそれよりもさらに深くてよい。接合後にトレンチ８３、９３を形成することで、深いトレンチの形成が可能になる。接合していない場合には、ガラス基板は機械的に非常に脆弱である。トレンチ８３、９３は、例えばソーイングまたは任意の他の適したプロセスによって形成することができる。
半導体ウェハ１０は、上述したのと同様に、複数の半導体コンポーネント３１、３２、３３、３４を含むことができ、各半導体コンポーネント３１、３２、３３、３４は、第１の表面１１上に配置された少なくとも１つの金属パッド１４、１５を含むことができる。それぞれの半導体コンポーネントの金属パッド１４、１５は、第１のガラス基板８０の開口８１の内部に収容される。
上述したのと同様に、第２の表面１２’上に金属被覆領域１９を形成することができる。
さらなるプロセスにおいて、トレンチ８３、９３に沿って割断することによって、半導体ウェハ１０およびガラス基板８０、９０がダイに分離される。これは図９Ｂおよび図９Ｃに示され、これらの図は、図９Ａに一点鎖線によって示される部分の拡大詳細図を示す。トレンチ８３、９３に沿って、半導体ウェハ１０と第１および第２のガラス基板８０、９０の合計の材料強度が大幅に減少されるので、トレンチ８３、９３は割断を容易にする。図２Ｇおよび図６Ｃに示される３次元図で見られるように、開口８１および９１はそれぞれのガラス基板の壁８５、９５によって横方向で取り囲まれることに留意すべきである。したがって、割断線がこれらの開口８１、９１を通らない。したがって、トレンチ８３、９３は、規定の割断線を形成する。
上述した分離プロセスは、「スクライブアンドブレーク」と呼ばれることがある。ここでも、分離は、同様の機械的特性をもつ材料を通して行われ、第２の表面１２’に形成される厚い金属被覆領域を通しては行われない。これは、脆性の半導体ウェハと厚い延性の金属層とを通して切断することによって半導体デバイスを分離する一般に知られている分離プロセスに伴う難点を回避する。上述した実施形態は、主に同様の機械的特性をもつ材料を通して切断するので、材料特性に切断プロセスをより良く適合させることができる。
図９Ａ〜図９Ｃに関連して説明した実施形態は、上述した実施形態の任意の他のものと組み合わせることができる。例えば、キャビティを有するガラス基板を接合し、次いでガラス基板を機械加工してキャビティを露出させることができる。さらに、上述したのと同様に、それぞれのガラス基板をマスクとして使用することによって、金属被覆領域を第２の表面および／または第１の表面上に形成することができる。さらに、上述したのと同様に半導体ウェハを薄層化することができる。
１つまたは２つの構造化されたガラス基板が半導体ウェハに接合され、第１または第２の表面上、あるいは両方の表面上に半導体を機械的に支持する不可逆キャリアシステムを上述した。１つまたは複数のガラス基板は、ダイシング後でさえデバイスの一部となっており、パッシベーションの働きをすることができる。さらに、ダイシングの際に金属被覆領域を通る切断が必要ないように、別個にされて離隔された金属被覆領域を形成するために、構造化されたガラス基板がマスクの働きをすることができる。ガラス基板は、例えば第１の表面上の金属パッドを収容できるように構造化することができる。さらに、ガラス基板は、例えば第１および／または第２の表面上に金属被覆領域を形成するためのマスクとして使用することができるように構造化することができる。
第１の表面上もしくは第２の表面上、または両表面上の金属被覆領域の厚さは異なっていてよく、具体的な要件に従って選択することができる。本明細書で説明するキャリアシステムは、非常に薄い半導体ウェハの取扱いを可能にする。
ガラス基板によって片側で支持された半導体ウェハを、所望の目標厚さまで薄層化することができる。その後、半導体ウェハが薄層化された側に、さらなる構造化されたガラス基板を接合させて、両側で支持された半導体ウェハを得ることができる。構造化されているとき、上記のさらなるガラス基板を使用して、様々な厚さをもつ個々の離隔された金属被覆領域を形成することができる。
特に指示がない限り、本明細書で説明する様々な例示的実施形態の特徴を互いに組み合わせることができることを理解されたい。
具体的な実施形態を図示して本明細書で説明してきたが、本発明の範囲から逸脱することなく、図示して説明した具体的な実施形態の代わりに様々な代替実装形態および／または均等実装形態を使用することができることを当業者は理解されよう。本出願は、本明細書で論じた具体的な実施形態の任意の適合形態または変形形態を網羅するものと意図されている。したがって、本発明は、特許請求の範囲およびその均等物によってのみ限定されるものと意図されている。
１０ 半導体ウェハ
１０’ 半導体チップ
１１ 第１の表面
１２ 第２の表面
１２’ 第２の表面
１４ 金属パッド
１４’ 金属パッド領域
１５ 金属パッド
１５’ 金属パッド領域
１７ 金属シード層
１８ 金属層
１９ 金属被覆領域
２０ 第１のガラス基板
２０’ 第１のガラスチップ
２１ キャビティ
２１’ 開口
２２ 接合表面
２５ 第１のガラス基板
２６ 開口
２７ 接合表面
３１、３２、３３、３４ 半導体コンポーネント
４０ 第２のガラス基板
４０’ 第２のガラスチップ
４１ キャビティ
４１’ 開口
４２ 接合表面
４５ 第２のガラス基板
４６ 開口
４７ 接合表面
５０ キャリア基板
５１ リード構造
５１’ ボンディングパッド
５２ リード構造
５２’ ボンディングパッド
５３ リード構造
５３’ ボンディングパッド
５５ ボンドワイヤ
５６ リード構造
５６’ パッド構造
５７ リード構造
５７’ パッド構造
５８ キャリア基板
６０ ゲート誘電体層
６１ ソース領域
６２ ボディ領域
６３ ドレイン領域
６５ 絶縁材料
６６ ドーピング領域
６７ ドーピング領域
６９ 横方向分離面
７０ ガラス基板
７０’ ガラスチップ
７１ 接着剤
７１’ 開口
７２ ガラス接着剤層
７２’ 開口
７３ 接合表面
８０ 第１のガラス基板
８１ 開口
８３ トレンチ
８５ 壁
９０ 第２のガラス基板
９１ 開口
９３ トレンチ
９５ 壁

Claims (24)

  1. 半導体デバイスを製造するための方法であって、
    第１の表面と、前記第１の表面とは反対側の第２の表面とを備える半導体ウェハを提供するステップであって、前記半導体ウェハが、前記第１の表面上に、または前記第１の表面に配置された、複数のドーピング領域と、金属パッドとを備えるステップと、
    接合表面と、前記接合表面にあるキャビティおよび開口のうち少なくとも一方とを備える第１のガラス基板を提供するステップと、
    前記第１のガラス基板を、１つまたは複数の金属パッドが前記第１のガラス基板のそれぞれのキャビティまたは開口内部に配置されるように、その接合表面で、前記半導体ウェハの前記第１の表面に接合させるステップと、
    前記半導体ウェハの前記第２の表面を機械加工するステップと、
    前記半導体ウェハの前記機械加工後の第２の表面上に少なくとも１つの金属被覆領域を形成するステップと、
    個々の半導体デバイスを得るために、前記半導体ウェハおよび前記第１のガラス基板をダイシングするステップと
    を含む方法。
  2. 陽極接合、接着接合、溶融接合、およびガラスフリット接合の少なくとも１つによって、前記第１のガラス基板を前記半導体ウェハの前記第１の表面に接合させるステップをさらに含む請求項１に記載の方法。
  3. 前記キャビティを露出させるために前記第１のガラス基板を機械加工するステップをさらに含む請求項１に記載の方法。
  4. 前記金属被覆領域を形成する前に、前記半導体ウェハの前記第２の表面上に金属シード層を形成するステップをさらに含む請求項１に記載の方法。
  5. 開口を備える第２のガラス基板を提供するステップと、
    前記第２のガラス基板を前記半導体ウェハの前記第２の表面に接合させるステップと、
    それぞれの金属被覆領域を形成するために前記第２のガラス基板の前記開口に金属または金属化合物を充填するステップと
    をさらに含む請求項１に記載の方法。
  6. 接合表面と、前記接合表面にあるキャビティとを備える第２のガラス基板を提供するステップと、
    前記第２のガラス基板を、その接合表面で、前記半導体ウェハの前記第２の表面に接合させるステップと、
    前記キャビティを露出させるために前記第２のガラス基板を機械加工するステップと、
    それぞれの金属被覆領域を形成するために、前記第２のガラス基板の前記露出されたキャビティに金属または金属化合物を充填するステップと
    をさらに含む請求項１に記載の方法。
  7. 前記金属被覆が、めっき、ペースティング、および印刷の少なくとも１つによって形成される請求項１に記載の方法。
  8. 既定の割断線に沿って前記第１のガラス基板にトレンチを設けるステップと、
    前記トレンチに沿って割断することによって前記半導体ウェハおよび前記第１のガラス基板をダイシングするステップと
    をさらに含む請求項１に記載の方法。
  9. 既定の割断線に沿って前記第２のガラス基板にトレンチを設けるステップと、
    前記トレンチに沿って割断することによって前記半導体ウェハ、前記第１のガラス基板、および前記第２のガラス基板をダイシングするステップと
    をさらに含む請求項８に記載の方法。
  10. 少なくとも１つのボンディングパッドを備えるそれぞれのキャリア基板上に前記個々の半導体デバイスを固定するステップと、
    前記金属パッドと前記キャリア基板のそれぞれのボンディングパッドとの間にそれぞれのワイヤボンドを形成するステップと、
    それぞれのキャリア基板に固定された前記半導体デバイスを絶縁材料内に封入するステップと
    をさらに含む請求項１に記載の方法。
  11. 半導体デバイスを製造するための方法であって、
    第１の表面と、前記第１の表面とは反対側の第２の表面とを備える半導体ウェハを提供するステップであって、前記半導体ウェハが、前記第１の表面上に、または前記第１の表面に配置された、複数のドーピング領域と、金属パッドとを備えるステップと、
    接合表面と、前記接合表面に形成されたキャビティとを備える第１のガラス基板を提供するステップと、
    前記第１のガラス基板を、前記金属パッドが前記第１のガラス基板のそれぞれのキャビティ内部に配置されるように、その接合表面で、前記半導体ウェハの前記第１の表面に接合させるステップと、
    接合表面と、前記接合表面に形成されるキャビティとを備える第２のガラス基板を提供するステップと、
    前記第２のガラス基板を、その接合表面で、前記半導体ウェハの前記第２の表面に接合させるステップと、
    前記キャビティを露出させるために前記第２のガラス基板を機械加工するステップと、
    めっき、ペースティング、および印刷の少なくとも１つによって、前記第２のガラス基板の前記露出されたキャビティ内部に金属被覆領域を形成するステップと、
    個々の半導体デバイスを得るために前記半導体ウェハ、前記第１のガラス基板、および前記第２のガラス基板をダイシングするステップと
    を含む方法。
  12. 前記第２のガラス基板を接合させる前に、前記半導体ウェハの厚さを減少させるために前記半導体ウェハの前記第２の表面を機械加工するステップをさらに含む請求項１１に記載の方法。
  13. 前記第２のガラス基板を接合させた後に、前記キャビティを露出させるために前記第１のガラス基板を機械加工するステップをさらに含む請求項１１に記載の方法。
  14. 半導体デバイスを製造するための方法であって、
    半導体ウェハと、前記半導体ウェハに接合されたガラス基板とを提供するステップであって、前記ガラス基板が、前記半導体ウェハの表面部分を露出させるために複数の開口を備え、前記開口が金属被覆領域を画定するステップと、
    金属被覆領域を形成するために、前記ガラス基板の前記開口に金属または金属化合物を充填するステップと、
    個々の半導体デバイスを得るために、前記半導体ウェハおよび前記ガラス基板をダイシングするステップと
    を含む方法。
  15. 前記半導体基板が、第１の表面と、第２の表面と、複数のドーピング領域と、金属パッドとを備え、前記金属パッドが、前記第１の表面上に配置され、前記ガラス基板が、前記半導体ウェハの前記第２の表面に接合される請求項１４に記載の方法。
  16. 前記ガラス基板が、接合表面と、前記接合表面に形成された複数のキャビティとを備え、前記ガラス基板が、その接合表面で前記半導体ウェハに接合され、
    前記キャビティを露出させて前記ガラス基板に前記開口を形成するために、前記ガラス基板を機械加工するステップと、
    前記金属被覆領域を形成するために、前記ガラス基板の前記開口に金属または金属化合物を充填するステップと
    をさらに含む請求項１４に記載の方法。
  17. 既定の割断線に沿って前記ガラス基板にトレンチを設けるステップと、
    前記トレンチに沿って割断することによって、前記半導体ウェハおよび前記ガラス基板をダイシングするステップと
    をさらに含む請求項１４に記載の方法。
  18. 半導体デバイスを製造するための方法であって、
    半導体ウェハを提供するステップと、
    ガラス基板を提供するステップと、
    既定の割断線に沿って前記ガラス基板にトレンチを形成するステップと、
    前記ガラス基板を前記半導体ウェハに接合させるステップと、
    前記トレンチに沿って割断することによって前記半導体ウェハおよびガラス基板をダイシングするステップと
    を含む方法。
  19. 前記ガラス基板が前記半導体ウェハに接合された後に前記トレンチが形成される請求項１８に記載の方法。
  20. 前記ガラス基板が、前記半導体ウェハを部分的に露出させる開口を備え、金属被覆領域が前記開口内に形成される請求項１８に記載の方法。
  21. 前記ガラス基板がキャビティを備え、前記キャビティが前記半導体ウェハに面し、
    前記キャビティを露出させて前記ガラス基板に前記開口を形成するために、前記ガラス基板を機械加工するステップと、
    金属被覆領域を形成するために、前記ステップで形成された前記ガラス基板の開口に金属または金属化合物を充填するステップと
    をさらに含む請求項１８に記載の方法。
  22. 少なくとも２つの端子と、
    第１の表面および第２の表面を備える半導体基板であって、前記第１の表面上に配置された少なくとも１つのドーピング領域および金属パッドを備える半導体基板と、
    少なくとも１つの開口を備える第１のガラス基板であって、前記金属パッドが前記第１のガラス基板の前記開口内に配置されるように、前記半導体基板の前記第１の表面に接合される第１のガラス基板と、
    少なくとも１つの開口を備える第２のガラス基板であって、前記半導体基板の前記第２の表面に接合される第２のガラス基板と、
    前記半導体基板の前記第２の表面上にある少なくとも１つの金属被覆領域であって、前記第２のガラス基板の前記開口を充填する金属被覆領域と
    を備える半導体デバイス。
  23. 前記第１のガラス基板、前記第２のガラス基板、および前記半導体基板が、共通の横方向表面を形成する請求項２２に記載の半導体デバイス。
  24. 少なくとも１つのボンディングパッドを備えるキャリア基板と、ボンドワイヤ接続とをさらに備え、前記ボンドワイヤ接続が、前記半導体基板の前記第１の表面上の前記金属パッドを前記キャリア基板の前記ボンディングパッドと電気的に接続させる請求項２２に記載の半導体デバイス。
JP2013206236A 2010-07-15 2013-10-01 ガラス基板を有する半導体デバイスの製造方法 Active JP5944359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/837,155 2010-07-15
US12/837,155 US8202786B2 (en) 2010-07-15 2010-07-15 Method for manufacturing semiconductor devices having a glass substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011150615A Division JP5518801B2 (ja) 2010-07-15 2011-07-07 ガラス基板を有する半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014078707A true JP2014078707A (ja) 2014-05-01
JP5944359B2 JP5944359B2 (ja) 2016-07-05

Family

ID=45466312

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011150615A Active JP5518801B2 (ja) 2010-07-15 2011-07-07 ガラス基板を有する半導体デバイスの製造方法
JP2013206236A Active JP5944359B2 (ja) 2010-07-15 2013-10-01 ガラス基板を有する半導体デバイスの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011150615A Active JP5518801B2 (ja) 2010-07-15 2011-07-07 ガラス基板を有する半導体デバイスの製造方法

Country Status (4)

Country Link
US (3) US8202786B2 (ja)
JP (2) JP5518801B2 (ja)
CN (1) CN102339757B (ja)
DE (1) DE102011051823A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8202786B2 (en) 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
US9219020B2 (en) 2012-03-08 2015-12-22 Infineon Technologies Ag Semiconductor device, wafer assembly and methods of manufacturing wafer assemblies and semiconductor devices
US8921203B2 (en) * 2012-04-27 2014-12-30 Freescale Semiconductor, Inc. Method of forming an integrated circuit having varying substrate depth
US8980676B2 (en) 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US10186458B2 (en) 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
CN103035520A (zh) * 2012-08-13 2013-04-10 上海华虹Nec电子有限公司 Igbt器件的制作方法
DE102014105077B4 (de) 2013-04-18 2024-01-18 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
US9117801B2 (en) 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
US9847235B2 (en) 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
FR3028664B1 (fr) * 2014-11-14 2016-11-25 Soitec Silicon On Insulator Procede de separation et de transfert de couches
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
CN109920773A (zh) * 2019-01-31 2019-06-21 厦门云天半导体科技有限公司 一种基于玻璃的芯片再布线封装结构及其制作方法
KR20210151910A (ko) * 2019-04-16 2021-12-14 넥스트 바이오메트릭스 그룹 에이에스에이 유연성 전자부품을 제조하기 위한 시스템 및 방법
CN111524819B (zh) * 2020-04-29 2021-12-14 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
CN111524820B (zh) * 2020-04-29 2021-08-31 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN112234016B (zh) * 2020-10-19 2023-06-23 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222553A (ja) * 1982-06-18 1983-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1197564A (ja) * 1997-09-24 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2001068580A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウエハパッケージの製造方法
JP2002208574A (ja) * 2000-11-07 2002-07-26 Nippon Telegr & Teleph Corp <Ntt> 化学的機械研磨方法及び研磨剤
JP2004050305A (ja) * 2002-07-16 2004-02-19 Seiko Epson Corp ダイシング方法およびマイクロマシンデバイス
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2009014469A (ja) * 2007-07-04 2009-01-22 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4235645A (en) 1978-12-15 1980-11-25 Westinghouse Electric Corp. Process for forming glass-sealed multichip semiconductor devices
DE69106240T2 (de) * 1990-07-02 1995-05-11 Seiko Epson Corp Mikropumpe und Verfahren zur Herstellung einer Mikropumpe.
US5825092A (en) 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6146917A (en) * 1997-03-03 2000-11-14 Ford Motor Company Fabrication method for encapsulated micromachined structures
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
KR20030077754A (ko) * 2002-03-27 2003-10-04 삼성전기주식회사 마이크로 관성센서 및 그 제조 방법
US6621135B1 (en) * 2002-09-24 2003-09-16 Maxim Integrated Products, Inc. Microrelays and microrelay fabrication and operating methods
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US7098117B2 (en) * 2002-10-18 2006-08-29 The Regents Of The University Of Michigan Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
KR100512971B1 (ko) * 2003-02-24 2005-09-07 삼성전자주식회사 솔더볼을 이용한 마이크로 전자 기계 시스템의 제조 방법
JP2005243499A (ja) * 2004-02-27 2005-09-08 Fujitsu Ltd フラットディスプレイパネルの電極形成方法
US7204737B2 (en) * 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
KR100661169B1 (ko) 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
JP2007158212A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
WO2007111072A1 (ja) * 2006-03-29 2007-10-04 Hamamatsu Photonics K.K. 光電変換デバイスの製造方法
US7435664B2 (en) 2006-06-30 2008-10-14 Intel Corporation Wafer-level bonding for mechanically reinforced ultra-thin die
JP2008016628A (ja) 2006-07-05 2008-01-24 Sharp Corp 半導体装置及びその製造方法
JP2010500764A (ja) 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド 複数の半導体ダイを分離する方法
JP5226228B2 (ja) * 2007-03-06 2013-07-03 オリンパス株式会社 半導体装置の製造方法、及び、半導体装置
US7951688B2 (en) 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
TWI464835B (zh) 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP4851549B2 (ja) * 2009-02-10 2012-01-11 日本電波工業株式会社 圧電デバイス
JP2010187326A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc 圧電振動子の製造方法、圧電振動子および発振器
US8202786B2 (en) * 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222553A (ja) * 1982-06-18 1983-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH1197564A (ja) * 1997-09-24 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2001068580A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウエハパッケージの製造方法
JP2002208574A (ja) * 2000-11-07 2002-07-26 Nippon Telegr & Teleph Corp <Ntt> 化学的機械研磨方法及び研磨剤
JP2004050305A (ja) * 2002-07-16 2004-02-19 Seiko Epson Corp ダイシング方法およびマイクロマシンデバイス
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2009014469A (ja) * 2007-07-04 2009-01-22 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8202786B2 (en) 2012-06-19
CN102339757A (zh) 2012-02-01
JP5518801B2 (ja) 2014-06-11
US20120248631A1 (en) 2012-10-04
US20130328183A1 (en) 2013-12-12
JP2012023368A (ja) 2012-02-02
DE102011051823A1 (de) 2012-04-19
JP5944359B2 (ja) 2016-07-05
US8803312B2 (en) 2014-08-12
US20120012994A1 (en) 2012-01-19
US8546934B2 (en) 2013-10-01
CN102339757B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
US9887152B2 (en) Method for manufacturing semiconductor devices having a metallisation layer
US8865522B2 (en) Method for manufacturing semiconductor devices having a glass substrate
KR102643785B1 (ko) 자기 정렬된 후면 도전층을 포함하는 반도체 칩 및 이의 제조 방법
US9117801B2 (en) Semiconductor devices having a glass substrate, and method for manufacturing thereof
US10748787B2 (en) Semiconductor device with plated lead frame
CN108305837B (zh) 生产半导体器件的方法
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
CN105336718A (zh) 源极向下半导体器件及其制造方法
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
US7632712B2 (en) Method of fabricating a power semiconductor module
US10998231B2 (en) Method for increasing semiconductor device wafer strength
CN113964046A (zh) 芯片-衬底复合半导体器件
CN108807197B (zh) 具有侧壁金属化部的芯片封装
US20240186289A1 (en) Semiconductor package and method of manufacturing the semiconductor package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160525

R150 Certificate of patent or registration of utility model

Ref document number: 5944359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250