CN102751255A - 半导体接合焊盘结构及其制造方法、以及集成电路 - Google Patents
半导体接合焊盘结构及其制造方法、以及集成电路 Download PDFInfo
- Publication number
- CN102751255A CN102751255A CN2012102617685A CN201210261768A CN102751255A CN 102751255 A CN102751255 A CN 102751255A CN 2012102617685 A CN2012102617685 A CN 2012102617685A CN 201210261768 A CN201210261768 A CN 201210261768A CN 102751255 A CN102751255 A CN 102751255A
- Authority
- CN
- China
- Prior art keywords
- pad structure
- semiconductor
- metal
- engages
- strip groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体接合焊盘结构及其制造方法、以及集成电路。根据本发明的半导体接合焊盘结构包括：中心部分以及外周部分；其中，所述中心部分为裸露出的第一金属薄膜；所述外周部分的表面上布置了钝化层，并且在所述外周部分中形成有通孔。并且，所述中心部分的外周的一侧或者多侧上分别布置了一条或者多条的长条形凹槽；其中，在所述一条或者多条的长条形凹槽的底部和侧壁上布置了与所述通孔中材料相同的第二金属层，在所述第二金属层上布置了与所述第一金属薄膜具有相同材料的第三金属层，其中所述第三金属层与所述第一金属薄膜整体形成，并且所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种半导体接合焊盘结构及其制造方法；此外，本发明还涉及一种采用了该半导体接合焊盘结构的集成电路。
背景技术
半导体封装是半导体制造领域的一项重要工艺。半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片，然后将切割好的晶片用粘合剂贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝等)导线或者导电性树脂将晶片的半导体接合焊盘(Bond Pad)连接到基板的相应引脚，并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试最后入库出货。
图1示意性地示出了根据现有技术的半导体接合焊盘结构100的一种示例。如图1所示，根据现有技术的半导体接合焊盘结构100包括中心部分102以及外周部分101。其中，半导体接合焊盘结构100的外周部分101中形成有通孔A。半导体接合焊盘结构100的中心部分102上露出第一金属薄膜(一般为铝薄膜)。其中，外周部分101的表面上布置了钝化层。对于半导体接合焊盘结构100的制造来说，半导体接合焊盘结构100一开始总体布置了一层钝化层，此后去除了中心部分102上钝化层，由此形成了仅仅外周部分101上布置了钝化层的布置。
但是，图1所示的半导体接合焊盘结构100的缺点在于，在对半导体接合焊盘结构100的中心部分102上进行压焊时，金属由于压力而膨胀，从而朝两边挤压，并往外撑开、裂开，由此造成焊盘缺陷。
图2示意性地示出了根据现有技术的改进的半导体接合焊盘结构200的另一种示例。
根据现有技术的改进的半导体接合焊盘结构200包括中心部分202以及外周部分201。其中，在中心部分202的外周布置了凹槽B(图2示出了在中心部分102的四周分别布置凹槽B的示例)。这些凹槽B在将第一金属薄膜和金属凸块布置在半导体接合焊盘结构200的中心部分202上时可容纳金属的膨胀，即为金属的膨胀留出空间，从而防止第一金属薄膜和外周部分201上的钝化层被撑开、裂开，从而防止焊盘缺陷。
但是，图2所示的半导体接合焊盘结构200的缺点在于，开槽(凹槽B)后，下层的氟会挥发出来而腐蚀上层金属表面，从而造成电路腐蚀以及其它故障，并且湿气会通过凹槽B进入下层电路层，从而缩减了电路的使用寿命。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止由于金属膨胀而造成的焊盘缺陷、并且能够防止由于氟会挥发出来而腐蚀上层金属表面从而造成电路腐蚀、并且防止湿气通过凹槽进入下层电路层的半导体接合焊盘结构及其制造方法、以及采用了该半导体接合焊盘结构的集成电路。
根据本发明的第一方面，提供了一种半导体接合焊盘结构，其包括：中心部分以及外周部分；其中，所述中心部分为裸露出的第一金属薄膜；所述外周部分的表面上布置了钝化层，并且在所述外周部分中形成有通孔；并且，所述中心部分的外周的一侧或者多侧上分别布置了一条或者多条的长条形凹槽；其中，在所述一条或者多条的长条形凹槽的底部和侧壁上布置了与所述通孔中材料相同的第二金属层，在所述第二金属层上布置了与所述第一金属薄膜具有相同材料的第三金属层，其中所述第三金属层与所述第一金属薄膜整体形成，并且所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面。
优选地，在所述中心部分的外周的每一侧上均分别布置了一条或者多条的长条形凹槽。
优选地，所述中心部分的外周的一侧或者多侧上分别布置了两条长条形凹槽。
优选地，所述第一金属薄膜是铝膜。
优选地，所护外周部分中形成有通孔矩阵。
根据本发明的第二方面，提供了一种采用了根据本发明的第一方面的半导体接合焊盘结构的集成电路。
根据本发明的第三方面，提供了一种半导体接合焊盘结构制造方法，其包括：对下层金属层上的介质层进行刻蚀，以形成与半导体接合焊盘结构的外周部分中的通孔对应的通孔刻蚀图案以及半导体接合焊盘结构的中心部分的长条形凹槽；沉积第二金属，从而填充通孔刻蚀图案来形成通孔，并且在所述长条形凹槽的底部和侧表面形成第二金属层；进行平坦化从而去除所述通孔刻蚀图案以及所述长条形凹槽之外的第二金属；沉积第三金属，从而在半导体接合焊盘结构上形成第一金属薄膜，其中在所述第二金属层上形成第三金属层，所述长条形凹槽内的所述第三金属层的上表面低于半导体接合焊盘结构的其它区域上的所述第一金属薄膜的上表面。
优选地，所述第二金属为金属钨。
优选地，所述第三金属为金属铝。
根据本发明实施例，首先，由于半导体接合焊盘结构的中心部分上布置的长条形凹槽可容纳金属的膨胀，即为金属的膨胀留出空间，从而防止第一金属薄膜和外周部分上的钝化层被撑开、裂开，从而防止焊盘缺陷；并且，由于长条形凹槽的内表面布置了与所述第一金属薄膜具有相同材料的金属层，所以可以能够防止由于氟会挥发出来而腐蚀上层金属表面从而造成电路腐蚀、并且防止湿气通过凹槽进入下层电路层；此外，由于第一金属薄膜与长条形凹槽中的第三金属层形成整体，从而实际上可以利用长条形凹槽来固定第一金属薄膜，并且由于所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面，从而实际上形成了一个凹陷部，该凹陷部可以容纳膨胀后的金属或者流动至凹陷部处的金属，从而形成栓结构来固定第一金属薄膜上的金属凸块，从而进一步提高半导体接合焊盘的性能。
而且，根据本发明的半导体接合焊盘结构的制造方法与现有半导体接合焊盘结构制造方法兼容，并未增加工艺布置或者掩膜数量，而仅仅修改了形成通孔时的掩膜图案，因此并未增加制造成本。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的半导体接合焊盘结构的一种示例。
图2示意性地示出了根据现有技术的改进的半导体接合焊盘结构的另一种示例。
图3示意性地示出了根据本发明第一实施例的半导体接合焊盘结构的平面图。
图4示意性地示出了根据本发明第二实施例的半导体接合焊盘结构的平面图。
图5示意性地示出了根据本发明第一实施例的半导体接合焊盘结构的截面图。
图6至图9示意性地示出了根据本发明第一实施例的半导体接合焊盘结构的制造方法。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<半导体接合焊盘结构>
图3示意性地示出了根据本发明第一实施例的半导体接合焊盘结构300。
如图3所示，根据本发明第一实施例的半导体接合焊盘结构300包括：中心部分302以及外周部分301。
其中，半导体接合焊盘结构300的外周部分301的表面上布置了钝化层，并且在外周部分301中形成有通孔A。并且，半导体接合焊盘结构300的中心部分302为露出的第一金属薄膜(一般为铝薄膜)。优选地，外周部分301中形成有多个通孔A形成的通孔矩阵。
同样，对于半导体接合焊盘结构300的制造来说，半导体接合焊盘结构300一开始可能总体布置了一层钝化层，此后去除了中心部分302上钝化层，由此形成了仅仅外周部分301上布置有钝化层的结构。
此外，在半导体接合焊盘结构300的中心部分302的外周的一侧或者多侧上分别布置了一条或者多条的长条形凹槽T1和T2。在图3所示的第一实施例中，在半导体接合焊盘结构300的中心部分302的外周的每一侧均布置了两个长条形凹槽：第一长条形凹槽T1和第二长条形凹槽T2。
但是，半导体接合焊盘结构300的中心部分302的外周的每一侧上布置的长条形凹槽的数量并不限于两条。例如图4，其示意性地示出了根据本发明第二实施例的半导体接合焊盘结构的平面图。其中，在半导体接合焊盘结构300的中心部分302的外周的每一侧均布置了一个长条形凹槽T。
此外，可以仅仅在半导体接合焊盘结构300的中心部分302的外周的一侧、两侧或者三侧上分别布置至少一条长条形凹槽，本领域技术人员应该理解的是，这些布置方法也落入本发明的保护范围。
但是，优选地，在半导体接合焊盘结构300的中心部分302的外周每一侧均分别布置至少一条长条形凹槽。
此外，优选地，在半导体接合焊盘结构300的中心部分302的外周每一侧均分别布置两条长条形凹槽，这样可以实现工艺与技术效果的最佳组合。
图5示意性地示出了根据本发明第一实施例的半导体接合焊盘结构的截面图。
如图5所示，在第一长条形凹槽T1和第二长条形凹槽T2的底部和侧壁上布置了与所述通孔A中材料相同的第二金属层T11(一般为金属钨层)，在所述第二金属层T11上布置了与所述第一金属薄膜具有相同材料的第三金属层T22(一般为金属铝层)，其中所述第三金属层T22与所述第一金属薄膜整体形成，并且所述长条形凹槽内T1和T2的所述第三金属层T22的上表面低于其它区域上的所述第一金属薄膜的上表面。
由此，根据本发明实施例，首先，由于半导体接合焊盘结构的中心部分上布置的长条形凹槽可容纳金属的膨胀，即为金属的膨胀留出空间，从而防止第一金属薄膜和外周部分上的钝化层被撑开、裂开，从而防止焊盘缺陷；并且，由于长条形凹槽的内表面布置了与所述第一金属薄膜具有相同材料的金属层，所以可以能够防止由于氟会挥发出来而腐蚀上层金属表面从而造成电路腐蚀、并且防止湿气通过凹槽进入下层电路层；此外，由于第一金属薄膜与长条形凹槽中的第三金属层形成整体，从而实际上可以利用长条形凹槽来固定第一金属薄膜，并且由于所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面，从而实际上形成了一个凹陷部，该凹陷部可以容纳膨胀后的金属或者流动至凹陷部处的金属，从而形成栓结构来固定第一金属薄膜上的金属凸块，从而进一步提高半导体接合焊盘的性能。
<半导体接合焊盘结构的制造方法>
图6至图9示意性地示出了根据本发明第一实施例的半导体接合焊盘结构的制造方法。需要说明的是，为了简化附图，并未示出钝化层。此外，图6至图9的流程是以图3和图5所示的结构为示例，但是所述流程显然也适合于图4所示的结构，只要相应地调整长条形凹槽的数量即可。
如图6至图9所示，根据本发明实施例的半导体接合焊盘结构制造方法包括：
首先，对下层金属层1上的介质层2进行刻蚀以形成与半导体接合焊盘结构300的外周部分301中的通孔A对应的通孔刻蚀图案A1以及半导体接合焊盘结构300的中心部分302的长条形凹槽T1和T2，如图6所示。
然后，沉积第二金属(一般为金属钨)，从而填充通孔刻蚀图案A1以形成通孔A，并且在长条形凹槽T1和T2的底部和侧表面形成第二金属层T11，如图7所示；
此后进行平坦化，例如执行化学机械研磨，从而去除所述通孔刻蚀图案以及所述长条形凹槽之外的区域的第二金属，得到的结构如图8所示。
此后，沉积第三金属(一般为金属铝)，从而在半导体接合焊盘结构上形成第一金属薄膜，并且其中通过沉积第三金属在所述第二金属层T11上形成第三金属层T22，即，第一金属薄膜与第三金属层T22形成为一个整体(换言之，可以将第三金属层T22看成是第一金属薄膜的一部分)；所述长条形凹槽T1和T2内的所述第三金属层T22的上表面低于半导体接合焊盘结构的其它区域上的所述第一金属薄膜的上表面，得到的结构如图9所示。
根据本发明的半导体接合焊盘结构的制造方法与现有半导体接合焊盘结构制造方法兼容，并未增加工艺布置或者掩膜数量，而仅仅修改了形成通孔时的掩膜图案，因此并未增加制造成本。
如图1至图4所示，半导体接合焊盘结构100、200、300、400一般为方形，但是，对于任何熟悉本领域的技术人员而言，可以理解的是，本发明同样适用于其它形状的半导体接合焊盘结构。
根据本发明的另一优选实施例，本发明还提供了一种采用了上述半导体接合焊盘结构300、400的集成电路。
需要说明的是，说明书中的“第一”、“第二”和“第三”仅仅用于区分各个组成部分，而不是用于限定本发明的范围。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种半导体接合焊盘结构，其特征在于包括：中心部分以及外周部分；其中，所述中心部分为裸露出的第一金属薄膜；所述外周部分的表面上布置了钝化层，并且在所述外周部分中形成有通孔；
并且，所述中心部分的外周的一侧或者多侧上分别布置了一条或者多条的长条形凹槽；其中，在所述一条或者多条的长条形凹槽的底部和侧壁上布置了与所述通孔中材料相同的第二金属层，在所述第二金属层上布置了与所述第一金属薄膜具有相同材料的第三金属层，其中所述第三金属层与所述第一金属薄膜整体形成，并且所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面。
2.根据权利要求1所述的半导体接合焊盘结构，其特征在于，在所述中心部分的外周的每一侧上均分别布置了一条或者多条的长条形凹槽。
3.根据权利要求1所述的半导体接合焊盘结构，其特征在于，所述中心部分的外周的一侧或者多侧上分别布置了两条长条形凹槽。
4.根据权利要求1至3之一所述的半导体接合焊盘结构，其特征在于，所述第一金属薄膜是铝膜。
5.根据权利要求1至3之一所述的半导体接合焊盘结构，其特征在于，所护外周部分中形成有通孔矩阵。
6.一种采用了根据权利要求1至5之一所述的半导体接合焊盘结构的集成电路。
7.一种半导体接合焊盘结构制造方法，其特征在于包括：
对下层金属层上的介质层进行刻蚀，以形成与半导体接合焊盘结构的外周部分中的通孔对应的通孔刻蚀图案以及半导体接合焊盘结构的中心部分的长条形凹槽；
沉积第二金属，从而填充通孔刻蚀图案来形成通孔，并且在所述长条形凹槽的底部和侧表面形成第二金属层；
进行平坦化，从而去除所述通孔刻蚀图案以及所述长条形凹槽之外的第二金属；沉积第三金属，从而在半导体接合焊盘结构上形成第一金属薄膜，其中在所述第二金属层上形成第三金属层，所述长条形凹槽内的所述第三金属层的上表面低于半导体接合焊盘结构的其它区域上的所述第一金属薄膜的上表面。
8.根据权利要求7所述的半导体接合焊盘结构制造方法，其特征在于，所述第二金属为金属钨。
9.根据权利要求7或8所述的半导体接合焊盘结构制造方法，其特征在于，所述第三金属为金属铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261768.5A CN102751255B (zh) | 2012-07-26 | 半导体接合焊盘结构及其制造方法、以及集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261768.5A CN102751255B (zh) | 2012-07-26 | 半导体接合焊盘结构及其制造方法、以及集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102751255A true CN102751255A (zh) | 2012-10-24 |
| CN102751255B CN102751255B (zh) | 2016-11-30 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106542492A (zh) * | 2015-09-23 | 2017-03-29 | 中芯国际集成电路制造(北京)有限公司 | 焊盘结构、焊环结构和mems器件的封装方法 |
| CN108231707A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种液态金属增强内传热的芯片 |
| TWI746883B (zh) * | 2017-09-29 | 2021-11-21 | 韓商Ｊｍｊ韓國有限公司 | 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739587A (en) * | 1995-02-21 | 1998-04-14 | Seiko Epson Corporation | Semiconductor device having a multi-latered wiring structure |
| CN1505140A (zh) * | 2002-12-03 | 2004-06-16 | 台湾积体电路制造股份有限公司 | 接合垫区的结构 |
| US20070287283A1 (en) * | 2001-09-07 | 2007-12-13 | Kenichi Watanabe | Semiconductor device capable of suppressing current concentration in pad and its manufacture method |
| CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
| US20120025394A1 (en) * | 2010-08-02 | 2012-02-02 | Hiroshige Hirano | Semiconductor device |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739587A (en) * | 1995-02-21 | 1998-04-14 | Seiko Epson Corporation | Semiconductor device having a multi-latered wiring structure |
| US20070287283A1 (en) * | 2001-09-07 | 2007-12-13 | Kenichi Watanabe | Semiconductor device capable of suppressing current concentration in pad and its manufacture method |
| CN1505140A (zh) * | 2002-12-03 | 2004-06-16 | 台湾积体电路制造股份有限公司 | 接合垫区的结构 |
| CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
| US20120025394A1 (en) * | 2010-08-02 | 2012-02-02 | Hiroshige Hirano | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106542492A (zh) * | 2015-09-23 | 2017-03-29 | 中芯国际集成电路制造(北京)有限公司 | 焊盘结构、焊环结构和mems器件的封装方法 |
| CN108231707A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种液态金属增强内传热的芯片 |
| TWI746883B (zh) * | 2017-09-29 | 2021-11-21 | 韓商Ｊｍｊ韓國有限公司 | 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102598257B (zh) | 微电子封装及其制造方法 | |
| CN103915414A (zh) | 倒装芯片晶片级封装及其方法 | |
| US10522438B2 (en) | Package structure having under ball release layer and manufacturing method thereof | |
| CN103119711A (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
| KR20100109241A (ko) | 칩 적층 패키지 및 그 제조방법 | |
| CN106935556A (zh) | 半导体封装件及其制造方法 | |
| CN103021960A (zh) | 三维集成电路的制造方法 | |
| US20180061672A1 (en) | Chip package process | |
| US20220384376A1 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
| US11227848B2 (en) | Chip package array, and chip package | |
| US20100078801A1 (en) | Chip package structure and fabricating method threrof | |
| CN106206557B (zh) | 硅中介层 | |
| US20100129963A1 (en) | Integrated circuit package and fabricating method thereof | |
| CN101814461A (zh) | 封装基板结构与芯片封装结构及其制作方法 | |
| TW495893B (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| US8866269B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| CN102683313B (zh) | 半导体接合焊盘结构以及集成电路 | |
| CN102751255A (zh) | 半导体接合焊盘结构及其制造方法、以及集成电路 | |
| CN111128918B (zh) | 一种芯片封装方法及芯片 | |
| US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
| CN102751255B (zh) | 半导体接合焊盘结构及其制造方法、以及集成电路 | |
| CN104465602A (zh) | 利用框架封装重布线的倒装pip封装结构及其制造方法 | |
| US9826632B2 (en) | Substrate structure and the process manufacturing the same | |
| TWI582862B (zh) | 晶粒封裝方法 | |
| CN102254834B (zh) | 半导体封装结构与方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140504 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140504 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |