TWI582862B

TWI582862B - 晶粒封裝方法

Info

Publication number: TWI582862B
Application number: TW104118663A
Authority: TW
Inventors: 韓政男
Original assignee: 韓政男
Priority date: 2015-06-09
Filing date: 2015-06-09
Publication date: 2017-05-11
Also published as: TW201643970A

Description

晶粒封裝方法

本發明是關於封裝方法，尤其是關於晶粒封裝方法。

於半導體元件（例如光電元件）之封裝技術中，為避免一半導體元件曝露於外界，封裝膠材（例如透光膠材）常被用來覆蓋該半導體元件，然而於利用封裝膠材覆蓋半導體元件的過程中，封裝膠材容易外溢至該半導體元件與外界電性連接的接點（例如金屬接點），造成該半導體元件之封裝體的品質不穩定或生產良率下降。以發光二極體（LED）之封裝體為例，採用打線封裝之發光二極體的封裝體通常包含：一基板；形成於該基板之上方表面之複數個導電墊；設置於該基板上方之發光二極體晶粒；連接該發光二極體晶粒之複數個電極與該複數個導電墊的複數個導線；貫穿該基板以連接該些導電墊與該基板之下方表面之複數個接點的複數個導電貫孔；以及覆蓋該基板上方之物件（包含所述晶粒與導線等）的封裝膠材（例如樹脂），其中該封裝膠材於覆蓋過程中可能會外溢到該基板之下方表面之該些接點，導致該些接點與一載板（例如一系統電路板）之電性接觸不良甚至失敗。

本發明之一目的在於提供能夠改善先前技術之封裝方法。

本發明揭露一種晶粒封裝方法，能夠避免封裝材料溢至晶粒封裝體之導電接點，該晶粒封裝方法之一實施例包含下列步驟：提供一封裝基底，該封裝基底包含一暫時基板、一第一材料層位於該暫時基板之上、以及一非導電材質圖樣位於該第一材料層之上；形成複數個導電單元於該封裝基底上，其中任二該導電單元被該非導電材質圖樣隔絕；設置一晶粒於該封裝基底及/或該複數個導電單元之上，並使該晶粒之二電極分別電性連接至該複數個導電單元的其中之二；使用一第三材料覆蓋該複數個導電單元的至少一部分與該晶粒；以及移除該封裝基底之至少一部分包含該暫時基板與該第一材料層，使該複數個導電單元直接或間接地做為複數個接點用於對外電性連接。

上述晶粒封裝方法之另一實施例包含下列步驟：提供一封裝基底，該封裝基底包含一暫時基板、一導電層位於該暫時基板之上、以及一非導電材質圖樣位於該導電層之上，該非導電材質圖樣覆蓋該導電層之一第一部分，而未覆蓋該導電層之一第二部分；形成複數個導電單元於該導電層之第二部分的表面上，其中任二導電單元被該非導電材質圖樣隔絕；移除該非導電材質圖樣；移除該導電層之第一部分；設置一第二材料於該複數個導電單元之間，以電性隔絕任二該導電單元；設置一晶粒於該複數個導電單元及/或該第二材料之上，並使該晶粒之二電極分別電性連接至該複數個導電單元的其中之二；使用一第三材料覆蓋該複數個導電單元的至少一部分與該晶粒；以及移除該封裝基底之至少一部分包含該暫時基板，使該複數個導電單元直接或間接地做為複數個接點用於對外電性連接。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

以下說明內容之用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。另外，在實施為可能的前提下，本說明書所描述之事件或物件間的相對關係，其涵義可包含直接或間接的關係，所謂「間接」是指事件間有中間事件或時間間隔之存在，或指物件間有中間物件或物理空間之存在。

本發明之揭露內容包含晶粒封裝方法，相較於先前技術能夠避免封裝材料溢至晶粒封裝體之導電接點。該晶粒封裝方法之部分步驟單獨而言可能為已知步驟，在不影響該方法之充分揭露及可實施性的前提下，以下說明對於個別已知步驟的細節將予以節略。另外，在實施為可能的前提下，實施本發明者可依本發明之揭露內容及自身的需求選擇性地實施下述實施例中任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加本發明實施時的彈性。

請參閱圖1，其是本發明之晶粒封裝方法之一實施例的示意圖，包含下列步驟：步驟S110：如圖2所示，提供一封裝基底200，該封裝基底200包含一暫時基板210、一第一材料層220位於該暫時基板210之上（意即表面上或上方）以及一非導電材質圖樣230位於該第一材料層220之上（意即表面上或上方）。所述暫時基板210之材質可以是導電材質（例如金屬）或非導電材質（例如玻璃、塑膠等），並能在本晶粒封裝方法之執行過程中基於實施者之需求提供穩定支撐。所述第一材料層220之材質可以是導電材（例如導電膠材）或非導電材（例如非導電膠材），隨著第一材料層220之材質不同，本實施例會有相應的實施變化，詳情說明於後。所述非導電材質圖樣230之材質例如是光阻、防焊漆（Solder Mask）或其它具有製程選擇性的非導電材質。步驟S120：如圖3所示，形成複數個導電單元310於封裝基底200上，其中任二導電單元310被非導電材質圖樣230隔絕。所述導電單元310之材質例如是金屬或其它導電性良好之材質。導電單元310可藉由電鍍（Electroplating）、化鍍（Chemical Plating）或其它已知或自行開發之製程（例如蒸鍍（Evaporation）、濺鍍（Sputter）等）來形成，並應基於實施者之需求具有足夠之導電性。另外，若是非導電材質圖樣230之厚度大於任一導電單元310之厚度，本步驟可進一步包含：利用物理性及/或化學性方式（例如包含選擇性蝕刻製程及/或化學機械研磨製程的方式）使非導電材質圖樣230之厚度不大於任一導電單元310之厚度。請注意，為避免圖3之符號過多以致混淆，部分非導電材質圖樣230及導電單元310未標示符號。步驟S130：如圖4a或圖4b所示，設置一晶粒410於封裝基底200及/或複數個導電單元310之上（意即表面上或上方），並使晶粒410之二電極412分別電性連接至複數個導電單元310的其中之二。所述晶粒410例如是發光二極體（LED）晶粒或其它半導體晶粒，可以電極向上之方式（如圖4a所示）或電極向下之方式（如圖4b所示）被設置，當採電極向上之方式時，電極412經由導電體420（例如導線等）電性連接至導電單元310；當採電極向下之方式時，電極412直接或經由導電體（例如焊材（Solder）或異方性導電膠（Anisotropic Conductive Film, ACF）等，未圖示）電性連接至導電單元310。請注意，為避免圖4a、4b之符號過多以致混淆，部分非導電材質圖樣230及導電單元310未標示符號。步驟S140：如圖5所示，使用一第三材料510覆蓋複數個導電單元310的至少一部分與晶粒410。所述第三材料510之材質基於實施者之需求可以是透明膠材或其它能使晶粒410與外界隔絕之材質。請注意，圖5雖是承襲圖4b，但本領域具有通常知識者能夠依據本說明書之揭露以及本領域之通常知識瞭解如何依據圖4a來實施本步驟。另請注意，為避免圖5之符號過多以致混淆，部分非導電材質圖樣230、導電單元310、電極412未標示符號。步驟S150：如圖6所示，移除封裝基底200之至少一部分包含暫時基板210與第一材料層220，使複數個導電單元310直接或間接地做為複數個接點用於對外電性連接。舉例來說，本步驟包含以一破壞性方式移除該第一材料層220（此時該第一材料層220例如是非導電膠材層，用於固著暫時基板210與第一材料層220表面上之物件（例如是藉由非電鍍製程所形成之導電單元310或是一導電層（例如圖7之導電層710））），並保持該暫時基板210未受實質破壞，使該暫時基板210處於可重複使用的狀態以有效節省成本，所述破壞性方式可選自下列方式的至少其中之一：一光處理方式；一熱處理方式；一化學處理方式；以及一力學處理方式。另舉例而言，本步驟包含以一破壞性方式移除該暫時基板210與第一材料層220（此時該第一材料層220例如是導電材料層，用於固著暫時基板210與第一材料層220表面上之物件（例如是藉由電鍍製程所形成之導電單元310）），所述破壞性方式在此例如是包含化學機械研磨製程的方式。請注意，圖6與圖7雖是承襲圖4b，但本領域具有通常知識者能夠依據本說明書之揭露以及本領域之通常知識瞭解如何依據圖4a來實施步驟S140與本步驟。

承上所述，舉例而言，當導電單元310是藉由電鍍形成於第一材料層220之表面上時，第一材料層220應為導電材能夠通電以實現電鍍製程，本例中，非導電材質圖樣230是形成於第一材料層之表面上，且未覆蓋第一材料層230之一導電單元相關部分，使得導電單元310得以形成於該導電單元相關部分之表面上。另舉例而言，當導電單元310是藉由電鍍形成於一導電層710之上如圖7所示時，導電層710可視為封裝基底200的一部分（意即步驟S110所提供之封裝基底200包含導電層710），位於第一材料層220與非導電材質圖樣230之間，用來通電以實現電鍍製程，所述導電層可以是金屬層、導電膠層、石墨層或其它電性符合實施需求之導電層，本例中，非導電材質圖樣230覆蓋導電層710之一第一部分，而未覆蓋導電層710之一第二部分，使得導電單元310得以形成於該第二部分之表面上，另外，為避免導電單元310彼此間經由導電層710發生短路，步驟S150在此進一步包含移除導電層710以露出複數個導電單元310之表面做為複數個接點，移除導電層710之手段例如是包含選擇性蝕刻製程（像是雷射或化學蝕刻製程）及/或研磨製程之手段。

導電單元310除可由電鍍形成，亦可由非電鍍製程（例如化鍍、蒸鍍、濺鍍等）形成，當導電單元310是藉由非電製程形成時，若第一材料層220與非導電材質圖樣230之間不具有其它結構層（代表導電單元310形成於第一材料層220之部分表面上），第一材料層220應能搭配所述非電製程而有利於形成導電單元310；而若第一材料層220與非導電材質圖樣230之間具有其它結構層（代表導電單元310形成於該其它結構層之部分表面上），該其它結構層應能搭配所述非電製程而有利於形成導電單元310。請注意，當導電單元310是藉由非電鍍製程形成於第一材料層220之表面之上（意即表面上或上方）時，為避免形成導電單元310之材質（例如金屬）同時形成於非導電材質圖樣230上而造成導電單元310間的短路，步驟S120可於形成導電單元310後，再以物理性及/或化學性方式（例如包含選擇性蝕刻製程及/或化學機械研磨製程的方式）來移除非導電材質圖樣230上之導電材質。另請注意，實施本發明者可基於其需求自行決定本實施例各結構或元件之材質與設計。

除圖1所示之實施例外，本發明之晶粒封裝方法之另一實施例如圖8所示，包含下列步驟：步驟S810：如圖9所示，提供一封裝基底900，該封裝基底900包含一暫時基板910、一導電層920位於該暫時基板910之上（意即表面上或上方）以及一非導電材質圖樣930位於該導電層820之上（意即表面上或上方），該非導電材質圖樣930覆蓋導電層920之一第一部分，而未覆蓋導電層920之一第二部分。本步驟中，暫時基板910相同或等效於圖2至圖7之暫時基板210，且可進一步限定為非導電基板，然此限定並非必要；導電層920相同或等效於圖7之導電層710；非導電材質圖樣930相同或等效於圖2至圖7之非導電材質圖樣230，相關細節如前所述。步驟S820：如圖10所示，形成複數個導電單元1010於導電層920之第二部分的表面上，其中任二導電單元1010被非導電材質圖樣930隔絕。本步驟之導電單元1010相同或等效於圖3至圖7之導電單元310，相關細節如前所述。步驟S830：如圖11所示，移除非導電材質圖樣930。本步驟之移除手段例如是一選擇性蝕刻製程（像是化學或雷射蝕刻製程），或是其它能針對性地移除非導電材質圖樣930之製程。步驟S840：如圖12所示，移除導電層920之第一部分。本步驟之移除手段例如是一選擇性蝕刻製程（像是雷射或化學蝕刻製程），或是其它能針對性地移除導電層920之製程。步驟S850：如圖13所示，設置一第二材料1310於複數個導電單元1010之間，以電性隔絕任二導電單元1010。設置第二材料1310之手段可以是沉積製程或其它能達到電性隔絕導電單元1010之手段；所述第二材料1310基於實施者之需求可以是非導電膠材或其它非導電材料。請注意，為避免圖13之符號過多以致混淆，部分導電層920未標示符號。步驟S860：如圖14a或圖14b所示，設置一晶粒1410於複數個導電單元1010及/或第二材料1310之上（意即表面上或上方），並使晶粒1410之二電極1412分別經由導電體（例如導線1420）或直接電性連接至複數個導電單元1010的其中之二。本步驟之晶粒1410相同或等效於圖4a至圖7之晶粒410，相關細節如前所述。請注意，為避免圖14a、14b之符號過多以致混淆，部分導電層920、導電單元1010與第二材料1310未標示符號。步驟S870：如圖15所示，使用一第三材料1510覆蓋複數個導電單元1010的至少一部分與晶粒1410。本步驟之第三材料1510相同或等效於圖5至圖7之第三材料510，相關細節如前所述。請注意，圖15雖是承襲圖14b，但本領域具有通常知識者能夠依據本說明書之揭露以及本領域之通常知識瞭解如何依據圖14a來實施本步驟。另請注意，為避免圖15之符號過多以致混淆，部分導電層920、導電單元1010、第二材料1310、電極1412未標示符號。步驟S880：如圖16所示，移除封裝基底900之至少一部分包含暫時基板910，使複數個導電單元1010直接或間接地做為複數個接點用於對外電性連接。請注意，圖16雖是承襲圖14b，但本領域具有通常知識者能夠依據本說明書之揭露以及本領域之通常知識瞭解如何依據圖14a來實施步驟S870與本步驟。

承上所述，步驟S810所提供之封裝基底900可進一步包含：一第一材料層（例如圖7之第一材料層220），位於暫時基板910與導電層920之間；以及步驟S880可進一步包含：移除封裝基底900之第一材料層。步驟S880之移除手段在此是相同或等效於步驟S150之移除手段，相關細節如前所述。

由於本技術領域具有通常知識者能夠藉由所有實施例之揭露內容來推知各實施例的實施細節與變化，更明確地說，任一實施例之技術特徵均可合理應用於其它實施例中，因此，在不影響各實施例之揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。另外，本說明書之圖示中，步驟之順序以及元件之形狀、尺寸、比例等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，本發明之部分步驟或可整合或分拆。

綜合上述，本發明之晶粒封裝方法相較於先前技術具有至少下列優點：能夠避免封裝材料溢至晶粒封裝體之導電接點，以確保晶粒封裝體之品質或增加晶粒封裝體之生產良率；能夠令封裝過程所使用之暫時基板得以重複使用，以有效節省成本並達到環保訴求；能夠提供體積大幅縮小之晶粒封裝體，以利於輕薄化的產品應用。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

S110~S150‧‧‧步驟
200‧‧‧封裝基底
210‧‧‧暫時基板
220‧‧‧第一材料層
230‧‧‧非導電材質圖樣
310‧‧‧導電單元
410‧‧‧晶粒
412‧‧‧電極
420‧‧‧導線
510‧‧‧第三材料
710‧‧‧導電層
900‧‧‧封裝基底
910‧‧‧暫時基板
920‧‧‧導電層
930‧‧‧非導電材質圖樣
1010‧‧‧導電單元
1310‧‧‧第二材料
1410‧‧‧晶粒
1412‧‧‧電極
1420‧‧‧導線
1510‧‧‧第三材料
S810~S880‧‧‧步驟

〔圖1〕為本發明之晶粒封裝方法之一實施例的示意圖；〔圖2〕為圖1之步驟S110之一實施例的示意圖；〔圖3〕為圖1之步驟S120之一實施例的示意圖；〔圖4a〕為圖1之步驟S130之一實施例的示意圖；〔圖4b〕為圖1之步驟S130之另一實施例的示意圖；〔圖5〕為圖1之步驟S140之一實施例的示意圖；〔圖6〕為圖1之步驟S150之一實施例的示意圖；〔圖7〕為圖1之步驟S120之另一實施例的示意圖；〔圖8〕為本發明之晶粒封裝方法之另一實施例的示意圖；〔圖9〕為圖8之步驟S810之一實施例的示意圖；〔圖10〕為圖8之步驟S820之一實施例的示意圖；〔圖11〕為圖8之步驟S830之一實施例的示意圖；〔圖12〕為圖8之步驟S840之一實施例的示意圖；〔圖13〕為圖8之步驟S850之一實施例的示意圖；〔圖14a〕為圖8之步驟S860之一實施例的示意圖；〔圖14b〕為圖8之步驟S860之另一實施例的示意圖；〔圖15〕為圖8之步驟S870之一實施例的示意圖；以及〔圖16〕為圖8之步驟S880之一實施例的示意圖。

S110~S150‧‧‧步驟

Claims

一種晶粒封裝方法，能夠避免一封裝材料溢至一晶粒封裝體之至少一導電接點，包含下列步驟：提供一封裝基底，該封裝基底包含：一暫時基板；一第一材料層，位於該暫時基板之上；以及一非導電材質圖樣，位於該第一材料層之上；形成複數個導電單元於該封裝基底上，其中任二該導電單元被該非導電材質圖樣隔絕；設置一晶粒於該封裝基底及/或該複數個導電單元之上，並使該晶粒之二電極分別電性連接至該複數個導電單元的其中之二；使用一第三材料覆蓋該複數個導電單元的至少一部分與該晶粒；以及移除該封裝基底之至少一部分包含該暫時基板與該第一材料層，使該複數個導電單元直接或間接地做為複數個接點用於對外電性連接。
如申請專利範圍第1項所述之晶粒封裝方法，其中該封裝基底進一步包含：一導電層，位於該第一材料層與該非導電材質圖樣之間，且該非導電材質圖樣覆蓋該導電層之一第一部分，而未覆蓋該導電層之一第二部分；以及移除該封裝基底之至少一部分之步驟包含：移除該導電層以露出該複數個導電單元之表面做為該複數個接點。
如申請專利範圍第2項所述之晶粒封裝方法，其中形成該複數個導電單元之步驟包含：經由該導電層供電；以及於該導電層之第二部分的表面上形成該複數個導電單元。
如申請專利範圍第1項所述之晶粒封裝方法，其中該第一材料層是一導電膠材，該非導電材質圖樣是形成於該第一材料層之表面上，且未覆蓋該第一材料層之一導電單元相關部分。
如申請專利範圍第4項所述之晶粒封裝方法，其中形成該複數個導電單元之步驟包含：經由該第一材料層供電；以及於該導電單元相關部分之表面上形成該複數個導電單元。
如申請專利範圍第1項所述之晶粒封裝方法，其中該非導電材質圖樣之厚度大於任一該導電單元之厚度，且該封裝方法進一步包含：利用物理性及/或化學性方式使該非導電材質圖樣之厚度不大於任一該導電單元之厚度。
如申請專利範圍第1項所述之晶粒封裝方法，其中該晶粒是以電極向下方式透過該至少二電極電性連接至該複數個導電單元。
如申請專利範圍第1項所述之晶粒封裝方法，其中該晶粒是以電極向上方式透過該至少二電極以及至少二導體電性連接至該複數個導電單元。
如申請專利範圍第1項所述之晶粒封裝方法，其中移除該暫時基板與該第一材料層之步驟包含：以一破壞性方式移除該第一材料層，並保持該暫時基板未受實質破壞。
如申請專利範圍第9項所述之晶粒封裝方法，其中該暫時基板之材質是一非導電材質。
如申請專利範圍第9項所述之晶粒封裝方法，其中該破壞性方式是選自下列方式的至少其中之一：一光處理方式；一熱處理方式；以及一化學處理方式。
如申請專利範圍第1項所述之晶粒封裝方法，其中該晶粒是LED晶粒。
一種晶粒封裝方法，能夠避免一封裝材料溢至一晶粒封裝體之至少一導電接點，包含下列步驟：提供一封裝基底，該封裝基底包含：一暫時基板；一導電層，位於該暫時基板之上；以及一非導電材質圖樣，位於該導電層之上，覆蓋該導電層之一第一部分，而未覆蓋該導電層之一第二部分；形成複數個導電單元於該導電層之第二部分的表面上，其中任二導電單元被該非導電材質圖樣隔絕；移除該非導電材質圖樣；移除該導電層之第一部分；設置一第二材料於該複數個導電單元之間，以電性隔絕任二該導電單元；設置一晶粒於該複數個導電單元及/或該第二材料之上，並使該晶粒之二電極分別電性連接至該複數個導電單元的其中之二；使用一第三材料覆蓋該複數個導電單元的至少一部分與該晶粒；以及移除該封裝基底之至少一部分包含該暫時基板，使該複數個導電單元直接或間接地做為複數個接點用於對外電性連接。
如申請專利範圍第13項所述之晶粒封裝方法，其中該封裝基底進一步包含：一第一材料層，位於該暫時基板與該導電層之間；以及移除該封裝基底之至少一部分之步驟包含：移除該暫時基板與該第一材料層。
如申請專利範圍第14項所述之晶粒封裝方法，其中移除該暫時基板與該第一材料層之步驟包含：以一破壞性方式移除該第一材料層，並保持該暫時基板未受實質破壞。
如申請專利範圍第15項所述之晶粒封裝方法，其中該暫時基板之材質是一非導電材質。
如申請專利範圍第15項所述之晶粒封裝方法，其中該破壞性方式是選自下列方式的至少其中之一：一光處理方式；一熱處理方式；以及一化學處理方式。
如申請專利範圍第13項所述之晶粒封裝方法，其中形成該複數個導電單元之步驟包含：經由該導電層供電；以及於該導電層之該第二部分的表面上形成該複數個導電單元。
如申請專利範圍第13項所述之晶粒封裝方法，其中該晶粒是LED晶粒，並以電極向下方式透過該至少二電極電性連接至該複數個導電單元。
如申請專利範圍第13項所述之晶粒封裝方法，其中該晶粒是LED晶粒，並以電極向上方式透過該至少二電極以及至少二導體電性連接至該複數個導電單元。