CN107205320B - 线路基板图案化制作流程及线路基板 - Google Patents

线路基板图案化制作流程及线路基板 Download PDF

Info

Publication number
CN107205320B
CN107205320B CN201610227095.XA CN201610227095A CN107205320B CN 107205320 B CN107205320 B CN 107205320B CN 201610227095 A CN201610227095 A CN 201610227095A CN 107205320 B CN107205320 B CN 107205320B
Authority
CN
China
Prior art keywords
layer
circuit
groove
circuit substrate
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610227095.XA
Other languages
English (en)
Other versions
CN107205320A (zh
Inventor
陈文勇
陈建彰
吴国玄
邱建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=59904638&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN107205320(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN107205320A publication Critical patent/CN107205320A/zh
Application granted granted Critical
Publication of CN107205320B publication Critical patent/CN107205320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明是有关于一种线路基板图案化制作流程包含提供待图案化线路基板。该待图案化线路基板具有一底板、结合层及线路层，该结合层位于该底板及该线路层之间，该底板具有活化层，部份的该结合层嵌入该活化层中，使得嵌有该结合层的该活化层形成为混合层，形成光阻层于该线路层，以及依序图案化该光阻层、该线路层、该结合层及该底板，以形成图案化线路基板。

Description

线路基板图案化制作流程及线路基板
技术领域
本发明涉及一种线路基板图案化制作流程及线路基板，特别是涉及一种可提高粘着剂(例如：非导电胶、导电胶等填充胶)附着力的线路基板图案化制作流程及线路基板。
背景技术
在现有习知的线路基板制作流程中，会先活化处理底板的表面，以利于后续制作流程中形成线路，然而经活化处理的该表面会吸附杂质，使得粘着剂(例如：非导电胶、导电胶等填充胶)不易附着于该底板的该表面，而降低该线路基板与玻璃基板的结合强度，因此如何提高粘着剂于底板表面的附着力为本领域亟欲解决的问题。
发明内容
本发明的主要目的在于提供一种线路基板图案化制作流程及线路基板，以避免底板吸附杂质而影响粘着剂(例如：非导电胶、导电胶等填充胶)与底板之间的粘合强度，造成封装构造可靠度不佳。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种线路基板图案化制作流程，其包含：提供待图案化线路基板，该待图案化线路基板具有底板、结合层及线路层，该结合层位于该底板及该线路层之间，该底板具有活化层及未活化层，该底板经由活化处理而形成该活化层，部份的该结合层嵌入该活化层中，使得嵌有该结合层的该活化层形成为混合层；形成光阻层，该光阻层罩盖该线路层；图案化该光阻层，以形成多数个开口，该开口显露该线路层；图案化该线路层，以该光阻层为遮罩，移除被该开口显露的该线路层，使该线路层形成多数个线路，相邻的两个该线路之间具有第一槽，该第一槽显露该结合层；移除该光阻层；图案化该结合层，以该线路为遮罩，移除被该第一槽显露且未嵌入该活化层的该结合层，使位于该线路下方的该结合层形成多数个第一承载部，相邻的两个该第一承载部之间具有第二槽，该第二槽显露该混合层；以及图案化该底板，以该第一承载部为遮罩，移除被该第二槽显露的该混合层，使位于该第一承载部下方的该混合层形成多数个第二承载部，相邻的两个该第二承载部之间具有第三槽，该第三槽显露该未活化层。
本发明的目的及解决其技术问题可以采用以下技术措施进一步实现。
较佳地，前述的线路基板图案化制作流程，各该第一承载部具有第一外环面，各该第二承载部具有第二外环面，该第二外环面与沿着该第一外环面的纵向延伸线之间形成侧蚀槽，该侧蚀槽位于该第一承载部下方且连通该第三槽，该第二外环面与该纵向延伸线之间具有第一水平距离。
较佳地，前述的线路基板图案化制作流程，图案化该底板后，蚀刻该线路，使得该第一槽扩大，以显露出该第一承载部的表面。
较佳地，前述的线路基板图案化制作流程，蚀刻该线路后，形成一连结层于各该线路，蚀刻后的各该线路具有第三外环面及顶面，该连结层覆盖该第三外环面及该顶面，且该连结层接触该第一承载部的该表面，以使各该线路被包覆于该第一承载部与该连结层所构成的空间中。
较佳地，前述的线路基板图案化制作流程，覆盖该第三外环面的该连结层具有第四外环面，该第四外环面与该纵向延伸线之间具有第二水平距离。
较佳地，前述的线路基板图案化制作流程，该第二水平距离大于该第水平距离。
较佳地，前述的线路基板图案化制作流程，该第二水平距离与该第一水平距离之差值介于28-158nm。
较佳地，前述的线路基板图案化制作流程，该活化处理是以电浆活化该底板的待活化区，使该待活化区形成该活化层。
较佳地，前述的线路基板图案化制作流程，该结合层是经由溅镀多个金属粒子于该活化层所形成，且部份的该些金属粒子嵌入该活化层中，以形成该混合层。
本发明的目的及解决其技术问题还可以采用以下技术方案来实现。依据本发明提出的一种线路基板，包含图案化底板、多数个第一承载部及多数个线路，该第一承载部位于该图案化底板及该线路之间，且该线路设置于该第一承载部上，其特征在于该图案化底板具有多个第二承载部及未活化层，该第二承载部位于该第一承载部与该未活化层之间，且该第二承载部形成于该未活化层上，该第二承载部是由图案化底板的混合层所形成，其中该混合层是由该底板的活化层与部分嵌入该活化层的结合层所形成，相邻的两个该第二承载部之间具有槽，该槽显露该未活化层。
本发明的目的及解决其技术问题还可以采用以下技术措施进一步实现。
较佳地，前述的一种线路基板，其中各该第一承载部具有第一外环面，各该第二承载部具有第二外环面，该第二外环面与沿着该第一外环面的纵向延伸线之间形成侧蚀槽，该侧蚀槽位于该第一承载部下方且连通该槽，该第二外环面与该纵向延伸线之间具有第一水平距离。
较佳地，前述的一种线路基板，其另包含连结层，该连结层形成于各该线路，各该线路具有第三外环面及顶面，该连结层覆盖该第三外环面及该顶面，且该连结层接触该第一承载部的表面，以使各该线路被包覆于该第一承载部与该连结层所构成的空间中。
较佳地，前述的一种线路基板，其中覆盖该第三外环面的该连结层具有第四外环面，该第四外环面与该纵向延伸线之间具有第二水平距离。
较佳地，前述的一种线路基板，其中该第二水平距离大于该第一水平距离。
较佳地，前述的一种线路基板，其中该第二水平距离与该第一水平距离之差值介于28-158nm。
借由上述技术方案，本发明线路基板图案化制作流程及线路基板有以下优点及有益效果：
本发明借由移除该第二槽显露的该混合层，以避免容易吸附杂质的该混合层影响粘着剂(例如：非导电胶、导电胶等填充胶)的附着力，因此当线路基板与玻璃基板进行封装时，可避免因粘着剂与线路基板之间的接合强度不佳而降低封装构造良率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是依据本发明的实施例，一种线路基板图案化制作流程的流程图。
图2至图13是依据本发明的实施例，一种线路基板图案化制作流程的示意图。
图14是依据本发明的实施例，线路基板与玻璃基板之接合示意图。
【主要元件符号说明】
10：线路基板图案化制作流程 11：提供待图案化线路基板
12：形成光阻层 13：图案化光阻层
14：图案化线路层 15：移除光阻层
16：图案化结合层 17：图案化底板
18：蚀刻线路 19：形成连结层
100：待图案化线路基板 100’：线路基板
110：底板 110’：图案化底板
110a：待活化区 111：活化层
112：未活化层 113：混合层
114：第二承载部 114a：第二外环面
115：第三槽 120：结合层
121：第一承载部 121a：第一外环面
121b：表面 122：第二槽
130：线路： 131线路
131a：第三外环面 131b：顶面
132：第一槽 140：连结层
141：第四外环面 200：光阻层
210：开口 300：粘着剂
400：玻璃基板 D1：第一水平距离
D2：第二水平距离 L：纵向延伸线
S：侧蚀槽
具体实施方式
请参阅图1，其为本发明的实施例，一种线路基板图案化制作流程10包含“提供待图案化线路基板”11、“形成光阻层”12、“图案化光阻层”13、“图案化线路层”14、“移除光阻层”15、“图案化结合层”16及“图案化底板”17。
请参阅图1及图5，于“提供待图案化线路基板”步骤11中，提供待图案化线路基板100，该待图案化线路基板100具有底板110、结合层120及线路层130，该结合层120位于该底板110及该线路层130之间，在本实施例中，该底板110的材质为聚亚酰胺(Polyimide,PI)，该结合层120的材质为镍铬合金，该线路层130的材质为铜。
请参阅图2至图4，其为该待图案化线路基板100的制造流程，首先，请参阅图3，该底板110经由活化处理而形成活化层111及未活化层112，该活化层111可提高该结合层120的附着力，请参阅图2，在本实施例中，该活化处理是以电浆活化该底板110的待活化区110a，以使该待活化区110a形成该活化层111，接着，请参阅图4，形成该结合层120于该底板110上，该结合层120覆盖该活化层111，且部份的该结合层120嵌入该活化层111中，使得嵌有该结合层120的该活化层111形成混合层113，在本实施例中，该结合层120是经由溅镀多数个金属粒子于该活化层110所形成，且部份的该金属粒子嵌入该活化层111中，以形成该混合层113，最后，请参阅图5，形成该线路层130于该结合层120上，以形成该待图案化线路基板100。
请参阅图1及图6，于“形成光阻层”步骤12中，形成光阻层200于该线路层130上，该光阻层200罩盖该线路层130。
请参阅图1及图7，于“图案化光阻层”步骤13中，以曝光及显影等制作流程使该光阻层200形成多数个开口210，该开口210显露该线路层130。
请参阅图1及图8，于“图案化线路层”步骤14中，以该光阻层200为遮罩，移除被该开口210显露的该线路层130，使该线路层130形成多数个线路131，其中，相邻的两个该线路131之间具有第一槽132，该第一槽132显露该结合层120，在本实施例中，是以第一蚀刻液蚀刻该线路层130，以移除被该开口210显露的该线路层130，其中，该第一蚀刻液的主要成分包含氯化氢及氯化铜。
请参阅图1及图9，于“移除光阻层”步骤15中，移除该光阻层200，以显露该线路131，在本实施例中，是以含有氢氧化钾的除胶液移除该光阻层200。
请参阅图1及图10，于“图案化结合层”步骤16中，以该线路131为遮罩，移除被该第一槽132显露且未嵌入该活化层111的该结合层120，使位于该线路131下方的该结合层120形成多数个第一承载部121，相邻的两个该第一承载部121之间具有第二槽122，该第二槽122显露该混合层113，在本实施例中，是以第二蚀刻液蚀刻该结合层120，以移除被该第一槽132显露且未嵌入该活化层111的该结合层120，其中，该第二蚀刻液的主要成分包含氯化氢、铜化合物、硝酸诱导体、脂肪酸诱导体及亚烷基乙二醇诱导体。
请参阅图1及图11，于“图案化底板”步骤17中，以该第一承载部121为遮罩，移除被该第二槽122显露的该混合层113，使位于该第一承载部121下方的该混合层113形成多数个第二承载部114，并使该底板110形成图案化底板110’，其中相邻的两个该第二承载部114之间具有第三槽115，该第三槽115显露该底板110的该未活化层112，在本实施例中，是以等向蚀刻液蚀刻该底板110，以移除被该第二槽122显露的该混合层113，其中，该等向性蚀刻液选自于高锰酸钾或氢氧化钠。
请参阅图11，该待图案化线路基板100经由步骤11至17的处理而形成线路基板100’，该线路基板100’包含该图案化底板110’、该第一承载部121及该线路131，该第一承载部121位于该图案化底板110’与该线路131之间，且该线路131设置于该第一承载部121上，该图案化底板110’包含该第二承载部114及该未活化层112，该第二承载部114位于该第一承载部121与该未活化层112之间，且该第二承载部114形成于该未活化层112上。
请参阅图11，在本实施例中，各该第一承载部121具有第一外环面121a，各该第二承载部114具有第二外环面114a，于图案化该底板110过程中，因等向性蚀刻使得该第二外环面114a与沿着该第一外环面121a的纵向延伸线L之间形成侧蚀槽S，该侧蚀槽S位于该第一承载部121下方且连通该第三槽115，该第二外环面114a与该纵向延伸线L之间具有第一水平距离D1，该第一水平距离D1为该第二外环面114a与该纵向延伸线L的最短距离。
请参阅图1及图12，在本实施例中，于图案化该底板110(步骤17)后另包含“蚀刻线路”步骤18，于“蚀刻线路”步骤18中，蚀刻该线路131，使该第一槽132扩大以显露出该第一承载部121的表面121b，其中，蚀刻后的各该线路131具有第三外环面131a及顶面131b，在本实施例中，是以第三蚀刻液蚀刻该线路131，该第三蚀刻液的主要成分包含硫酸氢钾、过二硫酸钾及无机盐酸，或者在其他实施例中，该第三蚀刻液可选自于硫酸或双氧水。
请参阅图1及图13，在本实施例中，于蚀刻该线路131(步骤18)后另包含“形成连结层”步骤19，于“形成连结层”步骤19中，形成连结层140于各该线路131，该连结层140覆盖各该线路131的该第三外环面131a及该顶面131b，且该连结层140接触该第一承载部121的该表面121b，以使各该线路131被包覆于该第一承载部121与该连结层140所构成的空间中，以防止该线路131氧化，在本实施例中，该连结层140的材质为锡铜合金。
请参阅图13，覆盖该第三外环面131a的该连结层140具有第四外环面141，该第四外环面141与该纵向延伸线L之间具有第二水平距离D2，其中，该第二水平距离D2为该第四外环面141与该纵向延伸线L的最短距离，在本实施例中，该第二水平距离D2大于该第一水平距离D1，以避免累积于该侧蚀槽S的水气经由该结合层120渗透至该线路层130中而产生短路现象，较佳地，该第二水平距离D2与该第一水平距离D1的差值介于28-158nm。
请参阅图14，本发明的该线路基板100’借由粘着剂300(例如：非导电胶、导电胶等填充胶)与玻璃基板400进行封装，在本实施例中，该粘着剂300为异方性导电胶(ACF)，因此该粘着剂300可接合该线路基板100’及该玻璃基板400，并且电性连接该线路基板100’的该线路131及该玻璃基板400的电极(图未绘出)，由于该粘着剂300的附着力影响封装结构的可靠度，因此本发明借由图案化该底板110以移除显露的该混合层113，避免该混合层113吸附杂质而影响该粘着剂300与该线路基板100’之间的接合强度，此外，本发明借由等向性蚀刻所产生的该侧蚀槽S是用以容置该粘着剂300，可进一步提高该粘着剂300的附着力。
以上所述，仅是本发明的较佳实例而已，并非对发明作任何形式上的显示，虽然本发明以较佳实例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改，等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种线路基板图案化制作流程，其特征在于：提供待图案化线路基板，该待图案化线路基板具有底板、结合层及线路层，该结合层位于该底板及该线路层之间，该底板具有活化层及未活化层，该底板经由活化处理而形成该活化层，部份的该结合层嵌入该活化层中，使得嵌有该结合层的该活化层形成为混合层；
形成光阻层，该光阻层罩盖该线路层；
图案化该光阻层，以形成多数个开口，该开口显露该线路层；
图案化该线路层，以该光阻层为遮罩，移除被该开口显露的该线路层，使该线路层形成多数个线路，相邻的两个该线路之间具有第一槽，该第一槽显露该结合层；
移除该光阻层；
图案化该结合层，以该线路为遮罩，移除被该第一槽显露且未嵌入该活化层的该结合层，使位于该线路下方的该结合层形成多数个第一承载部，相邻的两个该第一承载部之间具有第二槽，该第二槽显露该混合层；
以及图案化该底板，以该第一承载部为遮罩，移除被该第二槽显露的该混合层，使位于该第一承载部下方的该混合层形成多个第二承载部，相邻的两个该第二承载部之间具有第三槽，该第三槽显露该未活化层。
2.如权利要求1所述的线路基板图案化制作流程，其特征在于各该第一承载部具有第一外环面，各该第二承载部具有第二外环面，该第二外环面与沿着该第一外环面的纵向延伸线之间形成侧蚀槽，该侧蚀槽位于该第一承载部下方且连通该第三槽，该第二外环面与该纵向延伸线之间具有第一水平距离。
3.如权利要求2所述的线路基板图案化制作流程，其特征在于图案化该底板后，蚀刻该线路，使得该第一槽扩大，以显露出该第一承载部的表面。
4.如权利要求3所述的线路基板图案化制作流程，其特征在于蚀刻该线路后，形成连结层于各该线路，蚀刻后的各该线路具有第三外环面及顶面，该连结层覆盖该第三外环面及该顶面，且该连结层接触该第一承载部的该表面，以使各该线路被包覆于该第一承载部与该连结层所构成的空间中。
5.如权利要求4所述的线路基板图案化制作流程，其特征在于覆盖该第三外环面的该连结层具有第四外环面，该第四外环面与该纵向延伸线之间具有第二水平距离。
6.如权利要求5所述的线路基板图案化制作流程，其特征在于该第二水平距离大于该第一水平距离。
7.如权利要求6所述的线路基板图案化制作流程，其特征在于该第二水平距离与该第一水平距离之差值介于28-158nm。
8.如权利要求1所述的线路基板图案化制作流程，其特征在于该活化处理是以电浆活化该底板的待活化区，使该待活化区形成该活化层。
9.如权利要求1或8所述的线路基板图案化制作流程，其特征在于该结合层是经由溅镀多数个金属粒子于该活化层所形成，且部份的该金属粒子嵌入该活化层中，以形成该混合层。
CN201610227095.XA 2016-03-17 2016-04-13 线路基板图案化制作流程及线路基板 Active CN107205320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105108350A TWI595820B (zh) 2016-03-17 2016-03-17 線路基板圖案化製程及線路基板
TW105108350 2016-03-17

Publications (2)

Publication Number Publication Date
CN107205320A CN107205320A (zh) 2017-09-26
CN107205320B true CN107205320B (zh) 2020-03-17

Family

ID=59904638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610227095.XA Active CN107205320B (zh) 2016-03-17 2016-04-13 线路基板图案化制作流程及线路基板

Country Status (4)

Country Link
JP (1) JP6255054B2 (zh)
KR (1) KR101836298B1 (zh)
CN (1) CN107205320B (zh)
TW (1) TWI595820B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103228102A (zh) * 2012-01-25 2013-07-31 株式会社德山 金属化陶瓷通孔基板及其制造方法
CN105744749A (zh) * 2014-12-24 2016-07-06 绿点高新科技股份有限公司 于基材绝缘表面形成导电线路的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951163A (ja) * 1995-05-31 1997-02-18 Mitsui Toatsu Chem Inc フレキシブル回路基板
JP4585807B2 (ja) * 2003-12-05 2010-11-24 三井金属鉱業株式会社 プリント配線基板の製造方法
TWI432110B (zh) * 2008-03-28 2014-03-21 Unimicron Technology Corp 線路板及其製程
TWI425895B (zh) * 2008-12-11 2014-02-01 Unimicron Technology Corp 線路基板製程
TWI417018B (zh) * 2010-07-29 2013-11-21 Unimicron Technology Corp 線路板及其製造方法
CN103052268B (zh) * 2011-10-11 2016-03-02 欣兴电子股份有限公司 线路结构的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103228102A (zh) * 2012-01-25 2013-07-31 株式会社德山 金属化陶瓷通孔基板及其制造方法
CN105744749A (zh) * 2014-12-24 2016-07-06 绿点高新科技股份有限公司 于基材绝缘表面形成导电线路的方法

Also Published As

Publication number Publication date
TWI595820B (zh) 2017-08-11
CN107205320A (zh) 2017-09-26
KR101836298B1 (ko) 2018-03-08
JP2017168794A (ja) 2017-09-21
TW201735753A (zh) 2017-10-01
KR20170108734A (ko) 2017-09-27
JP6255054B2 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
KR101585554B1 (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
JP4922891B2 (ja) 半導体装置およびその製造方法
TWI413210B (zh) 電子裝置封裝及製造方法
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
US20110097851A1 (en) Method of fabricating a package structure
CN104681451A (zh) 用于基片和裸片之间的粘合剂控制的方法
TWI579990B (zh) 晶片封裝基板、晶片封裝結構及製作方法
JP2011014644A (ja) 配線基板およびその製造方法
CN107205320B (zh) 线路基板图案化制作流程及线路基板
US20150333029A1 (en) Package substrate and method for fabricating the same
JP2009076666A (ja) 半導体装置の製造方法
TWI582862B (zh) 晶粒封裝方法
JP2007329325A (ja) 配線基板の製造方法
JP4868379B2 (ja) 半導体素子およびその製造方法
JP2005353960A (ja) 無電解めっき方法
JP2007150058A (ja) 回路基板の製造方法
CN112420685A (zh) 一种led显示模块的制造方法
CN103866362A (zh) 电镀方法
JP2014130953A (ja) 配線基板
JP4971960B2 (ja) 半導体装置の製造方法
JP2009253236A (ja) 積層半導体回路基板およびそれを用いた積層半導体装置の製造方法
JP2013258352A (ja) 配線基板の製造方法、および配線基板
KR20160001826A (ko) 인쇄회로기판 제조방법
JP2015012115A (ja) 配線基板の製造方法
JP2003347334A (ja) バンプおよびバンプの形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant