JP2016163005A - パッケージ用部品、電子部品および電子部品の製造方法 - Google Patents

パッケージ用部品、電子部品および電子部品の製造方法 Download PDF

Info

Publication number
JP2016163005A
JP2016163005A JP2015043430A JP2015043430A JP2016163005A JP 2016163005 A JP2016163005 A JP 2016163005A JP 2015043430 A JP2015043430 A JP 2015043430A JP 2015043430 A JP2015043430 A JP 2015043430A JP 2016163005 A JP2016163005 A JP 2016163005A
Authority
JP
Japan
Prior art keywords
substrate
notch
bonding
bonding material
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015043430A
Other languages
English (en)
Other versions
JP6465484B2 (ja
Inventor
大輔 寺田
Daisuke Terada
大輔 寺田
均 竹内
Hitoshi Takeuchi
均 竹内
順弥 堰合
Junya Sekiai
順弥 堰合
紀幸 木村
Noriyuki Kimura
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2015043430A priority Critical patent/JP6465484B2/ja
Publication of JP2016163005A publication Critical patent/JP2016163005A/ja
Application granted granted Critical
Publication of JP6465484B2 publication Critical patent/JP6465484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】パッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行えるパッケージ用部品を提供する。【解決手段】パッケージ用部品2は、重ね合わせて接合されるベース基板11およびリッド基板12と、ベース基板11の角部に形成された切欠部13と、ベース基板11およびリッド基板12の重ね合わせ方向から見て、ベース基板11の外縁に沿うように配置されるとともに切欠部13に対応する位置において分断される接合材14と、を備える。【選択図】図2

Description

本発明は、パッケージ用部品、電子部品および電子部品の製造方法に関するものである。
従来、IC(Integrated Circuit)等の素子をパッケージに収容した電子部品がある。パッケージとしては、キャビティ構造を有する中空パッケージがある。例えば特許文献1には、電子部品を納めるためのキャビティを有する電子部品パッケージであって、実装面を有し、電子部品が実装された回路基板と、電子部品が実装された実装領域を取り囲むように実装面上に形成された環状の接合パターンと、回路基板との間にキャビティが形成されるような形状を有するリッドと、接合パターンとリッドの接合面とを接合するはんだ層と、を備える電子部品パッケージが開示されている。
ところで、パッケージに収容される素子は、一般的に水分に弱く、高湿環境に曝されることで特性が劣化することがある。このため、通常のパッケージは、キャビティを気密封止することで、キャビティ内に水分が侵入することを防止している。キャビティの気密封止は、一対の基板の間に、環状に設けられた高融点はんだ等の接合材を挟んだ状態で、一対の基板を重ね合わせて接合することで実現される。
特許第5372175号公報
しかしながら、キャビティを気密封止する際に、接合材に含まれる成分の揮発により、キャビティの内圧が上昇することがある。これにより、一対の基板を接合する接合材には、パッケージ内外の差圧が作用する。特に、接合材が高融点はんだである場合には、接合材を溶融させるために一対の基板を加熱するため、接合材に含まれる成分の揮発に加え、キャビティ内のガスの膨張も発生し、パッケージ内外の差圧が大きくなる。このとき、接合材が流動性を有する状態であると、接合材にパッケージの内外を連通する隙間(以下、「リークパス」という。)が形成され、キャビティを気密封止できない場合がある。しかも、接合材に形成されるリークパスは微小であることが多く、リークパスが形成される位置も規則性がないため、一対の基板の接合状態を確認することは困難である。したがって、従来のパッケージにあっては、接合状態を確認しつつパッケージ内部を確実に気密封止するという点で課題がある。
そこで本発明は、パッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行えるパッケージ用部品、電子部品および電子部品の製造方法を提供するものである。
本発明のパッケージ用部品は、重ね合わせて接合される第1基板および第2基板と、前記第1基板の角部に形成された切欠部と、前記第1基板および前記第2基板の重ね合わせ方向から見て、前記第1基板の外縁に沿うように配置されるとともに前記切欠部に対応する位置において分断される接合材と、を備えることを特徴とする。
ここで、第1基板と第2基板とを接合する過程において、第1基板と第2基板とを重ね合わせた状態を「接合初期状態」という。また、重ね合わせた第1基板と第2基板との間に介在する接合材が濡れ広がる状態を「接合後期状態」という。
本発明によれば、接合材が切欠部に対応する位置において分断されているため、パッケージを形成する際に、パッケージ用部品は、接合初期状態において、第1基板の切欠部と第2基板との間に接合材が存在しない隙間を有する。このため、接合初期状態において、切欠部と第2基板との隙間を通じてガスを通流させることにより、第1基板と第2基板との接合時に生じるパッケージ内外の差圧を解消して、接合材にリークパスが形成されることを防止できる。また、接合後期状態において、接合材を濡れ広がらせることで切欠部と第2基板との隙間を閉塞することができ、パッケージ内部を気密封止することができる。しかも、切欠部が第1基板の角部に形成されているため、作業者が第1基板の切欠部と第2基板との隙間の有無を容易に視認できる。これにより、作業者は、切欠部と第2基板との隙間が閉塞されているか否かの確認を容易に行うことができる。したがって、パッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行えるパッケージ用部品が得られる。
上記のパッケージ用部品において、前記接合材は、高融点はんだであり、前記切欠部には、金属膜が形成されている、ことが望ましい。
本発明によれば、接合材が高融点はんだであり、切欠部には金属膜が形成されているため、金属膜に対する高融点はんだの濡れ性により、切欠部と第2基板との隙間を閉塞しつつ、接合材を切欠部の金属膜上に濡れ広がらせることができる。このため、作業者は、切欠部上を濡れ広がる接合材を観察することで、切欠部と第2基板との隙間が閉塞されているか否かの確認を容易に行うことができる。したがって、接合状態の確認を容易に行える。
本発明の電子部品は、上記のパッケージ用部品と、前記パッケージ用部品に収容された素子と、を備えることを特徴とする。
本発明によれば、上記のパッケージ用部品を備えることで、パッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行える電子部品が得られる。
本発明の電子部品の製造方法は、上記の電子部品の製造方法であって、前記第1基板および前記第2基板のうち一方に前記素子を実装する実装工程と、前記第1基板と前記第2基板とを接合する接合工程と、を備え、前記接合工程は、前記接合材を介在させて前記第1基板と前記第2基板とを重ね合わせる重ね合わせ工程と、前記接合材により前記切欠部と前記第2基板との隙間を閉塞させる封止工程と、前記切欠部と前記第2基板との隙間を閉塞した前記接合材を確認する接合状態確認工程と、を有する、ことを特徴とする。
本発明によれば、接合工程が重ね合わせ工程と封止工程とを有するため、封止工程を行う前に切欠部と第2基板との隙間を通じてガスを通流させることでパッケージ内外の差圧を解消できる。これにより、封止工程を行う際にリークパスが形成されることを抑制できる。また、第1基板の角部に形成された切欠部と第2基板との隙間が接合材により閉塞されているか否かの確認を接合状態確認工程において確認できる。したがって、切欠部と第2基板との隙間を閉塞してパッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行うことができる。
本発明によれば、接合材が切欠部に対応する位置において分断されているため、パッケージを形成する際に、パッケージ用部品は、接合初期状態において、第1基板の切欠部と第2基板との間に接合材が存在しない隙間を有する。このため、接合初期状態において、切欠部と第2基板との隙間を通じてガスを通流させることにより、第1基板と第2基板との接合時に生じるパッケージ内外の差圧を解消して、接合材にリークパスが形成されることを防止できる。また、接合後期状態において、接合材を濡れ広がらせることで切欠部と第2基板との隙間を閉塞することができ、パッケージ内部を気密封止することができる。しかも、切欠部が第1基板の角部に形成されているため、作業者が第1基板の切欠部と第2基板との隙間の有無を容易に視認できる。これにより、作業者は、切欠部と第2基板との隙間が閉塞されているか否かの確認を容易に行うことができる。したがって、パッケージ内部を確実に気密封止できるとともに、接合状態の確認を容易に行えるパッケージ用部品が得られる。
電子部品の外観斜視図である。 電子部品の分解斜視図である。 図1のIII−III線における断面図である。 電子部品の製造方法を示すフローチャートである。 電子部品を下側から見た斜視図である。
以下、本発明の実施形態を図面に基づいて説明する。
(電子部品)
図1は、電子部品の外観斜視図である。図2は、電子部品の分解斜視図である。図3は、図1のIII−III線における断面図である。
図1から図3に示すように、電子部品1は、内部に気密封止されたキャビティCを形成するパッケージ用部品2と、パッケージ用部品2に収容された素子3と、を備えている。
(パッケージ用部品)
パッケージ用部品2は、重ね合わせて接合されるベース基板11(請求項の「第1基板」に相当。)およびリッド基板12(請求項の「第2基板」に相当。)と、ベース基板11に形成された切欠部13と、接合材14と、を備えている。パッケージ用部品2は、接合材14を介在させた状態でベース基板11とリッド基板12とを重ね合わせて接合することで、パッケージ10となる。なお、図2は、ベース基板11およびリッド基板12(以下、「各基板11,12」という場合がある。)の接合前の状態を示しており、接合材14が後述する加熱溶融される前の状態となっている。
また、以下の説明では、パッケージ10の厚さ方向におけるベース基板11側を下方といい、リッド基板12側を上方という。
図2に示すように、ベース基板11は、例えばアルミナを含む高温焼成セラミック等により形成された矩形状の板材である。なお、ベース基板11は、例えばガラスセラミックスを含む低温焼成セラミック基板や、高耐熱ガラスエポキシ基板等であってもよい。
ベース基板11の上面には、複数の内部電極15が形成されている。ベース基板11の下面には、複数の外部電極16(図3参照)が形成されている。内部電極15と外部電極16とは、ベース基板11を厚さ方向に貫通する不図示の貫通電極により接続されている。内部電極15、外部電極16および貫通電極(以下、「各電極」という場合がある。)は、電極下地膜と、電極下地膜上に形成された電極上地膜と、を有する。電極下地膜は、例えばタングステンやモリブデン等の金属膜であり、例えば印刷や焼成等により形成されている。電極上地膜は、例えばめっきによりニッケルおよび金をこの順に積層した積層膜や、スパッタリングや蒸着によりチタン、プラチナおよび金をこの順に積層した積層膜等により形成されている。
切欠部13は、ベース基板11の4箇所の角部のうち1箇所の角部に形成されている。切欠部13は、平面視1/4円弧状を呈し、ベース基板11の厚さ方向の全体に亘って一様に形成されている。切欠部13は、ウエハ状のセラミック基板を格子状に切断してベース基板11を形成する際の、切断位置の基準となるスルーホールが4分割されることで形成される。
切欠部13の表面全体には、下地金属膜17(請求項の「金属膜」に相当。)が形成されている。下地金属膜17は、上述の各電極と同様に形成され、例えば最表面が金により形成されている。
ベース基板11の上面には、接合下地膜18が形成されている。接合下地膜18は、下地金属膜17と同様に形成されている。接合下地膜18は、ベース基板11の上面において、平面視でベース基板11の外縁に沿うように所定幅で配置されるとともに切欠部13において分断されて開口した矩形枠状に形成されている。接合下地膜18の幅は、平面視における切欠部13の曲率半径よりも小さくなっている。接合下地膜18は、下地金属膜17と連続して形成されている。
接合材14は、接合下地膜18上に形成されている。すなわち、接合材14は、平面視でベース基板11の外縁に沿うように配置されるとともに切欠部13に対応する位置において分断されている。これにより、ベース基板11の上面と切欠部13とを接続する稜線上には、接合材14が配置されていない部分が形成されている。接合材14は、例えば鉛系や金系、亜鉛系の高融点はんだ等が好適である。接合材14は、接合下地膜18上に印刷により配置された後、リフローにより溶融されることで、接合下地膜18に密着している。なお、接合材14の表面には、後述するベース基板11とリッド基板12との接合時におけるリッド基板12への接合材14の濡れ性向上を図るために、フラックスが塗布されていてもよい。
図3に示すように、リッド基板12は、下面が上方に凹となるように凹み形成された平面視矩形状の板材である。リッド基板12は、線膨張率がベース基板11を形成する材料に近い材料により形成されることが好ましく、例えばコバールや42アロイ、パーマロイB等の金属材料が好適である。リッド基板12は、例えばプレス加工やエッチング加工等により形成されている。リッド基板12の外形形状は、平面視においてベース基板11の外形形状と略一致している。リッド基板12は、外周に沿って形成された平面視矩形枠状のフランジ部12aと、フランジ部12aに囲まれるとともに上方に向かって凹む凹部12bと、を有する。
リッド基板12のフランジ部12aは、リッド基板12をベース基板11に重ね合わせた状態で、平面視においてベース基板11に配置された接合材14に重なるとともに切欠部13の全体と重なるように形成されている。フランジ部12aの幅は、接合下地膜18および接合材14の幅よりも大きく、かつ平面視における切欠部13(図1参照)の曲率半径よりも小さくなっている。リッド基板12の凹部12bは、ベース基板11とリッド基板12とが重ね合わされることで、ベース基板11の上面とともにキャビティCを形成する。なお、リッド基板12の下面には、リッド基板12と接合材14との接合性を高めるために、金や銀、パラジウム等の金属膜を形成してもよい。
(素子)
素子3は、各基板11,12が接合された状態において、キャビティC内に収容されている。素子3は、例えばCMOS−ICであって、より詳細には例えばボルテージレギュレータ等である。図2に示すように、素子3は、電子回路や電極パッド32が形成された回路面31を上方に向けた状態で、ベース基板11の上面における中央部にダイボンディング実装されている。ダイボンディング用の接着剤としては、絶縁性材料であっても導電性材料であってもよく、例えば樹脂等を用いることができる。さらに、素子3の電極パッド32は、ワイヤーボンディングによりベース基板11上の内部電極15に接続されている。ワイヤーボンディング用のワイヤーは、例えば金や金合金、銀、銀合金等が用いられる。
(電子部品の製造方法)
次に、電子部品1の製造方法について説明する。なお、以下の説明における電子部品1の各構成部品の符号については、図1から図3を参照されたい。
図4は、電子部品の製造方法を示すフローチャートである。
図4に示すように、本実施形態の電子部品1の製造方法は、ベース基板11に素子3を実装する実装工程S10と、ベース基板11とリッド基板12とを接合する接合工程S20と、切欠部13とリッド基板12との隙間を閉塞した接合材14を確認する接合状態確認工程S30と、を備えている。
最初に実装工程S10を行う。
実装工程S10では、予め各電極、下地金属膜17、接合下地膜18等が形成されるとともに、接合材14が配置されたベース基板11に対して、素子3をダイボンディング実装する。このとき、素子3は、回路面31がベース基板11の上面とは反対側(上側)を向くように配置される。次いで、素子3の電極パッド32とベース基板11の内部電極15とをワイヤーボンディングにより接続する。これにより、ベース基板11への素子3の実装が完了する。
次に、接合工程S20を行う。
接合工程S20は、接合材14を介在させてベース基板11とリッド基板12とを重ね合わせる重ね合わせ工程S21と、接合材14を加熱溶融させる加熱工程S23と、接合材14により切欠部13とリッド基板12との隙間を閉塞させる封止工程S25と、を有する。
接合工程S20では、最初に重ね合わせ工程S21を行う。重ね合わせ工程S21では、リッド基板12を平面視でベース基板11と重なるように重ね合わせる。これにより、リッド基板12のフランジ部12aがベース基板11上の接合材14に重なるとともに、リッド基板12の凹部12bがベース基板11上の素子3を覆う。このとき、接合材14は、平面視で切欠部13に対応する位置に置いて分断されているため、ベース基板11の切欠部13とリッド基板12のフランジ部12aとの間には、接合材14が介在していない隙間が形成されている。
続いて加熱工程S23を行う。加熱工程S23では、重ね合わせた各基板11,12を、加熱炉に入れる等して加熱し、ベース基板11とリッド基板12のフランジ部12aとの間に介在する接合材14を加熱する。これにより接合材14は溶融し、ベース基板11とリッド基板12とが接合される。
図5は、電子部品を下側から見た斜視図である。
続いて封止工程S25を行う。封止工程S25では、加熱工程S23に続き、接合材14の加熱を継続して行う。すると、図5に示すように、溶融した接合材14が、ベース基板11とリッド基板12のフランジ部12aとの間からしみ出す。これにより接合材14は、ベース基板11の切欠部13とリッド基板12のフランジ部12aとの間を閉塞するように濡れ広がるとともに、切欠部13上を濡れ広がる。このとき、切欠部13の表面には、下地金属膜17が形成されているため、溶融した接合材14は切欠部13上を容易に濡れ広がることができる。次いで、接合材14の加熱を停止し、溶融した接合材14を凝固させる。これにより、接合材14がベース基板11とリッド基板12との間において各基板11,12の外縁全周に沿うように介在する状態となり、各基板11,12はキャビティCを気密封止した状態で接合される。
なお、加熱工程S23および封止工程S25は、加熱炉内を真空雰囲気または窒素等の不活性ガス雰囲気として行ってもよい。
次に、接合状態確認工程S30を行う。
接合状態確認工程S30では、封止工程S25においてベース基板11の切欠部13とリッド基板12のフランジ部12aとの間を閉塞するように濡れ広がった接合材14を目視確認する。
以上により、キャビティCが気密封止された電子部品1の製造が完了する。
このように、本実施形態のパッケージ用部品2は、重ね合わせて接合される各基板11,12と、ベース基板11の角部に形成された切欠部13と、各基板11,12の重ね合わせ方向から見て、ベース基板11の外縁に沿うように配置されるとともに切欠部13に対応する位置において分断される接合材14と、を備える。
ここで、各基板11,12を接合する過程において、ベース基板11とリッド基板12とを重ね合わせた状態を「接合初期状態」という。また、重ね合わせたベース基板11とリッド基板12との間に介在する接合材14が濡れ広がる状態を「接合後期状態」という。
この構成によれば、接合材14が切欠部13に対応する位置において分断されているため、パッケージ10を形成する際に、パッケージ用部品2は、接合初期状態において、ベース基板11の切欠部13とリッド基板12との間に接合材14が存在しない隙間を有する。このため、接合初期状態において、切欠部13とリッド基板12との隙間を通じてガスを通流させることにより、ベース基板11とリッド基板12との接合時に生じるパッケージ10の内外の差圧を解消して、接合材14にリークパスが形成されることを防止できる。また、接合後期状態において、接合材14を濡れ広がらせることで切欠部13とリッド基板12との隙間を閉塞することができ、キャビティCを気密封止することができる。しかも、切欠部13がベース基板11の角部に形成されているため、作業者がベース基板11の切欠部13とリッド基板12のフランジ部12aとの隙間の有無を容易に視認できる。これにより、作業者は、切欠部13とリッド基板12との隙間が閉塞されているか否かの確認を容易に行うことができる。したがって、キャビティCを確実に気密封止できるとともに、接合状態の確認を容易に行えるパッケージ用部品2が得られる。
また、接合材14が高融点はんだであり、切欠部13には下地金属膜17が形成されている。このため、切欠部13の表面がセラミックや樹脂により形成されている場合と比較して、下地金属膜17に対する高融点はんだの濡れ性により、切欠部13とリッド基板12との隙間を閉塞しつつ、接合材14を切欠部13の下地金属膜17上に濡れ広がらせることができる。このため、作業者は、切欠部13上を濡れ広がる接合材14を観察することで、切欠部13とリッド基板12との隙間が閉塞されているか否かの確認を容易に行うことができる。したがって、接合状態の確認を容易に行える。
また、本実施形態の電子部品1は、上記のパッケージ用部品2を備えている。このため、キャビティCを確実に気密封止できるとともに、接合状態の確認を容易に行える電子部品1が得られる。
また、本実施形態の電子部品1の製造方法は、接合工程S20が重ね合わせ工程S21と封止工程S25とを有するため、封止工程S25を行う前に切欠部13とリッド基板12との隙間を通じてガスを通流させることでパッケージ10の内外の差圧を解消できる。これにより、封止工程S25を行う際にリークパスが形成されることを抑制できる。また、ベース基板11の角部に形成された切欠部13とリッド基板12との隙間が接合材14により閉塞されているか否かの確認を接合状態確認工程S30において確認できる。したがって、切欠部13とリッド基板12との隙間を閉塞してキャビティCを確実に気密封止できるとともに、接合状態の確認を容易に行うことができる。
なお、本発明は、図面を参照して説明した上述の実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、上記実施形態においては、切欠部13がベース基板11の1箇所の角部に形成されているが、これに限定されず、例えばベース基板11の複数の角部に形成されてもよい。
また、上記実施形態においては、切欠部13がベース基板11に形成されていたが、これに限定されず、切欠部がリッド基板12に形成されてもよい。
また、上記実施形態においては、接合材14がベース基板11上に配置されていたが、これに限定されず、接合材がリッド基板12のフランジ部12aの下面に配置されてもよい。
また、上記実施形態においては、接合材14は高融点はんだであったが、これに限定されず、接合材は低温焼成用の金属ペーストや低融点ガラス、接着剤等であってもよい。
また、上記実施形態においては、素子3はベース基板11に対してダイボンディングおよびワイヤーボンディングにより実装されていたが、これに限定されず、例えば素子3はベース基板11に対してフリップチップボンディングにより実装されてもよい。
また、上記実施形態においては、素子3としてボルテージレギュレータを例に挙げて説明したが、これに限定されず、例えば素子3はセンサや、センサおよびセンサ制御用回路を含む素子等であってもよい。
また、上記実施形態においては、切欠部13は平面視1/4円弧状に形成されていたが、これに限定されず、切欠部は平面状に切り欠かれた形状であってもよい。この場合であっても、リッド基板のフランジ部および切欠部を、リッド基板をベース基板に重ね合わせた状態で、リッド基板のフランジ部と切欠部の全体とが平面視で重なるように形成することが望ましい。
また、上記実施形態においては、切欠部13はベース基板11の厚さ方向の全体に亘って一様に形成されていたが、これに限定されず、切欠部13はベース基板11の厚さ方向に対して傾斜したテーパ状に形成されてもよい。これにより、封止工程S25を行う際に、溶融した接合材14が切欠部上を濡れ広がる速度を調整することができる。
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能である。
1…電子部品 2…パッケージ用部品 3…素子 11…ベース基板(第1基板) 12…リッド基板(第2基板) 13…切欠部 14…接合材 S10…実装工程 S20…接合工程 S21…重ね合わせ工程 S25…封止工程 S30…接合状態確認工程

Claims (4)

  1. 重ね合わせて接合される第1基板および第2基板と、
    前記第1基板の角部に形成された切欠部と、
    前記第1基板および前記第2基板の重ね合わせ方向から見て、前記第1基板の外縁に沿うように配置されるとともに前記切欠部に対応する位置において分断される接合材と、
    を備えることを特徴とするパッケージ用部品。
  2. 前記接合材は、高融点はんだであり、
    前記切欠部には、金属膜が形成されている、
    ことを特徴とする請求項1に記載のパッケージ用部品。
  3. 請求項1または2に記載のパッケージ用部品と、
    前記パッケージ用部品に収容された素子と、
    を備えることを特徴とする電子部品。
  4. 請求項3に記載の電子部品の製造方法であって、
    前記第1基板および前記第2基板のうち一方に前記素子を実装する実装工程と、
    前記第1基板と前記第2基板とを接合する接合工程と、
    を備え、
    前記接合工程は、
    前記接合材を介在させて前記第1基板と前記第2基板とを重ね合わせる重ね合わせ工程と、
    前記接合材により前記切欠部と前記第2基板との隙間を閉塞させる封止工程と、
    前記切欠部と前記第2基板との隙間を閉塞した前記接合材を確認する接合状態確認工程と、
    を有する、
    ことを特徴とする電子部品の製造方法。
JP2015043430A 2015-03-05 2015-03-05 パッケージ用部品、電子部品および電子部品の製造方法 Active JP6465484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015043430A JP6465484B2 (ja) 2015-03-05 2015-03-05 パッケージ用部品、電子部品および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015043430A JP6465484B2 (ja) 2015-03-05 2015-03-05 パッケージ用部品、電子部品および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2016163005A true JP2016163005A (ja) 2016-09-05
JP6465484B2 JP6465484B2 (ja) 2019-02-06

Family

ID=56847576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015043430A Active JP6465484B2 (ja) 2015-03-05 2015-03-05 パッケージ用部品、電子部品および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6465484B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124155A (ja) * 1984-11-21 1986-06-11 Hitachi Ltd 半導体装置の半田封止方法
JPH01151813A (ja) * 1987-12-09 1989-06-14 Seiko Electronic Components Ltd 小型水晶振動子
JPH05275552A (ja) * 1992-03-27 1993-10-22 Kyocera Corp 電子部品収納用パッケージ
JPH06132413A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体パッケージ
JP2000150844A (ja) * 1998-11-10 2000-05-30 Sony Corp 固体撮像装置の製造方法
JP2001094388A (ja) * 1999-09-17 2001-04-06 Seiko Epson Corp Sawデバイス及びその製造方法
JP2008016693A (ja) * 2006-07-07 2008-01-24 Fujifilm Corp 固体撮像素子の封止方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124155A (ja) * 1984-11-21 1986-06-11 Hitachi Ltd 半導体装置の半田封止方法
JPH01151813A (ja) * 1987-12-09 1989-06-14 Seiko Electronic Components Ltd 小型水晶振動子
JPH05275552A (ja) * 1992-03-27 1993-10-22 Kyocera Corp 電子部品収納用パッケージ
JPH06132413A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体パッケージ
JP2000150844A (ja) * 1998-11-10 2000-05-30 Sony Corp 固体撮像装置の製造方法
JP2001094388A (ja) * 1999-09-17 2001-04-06 Seiko Epson Corp Sawデバイス及びその製造方法
JP2008016693A (ja) * 2006-07-07 2008-01-24 Fujifilm Corp 固体撮像素子の封止方法

Also Published As

Publication number Publication date
JP6465484B2 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
JP2008218811A (ja) 機能素子パッケージ
US8531092B2 (en) Surface-mountable piezoelectric devices including eutectic-bonded packages
JP2008505768A (ja) Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部
WO2008018222A1 (fr) Dispositif piézoélectrique de vibrations
KR20140123893A (ko) 반도체 패키지
JPS62149155A (ja) 封止電子装置
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2008034515A (ja) 電子装置およびパッケージ
JP5900135B2 (ja) 圧電振動デバイス
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JP5388601B2 (ja) 電子部品収納用パッケージ
JPWO2006077974A1 (ja) 封着板およびその製造方法
JP2009033613A (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2013051560A (ja) 圧電デバイス
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2007318209A (ja) 表面実装型圧電振動デバイス、およびその製造方法
JP2009278211A (ja) 水晶発振器
JP3783605B2 (ja) 気密封止パッケージおよびこれを用いたデバイス
JP2010154480A (ja) 電子部品の製造方法及び電子部品
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JPH11307661A (ja) 電子部品用パッケージおよび電子部品用パッケージの製造方法
JP2007019537A (ja) 電子装置及びその製造方法
JP2022102015A (ja) パッケージ、リッド及びパッケージの製造方法
KR20010021439A (ko) 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법
JP2013098777A (ja) 水晶デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R150 Certificate of patent or registration of utility model

Ref document number: 6465484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250