JPH11238823A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH11238823A JPH11238823A JP4044498A JP4044498A JPH11238823A JP H11238823 A JPH11238823 A JP H11238823A JP 4044498 A JP4044498 A JP 4044498A JP 4044498 A JP4044498 A JP 4044498A JP H11238823 A JPH11238823 A JP H11238823A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal wiring
- main body
- insulating substrate
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【課題】高周波数用途の半導体パッケージにおいて、導
波管モードの発生する周波数を上昇させる。 【解決手段】コバールに金メッキが施されたパッケージ
本体１０に取付穴が設けられ、取付穴を貫通して入出力
端子２０が設置されている。入出力端子２０は、アルミ
ナからなる下部絶縁基体２１ａ及び上部絶縁基体２１ｂ
と、下部絶縁基体２１ａ上にメッキ法で形成された金
（Ａｕ）からなる信号配線２２とから構成されている。
そして、実際には、パッケージの空間に信号配線２２と
接続する半導体チップ（不図示）が設置され、パッケー
ジ本体１０上に蓋がされて気密封止される。パッケージ
本体１０に設けられた取付穴において、パッケージ本体
１０と信号配線２２の上部との間には、全く絶縁基体２
１が存在せず、空隙が存在している。そして、パッケー
ジの空間には、真空、或いは窒素等が充填される。
波管モードの発生する周波数を上昇させる。 【解決手段】コバールに金メッキが施されたパッケージ
本体１０に取付穴が設けられ、取付穴を貫通して入出力
端子２０が設置されている。入出力端子２０は、アルミ
ナからなる下部絶縁基体２１ａ及び上部絶縁基体２１ｂ
と、下部絶縁基体２１ａ上にメッキ法で形成された金
（Ａｕ）からなる信号配線２２とから構成されている。
そして、実際には、パッケージの空間に信号配線２２と
接続する半導体チップ（不図示）が設置され、パッケー
ジ本体１０上に蓋がされて気密封止される。パッケージ
本体１０に設けられた取付穴において、パッケージ本体
１０と信号配線２２の上部との間には、全く絶縁基体２
１が存在せず、空隙が存在している。そして、パッケー
ジの空間には、真空、或いは窒素等が充填される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波，ミリ
波等の高周波で使用される半導体パッケージに関する。
波等の高周波で使用される半導体パッケージに関する。
【０００２】
【従来の技術】従来の一般的な高周波用途の半導体パッ
ケージの一例を図４に示す。図４（ａ）は半導体パッケ
ージの構成を示す斜視図、図４（ｂ）は図４（ａ）の点
線Ａ−Ａ’に沿った部位の断面図である。
ケージの一例を図４に示す。図４（ａ）は半導体パッケ
ージの構成を示す斜視図、図４（ｂ）は図４（ａ）の点
線Ａ−Ａ’に沿った部位の断面図である。
【０００３】半導体パッケージは、コバールに金メッキ
処理を施したパッケージ本体１０と、パッケージ本体１
０に設けられた取付穴に貫通して設置された入出力端子
３０とから構成されている。入出力端子３０は、絶縁基
体３１ａ，ｂと、パッケージ内に設置される半導体チッ
プ（不図示）の配線に接続される信号配線３２とから構
成されている。
処理を施したパッケージ本体１０と、パッケージ本体１
０に設けられた取付穴に貫通して設置された入出力端子
３０とから構成されている。入出力端子３０は、絶縁基
体３１ａ，ｂと、パッケージ内に設置される半導体チッ
プ（不図示）の配線に接続される信号配線３２とから構
成されている。
【０００４】また、実際に使用するときには、このパッ
ケージ本体１０の上部に蓋（不図示）を取り付けて、半
導体パッケージ内部の気密性とシールド性を確保する。
なお、導電性のパッケージ本体１の電位は、グランド電
位に固定されている。
ケージ本体１０の上部に蓋（不図示）を取り付けて、半
導体パッケージ内部の気密性とシールド性を確保する。
なお、導電性のパッケージ本体１の電位は、グランド電
位に固定されている。
【０００５】しかしながら、この半導体パッケージにお
いては、入出力端子３０が貫通する取付穴は、金属で覆
われた管の中に誘電体が満たされたような構造である。
一定周波数以上になると、金属で覆われた管には、本来
の伝送モードではない導波管モードの伝送が生じる。導
波管モードは、本来の伝送モードと著しく特性インピー
ダンスが異なるため、ひとたび発生すると取付穴部で多
重反射を繰り返し、共振現象を引き起こすことになり、
通過特性が大幅に劣化する。
いては、入出力端子３０が貫通する取付穴は、金属で覆
われた管の中に誘電体が満たされたような構造である。
一定周波数以上になると、金属で覆われた管には、本来
の伝送モードではない導波管モードの伝送が生じる。導
波管モードは、本来の伝送モードと著しく特性インピー
ダンスが異なるため、ひとたび発生すると取付穴部で多
重反射を繰り返し、共振現象を引き起こすことになり、
通過特性が大幅に劣化する。
【０００６】導波管モードの発生する周波数は、その断
面形状と管内の誘電率によって決まり、一般的に断面積
が大きいほど、また誘電率が高いほど低周波数で発生す
る。一例をあげると、断面が長方形で一様な物質によっ
て充填された導波管の場合、導波管モードが発生する周
波数ｆは、次式により与えられる。
面形状と管内の誘電率によって決まり、一般的に断面積
が大きいほど、また誘電率が高いほど低周波数で発生す
る。一例をあげると、断面が長方形で一様な物質によっ
て充填された導波管の場合、導波管モードが発生する周
波数ｆは、次式により与えられる。
【０００７】ｆ＝ｃ／（２ａ・ε1/2 ） 但し、ｃは光速、ａは断面の長辺の長さ、εは充填され
た物質の誘電率である。導波管モードが発生する周波数
を低くする一つの方法は、入出力端子３０のサ大きさを
小さくすれば良いのであるが、加工精度の制約があり、
いくらでも小さくする事はできず限界がある。また、も
う一つの方法として、絶縁基体３１の材質を誘電率の低
いもので置き換える事が考えられるが、機械的及び熱的
強度や、精度よく導電処理できる等の制約から使用でき
る材質は限られる。絶縁基体としては、現在のところ、
誘電率の高いアルミナ（ε＝９．８）が一般的に用いら
れており、アルミナに変わる物質はないのが現状であ
る。
た物質の誘電率である。導波管モードが発生する周波数
を低くする一つの方法は、入出力端子３０のサ大きさを
小さくすれば良いのであるが、加工精度の制約があり、
いくらでも小さくする事はできず限界がある。また、も
う一つの方法として、絶縁基体３１の材質を誘電率の低
いもので置き換える事が考えられるが、機械的及び熱的
強度や、精度よく導電処理できる等の制約から使用でき
る材質は限られる。絶縁基体としては、現在のところ、
誘電率の高いアルミナ（ε＝９．８）が一般的に用いら
れており、アルミナに変わる物質はないのが現状であ
る。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の半導体パッケージでは、導波管モードの発生によっ
て、共振現象が起こり、信号の通過特性が大幅に劣化す
るという問題があった。本発明の目的は、導波管モード
の発生する周波数を上昇させ、高周波での使用であって
も信号の通過特性の劣化を防止し得る半導体パッケージ
を提供することにある。
の半導体パッケージでは、導波管モードの発生によっ
て、共振現象が起こり、信号の通過特性が大幅に劣化す
るという問題があった。本発明の目的は、導波管モード
の発生する周波数を上昇させ、高周波での使用であって
も信号の通過特性の劣化を防止し得る半導体パッケージ
を提供することにある。
【０００９】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。本
発明（請求項１）は、少なくとも表面が導電性を有する
パッケージ本体と、前記パッケージ本体を貫通して形成
された信号配線とを具備する気密封止構造の半導体パッ
ケージにおいて、前記パッケージ本体と、前記信号配線
の上方又は下方の少なくとも一方との間に、空隙が形成
されていることを特徴とする。
目的を達成するために以下のように構成されている。本
発明（請求項１）は、少なくとも表面が導電性を有する
パッケージ本体と、前記パッケージ本体を貫通して形成
された信号配線とを具備する気密封止構造の半導体パッ
ケージにおいて、前記パッケージ本体と、前記信号配線
の上方又は下方の少なくとも一方との間に、空隙が形成
されていることを特徴とする。
【００１０】［作用］本発明は、上記構成によって以下
の作用・効果を有する。本発明によれば、信号配線の上
部または下部が、気体または真空なため、この部分の誘
電率はほぼ１になる。そのため、実効的な誘電率が軽減
される事により、導波管モードが発生する周波数が上昇
し、使用可能な周波数帯域が向上する。また、信号線下
部の誘電体の誘電率が１に比べて大きいため、電磁界が
下部に集中し、導波管モードの発生が抑制され、共振が
抑制される。
の作用・効果を有する。本発明によれば、信号配線の上
部または下部が、気体または真空なため、この部分の誘
電率はほぼ１になる。そのため、実効的な誘電率が軽減
される事により、導波管モードが発生する周波数が上昇
し、使用可能な周波数帯域が向上する。また、信号線下
部の誘電体の誘電率が１に比べて大きいため、電磁界が
下部に集中し、導波管モードの発生が抑制され、共振が
抑制される。
【００１１】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。 ［第１実施形態］図１は、本発明の一実施例に係わる半
導体パッケージの入出力部の構成を示す断面図である。
図１（ａ）は半導体パッケージの構成を示す斜視図、図
１（ｂ）は図１（ａ）のＡ−Ａ’部の断面図である。
を参照して説明する。 ［第１実施形態］図１は、本発明の一実施例に係わる半
導体パッケージの入出力部の構成を示す断面図である。
図１（ａ）は半導体パッケージの構成を示す斜視図、図
１（ｂ）は図１（ａ）のＡ−Ａ’部の断面図である。
【００１２】コバールに金メッキが施されたパッケージ
本体１０に取付穴が設けられ、取付穴を貫通して入出力
端子２０が設置されている。入出力端子２０は、アルミ
ナからなる下部絶縁基体２１ａ及び上部絶縁基体２１ｂ
と、下部絶縁基体２１ａ上にメッキ法で形成された金
（Ａｕ）からなる信号配線２２とから構成されている。
本体１０に取付穴が設けられ、取付穴を貫通して入出力
端子２０が設置されている。入出力端子２０は、アルミ
ナからなる下部絶縁基体２１ａ及び上部絶縁基体２１ｂ
と、下部絶縁基体２１ａ上にメッキ法で形成された金
（Ａｕ）からなる信号配線２２とから構成されている。
【００１３】そして、実際には、パッケージの空間に信
号配線２２と接続する半導体チップ（不図示）が設置さ
れ、パッケージ本体１０上に蓋がされて気密封止され
る。パッケージ本体１０に設けられた取付穴において、
パッケージ本体１０と信号配線２２の上部との間には、
まったく絶縁基体２１が存在せず、空隙が存在してい
る。そして、パッケージの空間には、真空、或いは窒素
等が充填される。
号配線２２と接続する半導体チップ（不図示）が設置さ
れ、パッケージ本体１０上に蓋がされて気密封止され
る。パッケージ本体１０に設けられた取付穴において、
パッケージ本体１０と信号配線２２の上部との間には、
まったく絶縁基体２１が存在せず、空隙が存在してい
る。そして、パッケージの空間には、真空、或いは窒素
等が充填される。
【００１４】パッケージ本体１０と信号配線２２との間
の空隙の存在により、取付穴を導波管と見た場合の実効
的な誘電率は大幅に低下するため、導波管モードの発生
する周波数を大幅に上昇させる事ができる。また、気密
性を確保するため、パッケージ本体の外側に位置する部
分の入出力端子２２上には、上部絶縁基体２１ｂが部分
的に形成されているが、上部絶縁基体２１ｂの上部にグ
ランドに接続されたパッケージ本体１０が存在しないた
め、信号配線２２に導波管モードが発生する恐れはな
い。
の空隙の存在により、取付穴を導波管と見た場合の実効
的な誘電率は大幅に低下するため、導波管モードの発生
する周波数を大幅に上昇させる事ができる。また、気密
性を確保するため、パッケージ本体の外側に位置する部
分の入出力端子２２上には、上部絶縁基体２１ｂが部分
的に形成されているが、上部絶縁基体２１ｂの上部にグ
ランドに接続されたパッケージ本体１０が存在しないた
め、信号配線２２に導波管モードが発生する恐れはな
い。
【００１５】なお、図２に示すように、ストリップ部全
体において信号配線の上部または下部の誘電体を完全に
排除しなくとも、パッケージ本体１０と信号配線２２と
の間の上部絶縁基体２１ｂを部分的に排除するだけで
も、実効的な誘電率を低減することができ、導波管モー
ドが発生する周波数を向上させる効果がある。
体において信号配線の上部または下部の誘電体を完全に
排除しなくとも、パッケージ本体１０と信号配線２２と
の間の上部絶縁基体２１ｂを部分的に排除するだけで
も、実効的な誘電率を低減することができ、導波管モー
ドが発生する周波数を向上させる効果がある。
【００１６】また、図３に示す様に、信号配線２２の上
部ではなく、下部絶縁基体２１ａを除去しても、導波管
モードの発生する周波数を上昇させることができる。な
お、本発明は、上記実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることが可能である。
部ではなく、下部絶縁基体２１ａを除去しても、導波管
モードの発生する周波数を上昇させることができる。な
お、本発明は、上記実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることが可能である。
【００１７】
【発明の効果】以上詳述したように、本発明によれば、
パッケージ入出力部における導波管モードが発生する周
波数を上昇させる事ができ、より高周波で使用できるパ
ッケージを提供する事ができる。
パッケージ入出力部における導波管モードが発生する周
波数を上昇させる事ができ、より高周波で使用できるパ
ッケージを提供する事ができる。
【図１】本願発明の一実施形態に係わる半導体パッケー
ジの構成を示す図。
ジの構成を示す図。
【図２】本発明の変形例を示す図。
【図３】本発明の変形例を示す図。
【図４】従来の半導体パッケージの構成を示す図。
１０…パッケージ本体 ２０…入出力端子 ２１…絶縁基体 ２１ａ…下部絶縁基体 ２２ｂ…上部絶縁基体 ２２…信号配線
Claims (1)
- 【請求項１】少なくとも表面が導電性を有するパッケー
ジ本体と、前記パッケージ本体を貫通して形成された信
号配線とを具備する気密封止構造の半導体パッケージに
おいて、 前記パッケージ本体と、前記信号配線の上方又は下方の
少なくとも一方との間に、空隙が形成されていることを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044498A JPH11238823A (ja) | 1998-02-23 | 1998-02-23 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044498A JPH11238823A (ja) | 1998-02-23 | 1998-02-23 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238823A true JPH11238823A (ja) | 1999-08-31 |
Family
ID=12580825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044498A Pending JPH11238823A (ja) | 1998-02-23 | 1998-02-23 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11238823A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888797B2 (en) | 2005-07-11 | 2011-02-15 | Kabushiki Kaisha Toshiba | High frequency package device with internal space having a resonant frequency offset from frequency used |
| JP2011044483A (ja) * | 2009-08-19 | 2011-03-03 | Kyocera Corp | 素子収納用パッケージ、並びに実装構造体 |
| JP2012124477A (ja) * | 2010-11-18 | 2012-06-28 | Toshiba Corp | パッケージ |
| US8471382B2 (en) | 2010-11-18 | 2013-06-25 | Kabushiki Kaisha Toshiba | Package and high frequency terminal structure for the same |
| EP2595186A3 (en) * | 2011-11-16 | 2013-08-14 | Kabushiki Kaisha Toshiba | High frequency semiconductor package |
-
1998
- 1998-02-23 JP JP4044498A patent/JPH11238823A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888797B2 (en) | 2005-07-11 | 2011-02-15 | Kabushiki Kaisha Toshiba | High frequency package device with internal space having a resonant frequency offset from frequency used |
| JP2011044483A (ja) * | 2009-08-19 | 2011-03-03 | Kyocera Corp | 素子収納用パッケージ、並びに実装構造体 |
| JP2012124477A (ja) * | 2010-11-18 | 2012-06-28 | Toshiba Corp | パッケージ |
| CN103117254A (zh) * | 2010-11-18 | 2013-05-22 | 株式会社东芝 | 封装 |
| US8471382B2 (en) | 2010-11-18 | 2013-06-25 | Kabushiki Kaisha Toshiba | Package and high frequency terminal structure for the same |
| EP2458630A3 (en) * | 2010-11-18 | 2013-08-07 | Kabushiki Kaisha Toshiba | Package and high frequency terminal structure for the same |
| US8637873B2 (en) | 2010-11-18 | 2014-01-28 | Kabushiki Kaisha Toshiba | Package and high frequency terminal structure for the same |
| EP2595186A3 (en) * | 2011-11-16 | 2013-08-14 | Kabushiki Kaisha Toshiba | High frequency semiconductor package |
| TWI469275B (zh) * | 2011-11-16 | 2015-01-11 | Toshiba Kk | Package |
| EP3190615A1 (en) * | 2011-11-16 | 2017-07-12 | Kabushiki Kaisha Toshiba | High frequency semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235208A (en) | Package for microwave integrated circuit | |
| US6333552B1 (en) | Millimeter wave semiconductor device | |
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| JPH11238823A (ja) | 半導体パッケージ | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
| JP2001053182A (ja) | 半導体装置用セラミックパッケージ | |
| JP3013845B1 (ja) | 高周波集積回路パッケージ | |
| JP2002299503A (ja) | フリップチップ実装用基板 | |
| JP2003031987A (ja) | 電磁界遮蔽キャップ | |
| JP3311279B2 (ja) | 超高周波用パッケージ | |
| JP4363717B2 (ja) | 高周波半導体装置 | |
| JP3056102B2 (ja) | マイクロ波回路用パッケージおよびその実装体 | |
| JP2974195B2 (ja) | マイクロ波ｉｃ用パッケージ | |
| JP3127645B2 (ja) | パッケージ構造 | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JPS61168939A (ja) | マイクロ波集積回路用外囲器 | |
| JP3939059B2 (ja) | 高周波パッケージ | |
| JP4095263B2 (ja) | 高周波パッケージ | |
| JPH0155761B2 (ja) | ||
| JP2000323595A (ja) | 半導体装置 | |
| JP2000299397A (ja) | マイクロ波集積回路用パッケージ | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPS5927122B2 (ja) | マイクロ波集積回路装置 | |
| JP2002305262A (ja) | 半導体素子実装用パッケージ |