CN101826553A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101826553A CN101826553A CN200910172064A CN200910172064A CN101826553A CN 101826553 A CN101826553 A CN 101826553A CN 200910172064 A CN200910172064 A CN 200910172064A CN 200910172064 A CN200910172064 A CN 200910172064A CN 101826553 A CN101826553 A CN 101826553A
- Authority
- CN
- China
- Prior art keywords
- film
- gate electrode
- diaphragm
- proof
- type gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 23
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 7
- 239000002985 plastic film Substances 0.000 claims description 2
- 229920006255 plastic film Polymers 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 239000004744 fabric Substances 0.000 description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000006555 catalytic reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明得到抑制栅极电容的增大并可显著改善耐湿性的场效应晶体管及其制造方法。在半导体层(1)上形成有T型栅极电极(2)的场效应晶体管，将形成有T型栅极电极(2)的区域设为晶体管有源区域时，在整个该晶体管有源区域中，具备设置在T型栅极电极(2)上的第一高耐湿性保护膜(5)，该膜包含耐湿性和抗蚀刻性高的绝缘膜或有机膜，在包括T型栅极电极(2)的伞下在内的T型栅极电极(2)附近，在半导体层(1)与第一高耐湿性保护膜(5)之间形成空隙(6)，用第二高耐湿性保护膜(7)来堵住空隙(6)与外界连接的端面(6a)。
Description
技术领域
本发明涉及场效应晶体管及其制造方法，尤其涉及适合用于数GHz以上的微米波段、毫米波段的以砷化镓(GaAs)或氮化镓(GaN)为主成分的场效应晶体管及其制造方法。
背景技术
利用微米波及毫米波段的无线通信市场，随着卫星通信或60GHz波段的高速大容量通信系统或70～80GHz波段的车载雷达系统等的普及，有越来越扩大的倾向。在这些高频波段信号的收发部中，使用很多在化合物半导体特别是砷化镓(GaAs)或氮化镓(GaN)等的化合物半导体外延层衬底上层叠的称为MESFET、HFET及HEMT的场效应晶体管(下面称为FET)。
为了无线通信市场的扩大所需的收发器的低成本化，从气密密封包装(package)变化到非气密型或模制(mold)密封型是很有效的方法，但是使用化合物半导体的场效应晶体管通常对湿度的抵抗力弱，单个芯片需要高耐湿化。
提高耐湿性的有效对策是通过在半导体表面层叠耐湿性保护膜来防止水分到达半导体表面的方法，但是被覆耐湿性保护膜，一般伴随晶体管的特性劣化。在场效应晶体管的场合，因在栅极电极与半导体表面或者源极和漏极电极之间的空间隔着绝缘保护膜而增大栅极电容，结果使器件特性恶化。
一般在用于高输出放大器的FET中往往采用对降低栅极电阻有效的T型栅极结构。在T型栅极结构中栅极的伞下，与半导体层之间有洞穴，但是通过层叠绝缘保护膜来填充该伞下洞穴，就会使上述的栅极电容进一步增大，并使微米波、毫米波段的增益特性下降。
作为兼顾高耐湿性膜的保护和抑制栅极电容增大的尝试，例如有专利文献1(日本特开2008-98400号公报)的方案。在专利文献1所记载的场效应晶体管中，通过T型栅极伞下的洞穴化来抑制栅极电容的增大。
在上述专利文献1中，利用T型栅极伞下的洞穴化来抑制栅极电容的增大。但是，仅将T型栅极伞下洞穴化的情况下，因沉积在栅极伞外侧的高耐湿绝缘膜的影响而无法避免一定的栅极电容的增大，结果存在引起增益下降的问题。
在下述的表1中，示出评价3种GaAs-pHEMT结构在10GHz的增益(MSG)的结果。伞下洞穴化的晶体管结构与伞下被填充的结构相比，增加0.5dB左右的增益，但与没有高耐湿性膜的晶体管相比，下降0.6～0.7dB。
表1 GaAs类pHEMT结构：10GHz下的增益(MSG)比较
| 伞下绝缘膜填充结构 | 绝缘膜保护伞下洞穴化结构 | 没有保护膜结构 |
| 14.5dB | 15.0dB | 15.65dB |
发明内容
本发明为解决上述问题构思而成，其目的在于得到抑制栅极电容的增大并且可显著改善耐湿性的场效应晶体管及其制造方法。
本发明是一种在半导体层上形成T型栅极电极的场效应晶体管，其特征在于：将形成有所述T型栅极电极的区域设为晶体管有源区域时，在整个该晶体管有源区域中，具备设置在所述T型栅极电极上的保护膜，该保护膜包含耐湿性和抗蚀刻性高的绝缘膜或有机膜，在包括所述T型栅极电极的伞下在内的所述T型栅极电极附近，在所述半导体层与所述保护膜之间形成有空隙，所述空隙在所述晶体管有源区域端上还被高耐湿性膜包围。
本发明是一种在半导体层上形成T型栅极电极的场效应晶体管，其特征在于：将形成有所述T型栅极电极的区域设为晶体管有源区域时，在整个该晶体管有源区域中，具备设置在所述T型栅极电极上的保护膜，该保护膜包含耐湿性和抗蚀刻性高的绝缘膜或有机膜，在包括所述T型栅极电极的伞下在内的所述T型栅极电极附近，在所述半导体层与所述保护膜之间形成有空隙，用高耐湿性膜来堵住所述空隙与外界连接的端面，因此能够抑制栅极电容的增大，并且能够显著改善耐湿性。
附图说明
图1是表示本发明实施方式1的场效应晶体管的结构的剖视图。
图2是表示本发明实施方式1的场效应晶体管及参考例中的、用器件模拟来分析适合栅极电容的观点的空隙宽度的结果的说明图。
图3是表示本发明实施方式1的场效应晶体管及参考例中的、用器件模拟来分析适合栅极电容的观点的空隙宽度的结果的说明图。
图4A是表示本发明实施方式1的场效应晶体管的制造方法的流程的说明图。
图4B是表示本发明实施方式1的场效应晶体管的制造方法的流程的说明图。
具体实施方式
实施方式1
以下，就表示本发明的场效应晶体管及其制造方法的实施方式进行说明。本发明的场效应晶体管在包括栅极伞下在内的、栅极周围及栅极附近的半导体表面(或者在表面上沉积的保护绝缘膜)上设置空隙，并在其上层配置高耐湿性保护膜，来抑制栅极电容的增大，并且可显著改善耐湿性。
图1中示出本发明实施方式1的场效应晶体管的结构。在本发明实施方式1的场效应晶体管中，如图1所示，在半导体层1上定义的规定区域，设有T型栅极电极2和源极或漏极(以下，简称为SD)电极3。此外，SD电极3由半导体层1上形成的SD电极(接触层)3a和其上形成的SD电极(蒸镀或电镀层)3b构成，但以下将它们总称为SD电极3。半导体层1包含缓冲层、沟道层、栅极接触层、栅极埋入层、覆盖层等。如图1所示，T型栅极电极2和SD电极3在半导体层1上交互地排列。此外，以下将设有T型栅极电极2及SD电极3的上述规定区域称为晶体管有源区域。此外，将除此以外的区域称为晶体管有源区域外。还有，在图1的例中，设栅极电极为T型栅极电极2，但并不限于T型形状，只要是屋檐型(eaves-shaped)即可，因而，例如可为如Y型或Γ型的形状。
此外，如图1所示，覆盖整个晶体管有源区域地形成第一高耐湿性保护膜5。第一高耐湿性保护膜5是包含耐湿性和抗蚀刻性高的绝缘膜或有机膜的保护膜。此外，在包括T型栅极电极2的伞下在内的T型栅极电极2附近，在第一高耐湿性保护膜5与半导体层1表面之间存在空隙6。此外，在SD电极3的附近，在第一高耐湿性保护膜5与半导体层1表面之间也存在空隙6。因而，第一高耐湿性保护膜5成为空心。而且，在图1中，在第一高耐湿性保护膜5上设有第二高耐湿性保护膜7。
如图1所示，为了隔着空隙6，第一高耐湿性保护膜5不与半导体层1的表面接触。因此，在晶体管有源区域与晶体管有源区域外的边界附近，在第一高耐湿性保护膜5的下方存在空隙6与外界接触的端面6a。由于端面6a形成为孔穴，有可能外部的水分从此处侵入到内部。因此，第二高耐湿性保护膜7是覆盖该空隙6的端面6a的，用于防止水分侵入到内部的保护膜。在图1中，记载了第二高耐湿性保护膜7不仅覆盖空隙6的端面6a，而且还覆盖整个晶体管有源区域，但是该第二高耐湿性保护膜7也可以只存在于空隙6a的端面部分。此外，第一高耐湿性保护膜5和第二高耐湿性保护膜7可用相同的材料构成，也可用不同的材料构成。
在栅极电容的观点下，在图2及图3示出用器件模拟分析适合空隙6的空隙宽度(空隙6的厚度)的结果。图2示出模型晶体管的栅极周围截面结构。在图2中，T型栅极电极2的杆部下方的一部分被埋入半导体层1内，又，在半导体层1上，从栅极电极向源极侧、漏极侧两个方向的外侧制作了凹部(recess)。在图2中，半导体层1包含AlGaAs层1a和在该AlGaAs层1a上形成的GaAs层1b。在图2(1)的参考例的结构中，只存在表面保护绝缘膜(Si3N4：50nm厚)8，但是在图2(2)的本实施方式中，在T型栅极电极2及SD电极3之间，有200nm的空隙宽度的空隙6，配置了由绝缘膜(Si3N4)构成的高耐湿性保护膜5(截面纵轴和横轴的缩尺不同，因此观察方式不同，但是不管表面侧还是两电极侧，空隙宽度都为200nm)。
在该结构中，仅对右侧的SD电极3(设为漏极侧)施加电压，并通过利用有限元素法的模拟分析来导出与T型栅极电极2的电位差成为Vdg＝2V时的栅极和漏极间电容(Cgd)。使空隙宽度在0～200nm的范围内变化，将在此情况下导出的值示于图3中。可知空隙宽度从200nm到50nm的范围内Cgd的增加率停留在3％以内，但是空隙宽度0nm时增加15％以上。由此优选空隙宽度为50nm以上。另一方面，如果空隙宽度大，第一高耐湿性保护膜5等就会容易变形，因此并不理想。图3中，空隙宽度在200nm时Cgd增加率成为0.25％以下，大致可以忽略，因此认为空隙宽度的适当范围是50～200nm左右。
第一和第二高耐湿性保护膜5、7最好是耐湿性和抗蚀刻性高的氮化硅膜(以下，表示为SiNx)。此外通常使用的绝缘保护膜有氧化硅膜(SiO)或氮氧化硅膜(SiON)等，但它们的折射率比SiNx膜小，且耐湿性和耐氢氟酸性恶劣。有机膜比绝缘膜在耐湿性方面有难点。
在各向异性的沉积法中，作为可实现的方法，采用借助催化CVD法的SiN膜的层叠。催化CVD法使设置在晶片顶部的高温钨丝起到使硅烷(SiH4)与氨(NH3)反应的催化作用，不需要晶片的加热或等离子体等，而能够形成SiNx膜。由于不发生等离子体，没有半导体表面的损伤，成为具有化学计量的与Si3N4大致相等的折射率(n～2.05)的绝缘膜，并且耐湿性和耐药品(稀释氢氟酸)性也非常高。关于这些特性，例如详细记载于“Highly moisture-resistive silicon nitride films prepared by catalytic chemical vapor deposition and application to gallium arsenide field-effect transistors”，A.Masuda et.al.，Vacuum，74(2004)pp.525-529中。此外，在催化CVD法中，反应生成物不依赖表面扩散而由钨丝生成，因此几乎没有SiNx在表面上的扩散，大致不会沉积到侧壁、伞下等成为影子的区域。
在图4A和图4B示出本发明实施方式1的场效应晶体管的制造方法的处理流程。其中，比图1的结构更详细地示出形成布线电极10、11的情形。此外，布线电极10设想为例如布线等的电镀层，布线电极11设想为蒸镀层或电镀层。首先，如图4A(a)所示，在T型栅极电极2及SD电极3的周围和顶部以及包括半导体层1表面上的整个芯片(在栅极金属附近的半导体层1表面有表面保护绝缘膜的场合为在该表面保护绝缘膜上)，层叠抗浅蚀刻膜9。这时，抗浅蚀刻膜9不仅层叠在晶体管有源区域，而且也层叠在晶体管有源区域外。抗浅蚀刻膜9的膜厚与上述的空隙6的空隙宽度对应，例如在本实施方式中设想为0.5～2μm左右。接着，如图4A(b)所示，利用普通蚀刻或CMP等的平坦化处理，从最高层的布线电极10上除去抗浅蚀刻膜9。最高层的布线电极10如上述那样设想为布线等的电镀层，这时将平坦化处理最优化，以使栅极周围的抗浅蚀刻膜9残留。接着，如图4A(c)所示，在抗浅蚀刻膜9上层叠第一高耐湿性保护膜5。第一高耐湿性保护膜5的膜厚只要是催化CVD法适用SiNx膜，就在50nm以上即可。此外，这时，在图4A(b)所示的工序中，仅在最高层的布线电极10上除去抗浅蚀刻膜9，因此只该部分中，第一高耐湿性保护膜5容易层叠到最高层的布线电极10上。
接着，如图4B(d)所示，利用抗蚀剂掩模，在晶体管有源区域外中，通过蚀刻来除去第一高耐湿性保护膜5及抗浅蚀刻膜9。此外，在该工序中的蚀刻可为干蚀刻，也可为湿蚀刻。
接着，如图4B(e)所示，利用湿蚀刻法，除去在晶体管有源区域内的、第一高耐湿性保护膜5下的抗浅蚀刻膜9，形成空隙6。此外，该工序中的蚀刻因抗浅蚀刻膜9的特性不同而异。例如，使用能够用显影液容易除去的抗蚀剂等的膜作为抗浅蚀刻膜9的场合，该湿蚀刻工序是通过使显影液侵入第一高耐湿性保护膜5与半导体层1之间来进行的。此外，使用诸如弹性体(elastomer)或PPE类的随着温度上升而熔解/流出的具有可塑性的膜作为抗浅蚀刻膜9的场合，该湿蚀刻工序是通过至少加热第一高耐湿性保护膜5和半导体层1之间使抗浅蚀刻膜9溶出来进行的。通过该加工处理而发生许多成为空隙的部位，但是在最高层的布线电极10上直接附着高耐湿性保护膜5，在该连接面上支撑整个高耐湿性保护膜5。
最后，如图4B(f)所示，通过层叠第二高耐湿保护膜7来堵住在图4B(e)的工序中形成的空隙6与外界接触的端面6a。关于第二高耐湿性保护膜7，水平方向的膜厚也与第一高耐湿性保护膜5相同，但是利用催化CVD法的SiNx膜的场合，向垂直面的层叠厚度与水平面相比显著薄，因此相反地，向垂直面的层叠膜厚为50nm的场合，向水平面膜厚成为100nm以上。此外，该第二高耐湿性保护膜7是覆盖空隙6的端面6a而用于防止湿气的侵入的保护膜，因此可以仅存在于空隙6的端面6a部分。但是，如图4B(f)所示，也可以覆盖包括空隙6的端面6a在内的整个晶体管有源区域的方式设置第二高耐湿性保护膜7。
如此，在本实施方式1中，最先涂敷容易被蚀刻的膜(抗浅蚀刻膜9)，在其上，层叠耐湿性和抗蚀刻性高的膜(第一高耐湿性保护膜5)，然后，除去该容易被蚀刻的膜(抗浅蚀刻膜9)。从而，能够容易地在T型栅极电极2周围以及SD电极3周围形成空隙6。
如上所述，在本发明中，覆盖整个晶体管有源区域地，设置了耐湿性和抗蚀刻性高的第一高耐湿性保护膜5。在T型栅极电极2的伞下、T型栅极电极2周围、SD电极3周围、及T型栅极电极2附近，形成空隙6。此外，在没有设置T型栅极电极2的晶体管有源区域外，形成除去了第一高耐湿性保护膜5的区域。而且，堵住空隙6与外界的端面6a地，设置第二高耐湿性保护膜7。由此，通过设置空隙6，用于保护T型栅极电极2的第一高耐湿性保护膜5不会进入T型栅极电极2的伞下，因此能够抑制栅极电容的增大。此外，将第一高耐湿性保护膜5设置在整个晶体管有源区域上，因此能够保护T型栅极电极2或SD电极3，并能够防止它们受伤。而且，第一高耐湿性保护膜5采用耐湿性高的膜，因此能够显著提高耐湿性。此外，通过沉积第二高耐湿性保护膜7来堵住本来应该与外界连接的空隙6的端面6a，进一步改善耐湿性。
此外，在上述说明中，就第一高耐湿性保护膜5采用包含耐湿性和抗蚀刻性高的绝缘膜的膜的例子进行了说明。但是，第一高耐湿性保护膜5可采用包含耐湿性和抗蚀刻性高的有机膜的膜。
(符号说明)
1半导体层；2T型栅极电极；3SD电极；5第一高耐湿性保护膜；6空隙；7第二高耐湿性保护膜；8表面保护绝缘膜；9抗浅蚀刻膜；10、11布线电极。
Claims (6)
1.一种场效应晶体管，在半导体层上形成有屋檐型栅极电极，其特征在于：
将形成有所述屋檐型栅极电极的区域设为晶体管有源区域时，在整个该晶体管有源区域中，具备设置在所述屋檐型栅极电极上的保护膜，该保护膜包含耐湿性和抗蚀刻性高的绝缘膜或有机膜，
在包括所述屋檐型栅极电极的伞下在内的所述屋檐型栅极电极附近，在所述半导体层与所述保护膜之间形成有空隙，
所述空隙在所述晶体管有源区域端上还被高耐湿性膜包围。
2.如权利要求1所述的场效应晶体管，其特征在于：所述保护膜及所述高耐湿性膜的至少任意一个由SiNx膜构成。
3.如权利要求1或2所述的场效应晶体管，其特征在于：所述屋檐型栅极电极为T型、Y型或Γ型栅极电极。
4.一种场效应晶体管的制造方法，其特征在于具备：
在半导体层上定义的晶体管有源区域形成屋檐型栅极电极的步骤；
将利用湿蚀刻法能够容易除去的抗浅蚀刻膜，层叠在所述屋檐型栅极电极周围及所述半导体层表面的步骤；
在所述抗浅蚀刻膜上，层叠包含耐湿性和抗蚀刻性高的绝缘膜或有机膜的保护膜的步骤；
除去所述晶体管有源区域外的所述高耐湿性保护膜及所述抗浅蚀刻膜的步骤；
利用湿蚀刻法来除去所述晶体管有源区域内的所述抗浅蚀刻膜，在所述屋檐型栅极电极周围，在所述半导体层与所述保护膜之间形成空隙的步骤；以及
通过层叠高耐湿性膜来堵住所述空隙与外界连接的部分的步骤。
5.如权利要求4所述的场效应晶体管的制造方法，其特征在于：
所述抗浅蚀刻膜是能够用显影液容易除去的膜，
所述利用湿蚀刻法来除去的工序是通过使显影液浸入所述半导体层与所述保护膜之间来进行的。
6.如权利要求4所述的场效应晶体管的制造方法，其特征在于：
所述抗浅蚀刻膜是随着温度上升而熔解/流出的具有可塑性的膜，
所述利用湿蚀刻法来除去的工序是通过至少提升所述半导体层与所述保护膜之间的温度来进行的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009048185A JP2010205837A (ja) | 2009-03-02 | 2009-03-02 | 電界効果型トランジスタ及びその製造方法 |
| JP2009-048185 | 2009-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101826553A true CN101826553A (zh) | 2010-09-08 |
| CN101826553B CN101826553B (zh) | 2012-04-25 |
Family
ID=42558057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101720649A Expired - Fee Related CN101826553B (zh) | 2009-03-02 | 2009-08-28 | 场效应晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8063420B2 (zh) |
| JP (1) | JP2010205837A (zh) |
| CN (1) | CN101826553B (zh) |
| DE (1) | DE102009039516A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137683A (zh) * | 2012-12-25 | 2013-06-05 | 中国电子科技集团公司第五十五研究所 | 赝配高电子迁移率晶体管及其制作方法 |
| CN105374743A (zh) * | 2014-08-08 | 2016-03-02 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN111710715A (zh) * | 2020-05-14 | 2020-09-25 | 西安电子科技大学 | 具有空气腔的氮化镓微波毫米波晶体管结构及制备方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6112940B2 (ja) * | 2012-07-05 | 2017-04-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6268725B2 (ja) | 2013-03-18 | 2018-01-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6672812B2 (ja) | 2016-01-14 | 2020-03-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE112017008195B4 (de) * | 2017-11-14 | 2023-06-22 | Mitsubishi Electric Corporation | Halbleitereinrichtung und Verfahren zu deren Herstellung |
| TW201931536A (zh) * | 2017-12-20 | 2019-08-01 | 美商天工方案公司 | 用於預防濕氣侵入之電容器金屬保護環 |
| US20230141865A1 (en) * | 2021-11-05 | 2023-05-11 | Analog Devices, Inc. | Lateral gallium nitride superjunction |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| JPH01283852A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
| JPH05335343A (ja) * | 1992-05-27 | 1993-12-17 | Sony Corp | 電界効果トランジスタ |
| JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP3292286B2 (ja) * | 1996-08-26 | 2002-06-17 | 横河電機株式会社 | 振動式トランスデューサとその製造方法 |
| US6141072A (en) * | 1997-04-04 | 2000-10-31 | Georgia Tech Research Corporation | System and method for efficient manufacturing of liquid crystal displays |
| JP3189779B2 (ja) * | 1998-03-20 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3386789B2 (ja) * | 2000-09-29 | 2003-03-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
| JP3600544B2 (ja) * | 2001-03-30 | 2004-12-15 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| TW546819B (en) * | 2001-05-30 | 2003-08-11 | Sharp Kk | Semiconductor device, manufacturing method thereof, and monolithic microwave integrated circuit |
| US6600179B2 (en) | 2001-11-01 | 2003-07-29 | M/A-Com, Inc. | Power amplifier with base and collector straps |
| JP4284639B2 (ja) * | 2002-08-29 | 2009-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4907093B2 (ja) * | 2005-03-02 | 2012-03-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP4902131B2 (ja) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置およびその製造方法 |
| JP5162823B2 (ja) * | 2005-12-08 | 2013-03-13 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2007311684A (ja) | 2006-05-22 | 2007-11-29 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
| JP2008098400A (ja) | 2006-10-12 | 2008-04-24 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2009267347A (ja) * | 2008-03-31 | 2009-11-12 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-03-02 JP JP2009048185A patent/JP2010205837A/ja active Pending
- 2009-07-30 US US12/512,099 patent/US8063420B2/en not_active Expired - Fee Related
- 2009-08-28 CN CN2009101720649A patent/CN101826553B/zh not_active Expired - Fee Related
- 2009-08-31 DE DE102009039516A patent/DE102009039516A1/de not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137683A (zh) * | 2012-12-25 | 2013-06-05 | 中国电子科技集团公司第五十五研究所 | 赝配高电子迁移率晶体管及其制作方法 |
| CN103137683B (zh) * | 2012-12-25 | 2016-01-27 | 中国电子科技集团公司第五十五研究所 | 赝配高电子迁移率晶体管及其制作方法 |
| CN105374743A (zh) * | 2014-08-08 | 2016-03-02 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN111710715A (zh) * | 2020-05-14 | 2020-09-25 | 西安电子科技大学 | 具有空气腔的氮化镓微波毫米波晶体管结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100219454A1 (en) | 2010-09-02 |
| JP2010205837A (ja) | 2010-09-16 |
| DE102009039516A1 (de) | 2010-09-16 |
| CN101826553B (zh) | 2012-04-25 |
| US8063420B2 (en) | 2011-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101826553B (zh) | 场效应晶体管及其制造方法 | |
| US7642567B2 (en) | Field-effect transistor and method of manufacturing the same | |
| CN103117254B (zh) | 封装 | |
| US10283632B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US8610173B2 (en) | Enhancement/depletion PHEMT device | |
| US9263545B2 (en) | Method of manufacturing a high breakdown voltage III-nitride device | |
| US20160181410A1 (en) | Semiconductor Device with Low-Conducting Field-controlling Element | |
| US8809137B2 (en) | Leakage barrier for GaN based HEMT active device | |
| US8476118B2 (en) | Semiconductor device and fabrication mehtod of the semiconductor device | |
| US8134182B2 (en) | Field-effect transistor, semiconductor device including the field-effect transistor, and method of producing semiconductor device | |
| JP2024519864A (ja) | 改善した性能を有する高電子移動度トランジスタを製造する方法 | |
| TWI469275B (zh) | Package | |
| US20230145175A1 (en) | Hemt and method of fabricating the same | |
| EP3140868B1 (en) | Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof | |
| CN112582413A (zh) | 半导体元件及其制造方法 | |
| US20230178612A1 (en) | Semiconductor unit, semiconductor module, and electronic apparatus | |
| CN112768357A (zh) | 电子器件制造方法及相关产品 | |
| CN116247073A (zh) | 一种氮化物半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120425 Termination date: 20180828 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |