JP2849865B2 - 放熱体の製造方法 - Google Patents

放熱体の製造方法

Info

Publication number
JP2849865B2
JP2849865B2 JP21004590A JP21004590A JP2849865B2 JP 2849865 B2 JP2849865 B2 JP 2849865B2 JP 21004590 A JP21004590 A JP 21004590A JP 21004590 A JP21004590 A JP 21004590A JP 2849865 B2 JP2849865 B2 JP 2849865B2
Authority
JP
Japan
Prior art keywords
semiconductor element
radiator
heat radiator
heat
insulating frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21004590A
Other languages
English (en)
Other versions
JPH0492458A (ja
Inventor
裕成 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21004590A priority Critical patent/JP2849865B2/ja
Publication of JPH0492458A publication Critical patent/JPH0492458A/ja
Application granted granted Critical
Publication of JP2849865B2 publication Critical patent/JP2849865B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子、特に半導体集積回路素子を収容
する半導体素子収納用パッケージに使用される放熱体の
製造方法に関するものである。
(従来技術及びその課題) 近時、情報処理装置の高性能化、高集積化に伴い、そ
れを構成する半導体素子も高密度化、高集積化が急激に
進んでいる。そのため半導体素子の単位面積、単位体積
あたりの発熱量が増大し、半導体素子を正常、且つ安定
に作動させるためにはその熱をいかに効率的に除去する
かが課題となっている。
従来、半導体素子が発生する熱の除去方法としては第
3図に示すように上面中央部に半導体素子13が載置され
る載置部11aを有した金属製の放熱体11上に、前記半導
体素子載置部11aを囲繞するようにして絶縁枠体12をロ
ウ付け取着した構造の半導体素子収納用パッケージを準
備し、放熱体11の半導体素子載置部11aに半導体素子13
を載置固定し、半導体素子13から発生される熱を放熱体
11に吸収させるとともに該吸収した熱を大気中に放出す
ることによって半導体素子13を熱から保護している。
尚、前記絶縁枠体12はその下面にモリブデン、タング
ステン、マンガン等の高融点金属粉末から成るメタライ
ズ配線層14が被着形成されており、該メタライズ配線層
14を放熱体11に銀ロウ等のロウ材15を介しロウ付けする
ことによって絶縁枠体12は放熱体11上にロウ付け取着さ
れている。
また前記放熱体11はコバールやインバー合金等の鉄−
ニッケル系合金から成る金属板11bの上下面に銅もしく
はアルミニウムから成る薄板11cを接合させた構造を有
しており、該放熱体11は金属板11bの上下面に薄板11c、
11cを配するとともにこれをローラにより圧延し、金属
板11bと2枚の薄板11cとを圧接接合させることによって
形成される。
しかし乍ら、この従来の半導体素子収納用パッケージ
に使用される放熱体12は鉄−ニッケル系合金から成る金
属板11bの上下面に銅もしくはアルミニウムから成る薄
板11c、11cを配するとともにこれを圧延し、2枚の薄板
11c、11cを金属板11bの上下面に圧接接合させることに
よって形成されており、その形状は平板状を成してい
る。
そのためこの放熱体11上に絶縁枠体12を銀ロウ等のロ
ウ材15を介しロウ付け取着した場合、放熱体11が平板状
であることからロウ材15の一部が放熱体11の半導体素子
載置部11a上に流出付着し、その結果、放熱体11の半導
体素子載置部11aに半導体素子13を強固に固定すること
ができなかったり、半導体素子13が放熱体11の半導体素
子載置部11aに傾斜をもって固定され、半導体素子13の
各電極を外部リードピン16に接続するワイヤボンディン
グの作業ができなくなったりするという欠点を有してい
た。
そこで上記欠点を解消するために放熱体11の半導体素
子載置部11aに金属片をロウ材を介して取着し、半導体
素子載置部11aを凸状となすことによって絶縁枠体12を
放熱体11に取着するロウ材15が半導体素子載置部11aに
流出付着するのを防止することが考えられる。
しかし乍ら、放熱体11に金属片をロウ材を介して取着
し、凸状の半導体素子載置部を得た場合、金属片を取着
するロウ材中に空気が抱き込まれると金属片から放熱体
11への熱の伝導が極端に悪くなり、その結果、放熱体11
が半導体素子13の発生する熱を良好に吸収除去すること
ができず、半導体素子を高温として半導体素子に熱破壊
や特性に熱変化を与え、誤動作させたりするという欠点
を誘発してしまう。
また放熱体11に金属片をロウ材を介して取着した場
合、ロウ材の応力によって放熱体11に変形をきたし、そ
の結果、放熱体11に絶縁枠体12を強固に取着することが
できないという欠点も誘発してしまう。
更には放熱体11の所定位置に金属片を取着する作業は
極めて煩雑で作業性が悪く、放熱体を高価として該放熱
体を使用した半導体素子収納用パッケージを高価なもの
としてしまう欠点も誘発した。
(発明の目的) 本発明は上記諸欠点に鑑み案出されたもので、その目
的は表面に半導体素子を正確、強固に固定するのを可能
とし、且つ半導体素子の発生する熱を大気中に良好に放
出させ、半導体素子を長期間にわたり正常、且つ安定に
作動させることを可能とした半導体素子収納用パッケー
ジに好適に使用される放熱体の製造方法を提供すること
にある。
(課題を解決するための手段) 本発明の放熱体の製造方法は、鉄−ニッケル系合金か
ら成る金属板の上下両面に銅もしくはアルミニウムから
成る薄板を配した状態で圧延し、金属板の上下面に薄板
を接合させた接合体を得、 次に前記接合体に絞り加工を施し、接合体の一面に凸
状部を形成したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図は本発明の製造方法によって製作された放熱体
を用いた半導体素子収納用パッケージの一実施例を示す
断面図であり、1は放熱体、2は絶縁枠体である。
前記放熱体1はその上面中央部に半導体素子3を載置
固定するための凸状の載置部1aが設けてあり、該載置部
1a上には半導体素子3が接着材を介し取着される。
前記放熱体1は半導体素子3が発生する熱を直接伝導
吸収するとともに該吸収した熱を大気中に放出する作用
を為し、後述する絶縁枠体2との間に大きな熱応力が発
生しないよう熱膨張係数が絶縁枠体2と近似し、且つ良
熱伝導性である材料、具体的にはコバールやインバー合
金等の鉄−ニッケル系合金から成る金属板1bの上下面に
銅もしくはアルミニウムから成る薄板1c、1cを接合させ
た金属部材により形成される。
前記放熱体1はまたその上面外周端に、放熱体1の上
面に設けた凸状の半導体素子載置部1aを囲繞するように
して絶縁枠体2が取着されており、放熱体1と絶縁枠体
2とで半導体素子3を収容するするための空所が形成さ
れる。
尚、前記放熱体1はその外表面にロウ材と濡れ性が良
く、耐蝕性に優れたニッケル、金等をメッキにより0.3
乃至10.0μmの厚さに層着させておくと放熱体1の酸化
腐蝕を有効に防止するとともに放熱体1上に絶縁枠体2
を銀ロウ等のロウ材を介し強固にロウ付け取着すること
ができる。従って、放熱体1の外表面にはニッケル、金
等を0.3乃至10.0μmの厚さに層着させておくことが好
ましい。
また前記放熱体1の上面に取着される絶縁枠体2は酸
化アルミニウム質焼結体、フォルステライト質焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料から成り、例えば酸化アル
ミニウム質焼結体から成る場合にはアルミナ、シリカ、
カルシア、マグネシア等のセラミック原料粉末に適当な
有機溶剤、溶媒を添加混合して泥漿状となすとともにこ
れをドクターブレード法を採用すことによってセラミッ
クグリーンシート(セラミック生シート)を形成し、し
かる後、セラミックグリーンシートに適当な打抜き加工
を施すとともに複数枚積層し、高温(約1600℃)で焼成
することによって製作される。
前記絶縁枠体2はその下面にタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成るメタライズ金
属層4が被着されており、該メタライズ金属層4と放熱
体1とを銀ロウ等のロウ材5を介しロウ付けすることに
よって放熱体1上に取着される。
また前記絶縁枠体2の内部にはモリブデン、タングス
テン、マンガン等の高融点金属粉末から成る導電層6が
設けてあり、該導電層6は半導体素子3の電極を外部リ
ードピン7に接続する作用を為し、その一端に外部リー
ドピン7が、また他端に半導体素子3の電極に接続され
たボンディングワイヤ8が取着される。
前記絶縁枠体2に設けた導電層6に取着される外部リ
ードピン7は内部に収容する半導体素子3の各電極を外
部電気回路に接続する作用を為し、コバールや42Alloy
等の金属を棒状に加工したものが使用される。
尚、前記外部リードピン7の外表面にニッケル、金等
から成る良導電性で、且つ耐蝕性に優れた金属をメッキ
により0.3乃至20.0μmの厚さに層着させておくと外部
リードピン7と外部電気回路との電気的接続が良好とな
り、また外部リードピン7の酸化腐蝕が有効に防止され
る。従って、外部リードピン7の外表面にはニッケル、
金等の良導電性で、且つ耐蝕性に優れた金属をメッキに
より0.3乃至20.0μmの厚さに層着させておくことが好
ましい。
また前記絶縁枠体2の上面には蓋体9がガラス、樹脂
等の封止材を介して取着され、これによって放熱体1と
絶縁枠体2と蓋体9とから成る半導体素子収納用パッケ
ージの内部が完全に気密に封止される。
かくして絶縁枠体2が取着された放熱体1の凸状載置
部1a上に半導体素子3を載置固定し、半導体素子3の各
電極をボンディングワイヤ8を介して導電層6に接続す
るとともに蓋体9を絶縁枠体2の上面に封止材を介し取
着することによって最終製品としての半導体装置とな
る。
次に上記半導体素子収納用パッケージに使用される本
発明の放熱体の製造方法について第2図(a)(b)
(c)に基づき説明する。
まず第2図(a)に示す如く、コバールやインバー合
金等の鉄−ニッケル系合金から成る1枚の金属板1bと銅
もしくはアルミニウムから成る2枚の薄板1c、1cを準備
する。
前記鉄−ニッケル系合金から成る金属板1bは例えば、
コバールから成る場合、鉄、ニッケル、コバルト等の金
属原料粉末を所定値に秤量とするとともに該原料金属粉
末を高温で溶解させ合金化させることによってコバール
のインゴットを得、しかる後、このインゴットを従来周
知の金属圧延加工法により板状となすことによって形成
される。
また銅もしくはアルミニウムから成る薄板1bは同じく
銅もしくはアルミニウムのインゴットを金属圧延加工法
により圧延し、板状となすことによって形成される。
尚、前記金属板1b及び薄板1cはその各々の厚みが得ら
れる放熱体の熱膨張係数に大きく関与し、金属板1bの厚
み(A)と薄板1cの厚み(B)をA:B=1:1としたときは
得られる放熱体の熱膨張係数は約10×10-6/℃となり、
A:B=2:1としたときは約8×10-6/℃に、A:B=3:1とし
たときは約6.5×10-6/℃に、A:B=5:1としたときは約5
×10-6/℃に、更にA:B=8:1としたときは約4×10-6/℃
となる。そのため絶縁枠体2が例えば酸化アルミニウム
質焼結体(熱膨張係数:6.5〜7.5×10-6/℃)から成る場
合には、金属板1bの厚み(A)と薄板1cの厚み(B)を
A:B=3:1にすれば放熱体の熱膨張係数を絶縁枠体2に近
似させることができ、放熱体に絶縁枠体2を接合させた
際、両者に熱が印加されたとしても両者間に熱応力によ
る剥離等が発生することはなくなる。従って、放熱体を
形成する金属板1b及び薄板1cの厚さは放熱体の熱膨張係
数を絶縁枠体2の熱膨張係数と近似する値となるよう絶
縁枠体2の熱膨張係数に対応させて上述の各々の組合せ
に適宜決定される。
次に前記1枚の金属板1bと2枚の薄板1c、1cは、金属
板1bの上下面に薄板1c、1cを圧接接合させることによっ
て第2図(b)に示す接合体1cと成す。
前記接合体1dは金属板1bの上下面に薄板1c、1cを配す
るとともにこれを圧延ローラにかけ両板を150Kg/cm2
上の圧力で押圧することによって形成される。
そして次に第2図(c)に示す如く、前記接合体1dに
絞り加工を施し、上面中央部に凸状部1eを形成すること
によって製品としての放熱体1となる。
尚、前記接合体1dの絞り加工は、平板状の下パンチと
凹部を有する上パンチの間に接合体1dを廃止、該接合体
1dを下パンチと上パンチとで約200Kg/cm2以上の圧力で
押圧することによって行われる。
前記放熱体1は接合体1dに絞り加工を施すことによっ
てその上面中央部、即ち、半導体素子が載置される部位
に凸状部1eを形成していることから放熱体1上に絶縁枠
体2を銀ロウ等のロウ材を介しロウ付け取着したとして
もロウ材の一部が半導体素子載置部上に流出付着するこ
とは一切なく、その結果、放熱体1の半導体素子載置部
表面を平坦として半導体素子の固定を極めて強固となす
とともに半導体素子の各電極と外部リードピンとを接続
するワイヤボンディングの作業が極めて容易となる。
また前記放熱体1の凸状部1eは接合体1dに絞り加工を
施すことによって形成されることから凸状部1eの下方に
空気を抱き込んだロウ材が配されことはなく、その結
果、放熱体1が半導体素子の発生する熱を良好に吸収除
去し、半導体素子を常に低温として半導体素子を長期間
にわたり正常、且つ安定に作動させることも可能とな
る。
更に前記放熱体1の凸状部1eは接合体1dに絞り加工を
施すことによって形成されることから放熱体1の全体を
平坦と成すことができ、その結果、放熱体1上に絶縁枠
体2を強固に取着することも可能となる。
また更に放熱体1の半導体素子載置部に設けられる凸
状部1eは接合体1dを上パンチと下パンチにより押圧する
だけで形成されることから凸状部1eの形成が極めて簡潔
で作業性が良く、その結果、放熱体を安価として該放熱
体を使用した半導体素子収納用パッケージを極めて安価
なものとなすこともできる。
(発明の効果) 本発明の放熱体の製造方法によれば、鉄−ニッケル系
合金から成る金属板の上下面に銅もしくはアルミニウム
から成る薄板を配した状態で圧延し、金属板の上下面に
薄板を接合させた接合体を得るとともに該接合体に絞り
加工を施し、接合体の一面に凸状部を形成したことから
放熱体上に絶縁枠体をロウ材を介しロウ付け取着したと
してもロウ材の一部が半導体素子載置部上に流出付着す
ることは一切なく、その結果、放熱体の半導体素子載置
部を平坦として半導体素子の固定を極めて強固となすと
ともに半導体素子の各電極と外部リードピンとを接続す
るワイヤボンディングの作業が容易となる。
また放熱体の凸状部下方に空気を抱き込んだロウ材が
配されることはなく、その結果、放熱体が半導体素子の
発生する熱を良好に吸収除去し、半導体素子を常に低温
として半導体素子を長期間にわたり正常、且つ安定に作
動させることも可能となる。
【図面の簡単な説明】
第1図は本発明の製造方法によって製作された放熱体を
使用した半導体素子収納用パッケージの一実施例を示す
断面図、第2図(a)(b)(c)は本発明の放熱体の
製造方法を説明するための各工程毎の断面図、第3図は
従来の放熱体を使用した半導体素子収納用パッケージの
断面図である。 1……放熱体、1b……金属板 1c……薄板、1d……接合体 1e……凸状部 2……絶縁枠体

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】鉄−ニッケル系合金から成る金属板の上下
    両面に銅もしくはアルミニウムから成る薄板を配した状
    態で圧延し、金属板の上下面に薄板を接合させた接合体
    を得、 次に前記接合体に絞り加工を施し、接合体の一面に凸状
    部を形成したことを特徴とする放熱体の製造方法。
JP21004590A 1990-08-07 1990-08-07 放熱体の製造方法 Expired - Fee Related JP2849865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21004590A JP2849865B2 (ja) 1990-08-07 1990-08-07 放熱体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21004590A JP2849865B2 (ja) 1990-08-07 1990-08-07 放熱体の製造方法

Publications (2)

Publication Number Publication Date
JPH0492458A JPH0492458A (ja) 1992-03-25
JP2849865B2 true JP2849865B2 (ja) 1999-01-27

Family

ID=16582894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21004590A Expired - Fee Related JP2849865B2 (ja) 1990-08-07 1990-08-07 放熱体の製造方法

Country Status (1)

Country Link
JP (1) JP2849865B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0492458A (ja) 1992-03-25

Similar Documents

Publication Publication Date Title
JP2849865B2 (ja) 放熱体の製造方法
JP3346657B2 (ja) 半導体素子収納用パッケージ
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JP3383420B2 (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP2838154B2 (ja) 放熱体の製造方法
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2849869B2 (ja) 半導体素子収納用パッケージ
JP2537835Y2 (ja) 半導体素子収納用パッケージ
JP2537834Y2 (ja) 半導体素子収納用パッケージ
JPH0610695Y2 (ja) 半導体素子収納用パッケージ
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP3559457B2 (ja) ロウ材
JP3346655B2 (ja) 半導体素子収納用パッケージ
JP2571571Y2 (ja) 半導体素子収納用パッケージ
JP2515672Y2 (ja) 半導体素子収納用パッケージ
JP3401089B2 (ja) 半導体素子収納用パッケージ
JP3559458B2 (ja) ロウ材
JP3439844B2 (ja) 半導体素子収納用パッケージ
JP2764340B2 (ja) 半導体素子収納用パッケージ
JPH11297909A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2740602B2 (ja) 半導体素子収納用パッケージ
JPH09162324A (ja) 半導体素子収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees