JP2008263149A - 半導体装置およびその製造方法ならびに製造装置 - Google Patents

半導体装置およびその製造方法ならびに製造装置 Download PDF

Info

Publication number
JP2008263149A
JP2008263149A JP2007106621A JP2007106621A JP2008263149A JP 2008263149 A JP2008263149 A JP 2008263149A JP 2007106621 A JP2007106621 A JP 2007106621A JP 2007106621 A JP2007106621 A JP 2007106621A JP 2008263149 A JP2008263149 A JP 2008263149A
Authority
JP
Japan
Prior art keywords
insulating layer
lead frame
semiconductor device
cured
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007106621A
Other languages
English (en)
Other versions
JP5091532B2 (ja
Inventor
Tsutomu Hayasaka
力 早坂
Akifumi Yokomizo
明文 横溝
Hideaki Baba
英昭 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2007106621A priority Critical patent/JP5091532B2/ja
Publication of JP2008263149A publication Critical patent/JP2008263149A/ja
Application granted granted Critical
Publication of JP5091532B2 publication Critical patent/JP5091532B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】リードフレーム4を第2絶縁層3に対して均一に押圧し、第1絶縁層2および第2絶縁層3を硬化させるための加熱によって半導体素子が悪影響を受けてしまうのを回避し、第1絶縁層2および第2絶縁層3を十分に硬化させる。
【解決手段】ヒートシンク1上に硬化状態の第1絶縁層2を形成し、第1絶縁層2よりも硬度が低い半硬化状態の第2絶縁層3を第1絶縁層2上に形成し、リードフレーム4を第2絶縁層3に対して押圧すると共に第2絶縁層3を加熱して第2絶縁層3を熱硬化させることにより、第2絶縁層3とリードフレーム4との接合強度を増加させ、リードフレーム4上に半導体素子5a,5b,5c,5d,5e,5fを実装し、ヒートシンク1の下面およびリードフレーム4の一部が露出するように封止用樹脂7によって半導体素子5a,5b,5c,5d,5e,5fを封止する。
【選択図】図9

Description

本発明は、ヒートシンクと、ヒートシンク上に配置された第1絶縁層と、第1絶縁層上に配置された第2絶縁層と、第2絶縁層上に配置されたリードフレームと、リードフレーム上に配置された半導体素子と、ヒートシンクの下面およびリードフレームの一部が露出するように半導体素子を封止する封止用樹脂とを具備する半導体装置およびその製造方法ならびに製造装置に関する。
特に、本発明は、リードフレームを第2絶縁層に対して均一に押圧することができ、第1絶縁層および第2絶縁層を硬化させるための加熱によって半導体素子が悪影響を受けてしまうのを回避しつつ、第1絶縁層および第2絶縁層を十分に硬化させることができる半導体装置およびその製造方法ならびに製造装置に関する。
従来から、ヒートシンクと、ヒートシンク上に配置された第1絶縁層と、第1絶縁層上に配置された第2絶縁層と、第2絶縁層上に配置されたリードフレームと、リードフレーム上に配置された半導体素子と、ヒートシンクの下面およびリードフレームの一部が露出するように半導体素子を封止する封止用樹脂とを具備する半導体装置が知られている。この種の半導体装置の例としては、例えば特開2000−260918号公報に記載されたものがある。
特開2000−260918号公報に記載された半導体装置では、製造時に、半硬化状態の第1絶縁層がヒートシンク上に形成され、次いで、半硬化状態の第2絶縁層が第1絶縁層上に形成される。また、半導体素子がリードフレーム上に実装され、次いで、リードフレームが半硬化状態の第2絶縁層に接触せしめられるか、あるいは、貼り付けられる。次いで、ヒートシンクの下面およびリードフレームの一部が露出するように封止用樹脂によって半導体素子が封止される。
詳細には、特開2000−260918号公報に記載された半導体装置では、トランスファーモールディングによって半導体素子が封止され、トランスファーモールディング工程中に、封止用樹脂によってリードフレームが第2絶縁層に対して押圧されると共に、第2絶縁層が、一旦溶融せしめられた後に、熱硬化せしめられる。それにより、第2絶縁層とリードフレームとの接合強度が増加せしめられる。
ところで、特開2000−260918号公報に記載された半導体装置では、第2絶縁層が熱硬化せしめられる時にリードフレームが第2絶縁層に対して押圧されるものの、リードフレーム上には、リードフレームが第2絶縁層に対して押圧される前の工程において、既に半導体素子が実装されている。
つまり、特開2000−260918号公報に記載された半導体装置では、半導体素子が既に実装されているリードフレームを、第2絶縁層に対して押圧しなければならない。そのため、特開2000−260918号公報に記載された半導体装置では、リードフレームを第2絶縁層に対して均一に押圧することができない。
更に、特開2000−260918号公報に記載された半導体装置では、封止用樹脂によって半導体素子が封止される工程において、半硬化状態の第1絶縁層および第2絶縁層が熱硬化せしめられる。そのため、特開2000−260918号公報に記載された半導体装置では、封止工程中の加熱によって半導体素子が悪影響を受けてしまうのを回避するために封止工程中の加熱温度を低い値に設定すると、第1絶縁層および第2絶縁層を十分に熱硬化させることができない。一方、第1絶縁層および第2絶縁層を十分に熱硬化させるために封止工程中の加熱温度を高い値に設定すると、封止工程中の加熱によって半導体素子が悪影響を受けてしまう。
特開2000−260918号公報
前記問題点に鑑み、本発明は、リードフレームを第2絶縁層に対して均一に押圧することができ、第1絶縁層および第2絶縁層を硬化させるための加熱によって半導体素子が悪影響を受けてしまうのを回避しつつ、第1絶縁層および第2絶縁層を十分に硬化させることができる半導体装置およびその製造方法ならびに製造装置を提供することを目的とする。
請求項1に記載の発明によれば、ヒートシンクと、ヒートシンク上に配置された第1絶縁層と、第1絶縁層上に配置された第2絶縁層と、第2絶縁層上に配置されたリードフレームと、リードフレーム上に配置された半導体素子と、ヒートシンクの下面およびリードフレームの一部が露出するように半導体素子を封止する封止用樹脂とを具備する半導体装置の製造方法において、ヒートシンク上に硬化状態の第1絶縁層を形成し、次いで、第1絶縁層よりも硬度が低い半硬化状態の第2絶縁層を第1絶縁層上に形成し、次いで、リードフレームを第2絶縁層に対して押圧すると共に第2絶縁層を加熱して第2絶縁層を熱硬化させることにより、第2絶縁層とリードフレームとの接合強度を増加させ、次いで、リードフレーム上に半導体素子を実装し、次いで、ヒートシンクの下面およびリードフレームの一部が露出するように封止用樹脂によって半導体素子を封止することを特徴とする半導体装置の製造方法が提供される。
請求項2に記載の発明によれば、第1絶縁層に放熱性フィラーを含有させることを特徴とする請求項1に記載の半導体装置の製造方法が提供される。
請求項3に記載の発明によれば、第2絶縁層に放熱性フィラーを含有させることを特徴とする請求項1又は2に記載の半導体装置の製造方法が提供される。
請求項4に記載の発明によれば、第2絶縁層の上面の一部とリードフレームの下面とを接触させ、第2絶縁層の上面にリードフレームと接触しない部分を残すことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法が提供される。
請求項5に記載の発明によれば、半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの周りの半硬化状態の第2絶縁層が盛り上がってリードフレームの下側部分の側面と接触し、盛り上がった部分の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも厚くなるように、半硬化状態の第2絶縁層に対してリードフレームを押圧することを特徴とする請求項4に記載の半導体装置の製造方法が提供される。
請求項6に記載の発明によれば、半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの下面と第1絶縁層の上面との間の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも薄くなるように、半硬化状態の第2絶縁層に対してリードフレームを押圧することを特徴とする請求項5に記載の半導体装置の製造方法が提供される。
請求項7に記載の発明によれば、半硬化状態の第2絶縁層に対してリードフレームを押圧する工程中に第1絶縁層の厚さが減少しないように、第1絶縁層を予め完全に硬化させておくことを特徴とする請求項6に記載の半導体装置の製造方法が提供される。
請求項8に記載の発明によれば、半硬化状態の第2絶縁層に対してリードフレームを押圧するためのバネ加圧式の押圧部材を複数設け、複数の押圧部材をリードフレーム上にほぼ均等に配列したことを特徴とする請求項1〜7のいずれか一項に記載の半導体装置の製造装置が提供される。
請求項9に記載の発明によれば、リードフレームのうち、押圧部材によって押圧される部分の厚さを、押圧部材によって押圧されない部分の厚さよりも厚くしたことを特徴とする請求項8に記載の半導体装置の製造装置によって製造される半導体装置が提供される。
請求項1に記載の半導体装置の製造方法では、ヒートシンク上に硬化状態の第1絶縁層が形成され、次いで、第1絶縁層よりも硬度が低い半硬化状態の第2絶縁層が第1絶縁層上に形成される。次いで、リードフレームを第2絶縁層に対して押圧すると共に第2絶縁層を加熱して第2絶縁層を熱硬化させることにより、第2絶縁層とリードフレームとの接合強度が増加せしめられる。次いで、半導体素子がリードフレーム上に実装され、次いで、ヒートシンクの下面およびリードフレームの一部が露出するように、封止用樹脂によって半導体素子が封止される。
詳細には、請求項1に記載の半導体装置の製造方法では、リードフレームが第2絶縁層に対して押圧される時に、半導体素子がリードフレーム上にまだ実装されていない。つまり、請求項1に記載の半導体装置の製造方法では、半導体素子がリードフレーム上にまだ実装されていない状態で、リードフレームが第2絶縁層に対して押圧される。そのため、半導体素子が既に実装されているリードフレームが第2絶縁層に対して押圧される場合よりも、リードフレームを第2絶縁層に対して均一に押圧することができる。
更に、請求項1に記載の半導体装置の製造方法では、封止用樹脂によって半導体素子が封止される前の工程において、第1絶縁層が硬化状態にされ、半硬化状態の第2絶縁層が加熱されて硬化せしめられる。つまり、請求項1に記載の半導体装置の製造方法では、第1絶縁層が硬化状態にされ、半硬化状態の第2絶縁層が加熱されて硬化せしめられた後の工程において、封止用樹脂によって半導体素子が封止される。
そのため、請求項1に記載の半導体装置の製造方法によれば、封止工程中の加熱によって半導体素子が悪影響を受けてしまうのを回避するために封止工程中の加熱温度を低い値に設定した場合であっても、第1絶縁層および第2絶縁層を十分に硬化させることができる。また、請求項1に記載の半導体装置の製造方法によれば、第1絶縁層および第2絶縁層を十分に硬化させるために第1絶縁層および第2絶縁層の加熱温度を高い値に設定した場合であっても、第1絶縁層および第2絶縁層を硬化させるための加熱によって半導体素子が悪影響を受けてしまうおそれがない。
換言すれば、請求項1に記載の半導体装置の製造方法によれば、リードフレームを第2絶縁層に対して均一に押圧することができ、第1絶縁層および第2絶縁層を硬化させるための加熱によって半導体素子が悪影響を受けてしまうのを回避しつつ、第1絶縁層および第2絶縁層を十分に硬化させることができる。
請求項2に記載の半導体装置の製造方法では、第1絶縁層に放熱性フィラーが含有せしめられる。そのため、請求項2に記載の半導体装置の製造方法によれば、第1絶縁層に放熱性フィラーが含有せしめられない場合よりも第1絶縁層の熱伝導性を向上させることができる。
請求項3に記載の半導体装置の製造方法では、第2絶縁層に放熱性フィラーが含有せしめられる。そのため、請求項3に記載の半導体装置の製造方法によれば、第2絶縁層に放熱性フィラーが含有せしめられない場合よりも第2絶縁層の熱伝導性を向上させることができる。
請求項4及び5に記載の半導体装置の製造方法では、第2絶縁層の上面の一部とリードフレームの下面とが接触せしめられ、第2絶縁層の上面にリードフレームと接触しない部分が残される。詳細には、請求項4及び5に記載の半導体装置の製造方法では、半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの周りの半硬化状態の第2絶縁層が盛り上がってリードフレームの下側部分の側面と接触し、盛り上がった部分の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも厚くなるように、半硬化状態の第2絶縁層に対してリードフレームが押圧される。
そのため、請求項4及び5に記載の半導体装置の製造方法によれば、第2絶縁層とリードフレームの下側部分の側面とが接触しない場合よりも、第2絶縁層とリードフレームとの接合強度を増加させることができる。詳細には、請求項4及び5に記載の半導体装置の製造方法によれば、リードフレームの周りの半硬化状態の第2絶縁層が盛り上がっていない場合よりも、第2絶縁層とリードフレームとの接合強度を増加させることができる。
請求項6に記載の半導体装置の製造方法では、半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの下面と第1絶縁層の上面との間の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも薄くなるように、半硬化状態の第2絶縁層に対してリードフレームが押圧される。そのため、請求項6に記載の半導体装置の製造方法によれば、リードフレームの下面と第1絶縁層の上面との間の第2絶縁層の厚さがリードフレームと接触しない部分の厚さと等しい場合よりも、リードフレームから第1絶縁層への熱伝導性を向上させることができる。
請求項7に記載の半導体装置の製造方法では、半硬化状態の第2絶縁層に対してリードフレームを押圧する工程中に第1絶縁層の厚さが減少しないように、第1絶縁層が予め完全に硬化せしめられる。好ましくは、請求項7に記載の半導体装置の製造方法では、半硬化状態の第2絶縁層が第1絶縁層上に形成される工程の前の段階で第1絶縁層が完全に硬化せしめられる。
そのため、請求項7に記載の半導体装置の製造方法によれば、半硬化状態の第2絶縁層に対してリードフレームを押圧する工程中に第1絶縁層の厚さが減少するのに伴って第1絶縁層の絶縁性が低下し、リードフレームとヒートシンクとが短絡してしまうおそれを回避することができる。換言すれば、請求項7に記載の半導体装置の製造方法によれば、半硬化状態の第2絶縁層に対してリードフレームを押圧する工程中に第1絶縁層の厚さが減少する場合よりも、第1絶縁層の絶縁性を向上させることができる。
また、請求項7に記載の半導体装置の製造方法によれば、第1絶縁層が予め完全に硬化せしめられていない場合よりも、半硬化状態の第2絶縁層に対するリードフレームの押圧力を増加させることができ、それにより、リードフレームの下面と第1絶縁層の上面との間の第2絶縁層の厚さを薄くすることができ、その結果、リードフレームから第1絶縁層への熱伝導性を向上させることができる。
請求項8に記載の半導体装置の製造装置では、半硬化状態の第2絶縁層に対してリードフレームを押圧するためのバネ加圧式の押圧部材が複数設けられ、複数の押圧部材がリードフレーム上にほぼ均等に配列されている。そのため、請求項8に記載の半導体装置の製造装置によれば、半硬化状態の第2絶縁層に対してリードフレームを均一に押圧することができる。
請求項9に記載の半導体装置では、リードフレームのうち、押圧部材によって押圧される部分の厚さが、押圧部材によって押圧されない部分の厚さよりも厚くされている。
そのため、請求項9に記載の半導体装置によれば、押圧部材によってリードフレームが第2絶縁層に対して押圧される時にリードフレームが変形してしまうおそれを低減することができる。その結果、請求項9に記載の半導体装置によれば、リードフレームのうち、押圧部材によって押圧される部分の厚さが、押圧部材によって押圧されない部分の厚さと等しくされている場合よりも、リードフレームを第2絶縁層に対して均一に押圧することができる。
以下、本発明の半導体装置の製造方法により製造される半導体装置の第1の実施形態について説明する。図1は第1の実施形態の半導体装置の一部を構成するヒートシンク1と、その上面に形成された第1絶縁層2と、その上面に形成された第2絶縁層3とを示した図である。詳細には、図1(A)はヒートシンク1、第1絶縁層2および第2絶縁層3の平面図、図1(B)はヒートシンク1、第1絶縁層2および第2絶縁層3の正面図、図1(C)はヒートシンク1、第1絶縁層2および第2絶縁層3の右側面図、図1(D)はヒートシンク1、第1絶縁層2および第2絶縁層3の拡大図である。
第1の実施形態の半導体装置では、図1に示すように、例えば熱硬化性樹脂および放熱性フィラーを含有する第1絶縁層2が、ヒートシンク1上に配置されている。更に、例えば熱硬化性樹脂を含有する第2絶縁層3が、第1絶縁層2上に配置されている。
詳細には、第1の実施形態の半導体装置の製造時には、まず最初に、放熱性フィラーを含有する熱硬化性樹脂がヒートシンク1の上面に塗布される。次いで、熱硬化性樹脂が熱処理され、それにより、硬化状態の第1絶縁層2がヒートシンク1の上面に形成される。次いで、熱硬化性樹脂が第1絶縁層2上に塗布される。次いで、第1絶縁層2上に塗布された熱硬化性樹脂が、第1絶縁層2よりも硬度が低い半硬化状態になる程度に熱処理され、それにより、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される。詳細には、第1の実施形態の半導体装置では、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で、第1絶縁層2が完全に硬化せしめられる。
第1の実施形態の半導体装置では、第2絶縁層3に放熱性フィラーが含有せしめられていないが、第2の実施形態の半導体装置では、代わりに、第2絶縁層3に放熱性フィラーを含有させることも可能である。
図2は第2絶縁層3上に配置されるリードフレーム4を示した図である。詳細には、図2(A)はリードフレーム4の平面図、図2(B)は図2(A)のA−A線に沿った断面図、図2(C)は図2(A)のB−B線に沿った断面図である。
第1の実施形態の半導体装置では、図2に示すように、リードフレーム4が厚肉部4aと薄肉部4bとによって構成されている。詳細には、例えばプレス加工により、薄肉部4bの板厚が厚肉部4aの板厚よりも薄くされる。リードフレーム4の厚肉部4aには、半導体素子を搭載したり、ボンディングワイヤを接続したりするための搭載部4a1,4a2,4a3,4a4,4a5が設けられている。リードフレーム4の薄肉部4bには、第1の実施形態の半導体装置の端子を構成する端子部4b1,4b2,4b3,4b4,4b5と、例えば成形用金型に対してリードフレーム4を位置決めするための位置決め部4b6,4b7とが設けられている。端子部4b1,4b2,4b3,4b4,4b5のそれぞれには、穴4b1a,4b2a,4b3a,4b4a,4b5aが形成され、位置決め部4b6,4b7のそれぞれには、穴4b6a,4b7aが形成されている。
図3はリードフレーム4が第2絶縁層3上に配置された状態を示した図である。詳細には、図3(A)はヒートシンク1と第1絶縁層2と第2絶縁層3とリードフレーム4との組立体の平面図、図3(B)は図3(A)のC−C線に沿った断面図、図3(C)は図3(A)のD−D線に沿った断面図である。
第1の実施形態の半導体装置では、図3に示すように、リードフレーム4が第2絶縁層3上に配置されている。詳細には、第1の実施形態の半導体装置では、リードフレーム4が第2絶縁層3上に配置される時に、リードフレーム4が第2絶縁層3に対して図3(C)の下向きに押圧されると共に、第2絶縁層3が加熱されて熱硬化せしめられる。
更に詳細には、第1の実施形態の半導体装置では、図3に示すように、第2絶縁層3の上面の一部と、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面とが接触せしめられ、第2絶縁層3の上面には、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面と接触しない部分3aが残されている。
図4は第2絶縁層3とリードフレーム4との関係を示した拡大図である。詳細には、図4(A)は第2絶縁層3とリードフレーム4の搭載部4a1との関係を示した拡大図、図4(B)は第2絶縁層3とリードフレーム4の搭載部4a2との関係を示した拡大図、図4(C)は第2絶縁層3とリードフレーム4の搭載部4a3との関係を示した拡大図、図4(D)は第2絶縁層3とリードフレーム4の搭載部4a4との関係を示した拡大図、図4(E)は第2絶縁層3とリードフレーム4の搭載部4a5との関係を示した拡大図である。
第1の実施形態の半導体装置では、上述したように、リードフレーム4が第2絶縁層3上に配置される時に、リードフレーム4が第2絶縁層3に対して図3(C)の下向きに押圧されると共に、第2絶縁層3が加熱されて熱硬化せしめられる。詳細には、第1の実施形態の半導体装置では、図4(A)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a1の下側部分が埋没し、リードフレーム4の搭載部4a1の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a1の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT31’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a1が図4(A)の下向きに押圧される。
更に、第1の実施形態の半導体装置では、図4(A)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a1の下側部分が埋没し、リードフレーム4の搭載部4a1の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT31が、リードフレーム4と接触しない部分3aの厚さT0よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a1が図4(A)の下向きに押圧される。
また、第1の実施形態の半導体装置では、上述したように、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で第1絶縁層2が完全に硬化せしめられている。そのため、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a1が図4(A)の下向きに押圧されても、第1絶縁層2の厚さT21が減少しない。つまり、第1の実施形態の半導体装置では、図4(A)に示すように、リードフレーム4の搭載部4a1の直下に位置する第1絶縁層2の厚さT21が、リードフレーム4と接触しない部分3aの直下に位置する第1絶縁層2の厚さT20と等しくなる。
同様に、第1の実施形態の半導体装置では、図4(B)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a2の下側部分が埋没し、リードフレーム4の搭載部4a2の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a2の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT32’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a2が図4(B)の下向きに押圧される。
更に、第1の実施形態の半導体装置では、図4(B)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a2の下側部分が埋没し、リードフレーム4の搭載部4a2の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT32が、リードフレーム4と接触しない部分3aの厚さT0よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a2が図4(B)の下向きに押圧される。
また、第1の実施形態の半導体装置では、上述したように、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で第1絶縁層2が完全に硬化せしめられている。そのため、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a2が図4(B)の下向きに押圧されても、第1絶縁層2の厚さT22が減少しない。つまり、第1の実施形態の半導体装置では、図4(B)に示すように、リードフレーム4の搭載部4a2の直下に位置する第1絶縁層2の厚さT22が、リードフレーム4と接触しない部分3aの直下に位置する第1絶縁層2の厚さT20と等しくなる。
更に、第1の実施形態の半導体装置では、図4(C)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a3の下側部分が埋没し、リードフレーム4の搭載部4a3の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a3の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT33’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a3が図4(C)の下向きに押圧される。
更に、第1の実施形態の半導体装置では、図4(C)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a3の下側部分が埋没し、リードフレーム4の搭載部4a3の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT33が、リードフレーム4と接触しない部分3aの厚さT0よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a3が図4(C)の下向きに押圧される。
また、第1の実施形態の半導体装置では、上述したように、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で第1絶縁層2が完全に硬化せしめられている。そのため、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a3が図4(C)の下向きに押圧されても、第1絶縁層2の厚さT23が減少しない。つまり、第1の実施形態の半導体装置では、図4(C)に示すように、リードフレーム4の搭載部4a3の直下に位置する第1絶縁層2の厚さT23が、リードフレーム4と接触しない部分3aの直下に位置する第1絶縁層2の厚さT20と等しくなる。
更に、第1の実施形態の半導体装置では、図4(D)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a4の下側部分が埋没し、リードフレーム4の搭載部4a4の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a4の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT34’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a4が図4(D)の下向きに押圧される。
更に、第1の実施形態の半導体装置では、図4(D)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a4の下側部分が埋没し、リードフレーム4の搭載部4a4の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT34が、リードフレーム4と接触しない部分3aの厚さT0よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a4が図4(D)の下向きに押圧される。
また、第1の実施形態の半導体装置では、上述したように、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で第1絶縁層2が完全に硬化せしめられている。そのため、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a4が図4(D)の下向きに押圧されても、第1絶縁層2の厚さT24が減少しない。つまり、第1の実施形態の半導体装置では、図4(D)に示すように、リードフレーム4の搭載部4a4の直下に位置する第1絶縁層2の厚さT24が、リードフレーム4と接触しない部分3aの直下に位置する第1絶縁層2の厚さT20と等しくなる。
更に、第1の実施形態の半導体装置では、図4(E)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a5の下側部分が埋没し、リードフレーム4の搭載部4a5の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a5の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT35’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a5が図4(E)の下向きに押圧される。
更に、第1の実施形態の半導体装置では、図4(E)に示すように、リードフレーム4が第2絶縁層3上に配置される時に、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a5の下側部分が埋没し、リードフレーム4の搭載部4a5の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT35が、リードフレーム4と接触しない部分3aの厚さT0よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a5が図4(E)の下向きに押圧される。
また、第1の実施形態の半導体装置では、上述したように、半硬化状態の第2絶縁層3が第1絶縁層2上に形成される工程の前の段階で第1絶縁層2が完全に硬化せしめられている。そのため、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a5が図4(E)の下向きに押圧されても、第1絶縁層2の厚さT25が減少しない。つまり、第1の実施形態の半導体装置では、図4(E)に示すように、リードフレーム4の搭載部4a5の直下に位置する第1絶縁層2の厚さT25が、リードフレーム4と接触しない部分3aの直下に位置する第1絶縁層2の厚さT20と等しくなる。
図5および図6は第1の実施形態の半導体装置のリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して押圧するための冶具10等を示した図である。詳細には、図5は冶具10等を部分的に透視して見た平面図、図6(A)は図5のE−E線に沿った断面図、図6(B)は図5のF−F線に沿った断面図である。図6(C)は第3の実施形態の半導体装置のリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して押圧するための押圧部材100aを示した図である。
第1の実施形態の半導体装置を製造するための冶具10では、図5および図6に示すように、リードフレーム4の搭載部4a1を第2絶縁層3に対して押圧するためにコイルバネ10bによって付勢された押圧部材10a1,10a1’,10a1”が設けられている。また、リードフレーム4の搭載部4a2を第2絶縁層3に対して押圧するためにコイルバネ10bによって付勢された押圧部材10a2が設けられている。更に、リードフレーム4の搭載部4a3を第2絶縁層3に対して押圧するためにコイルバネ10bによって付勢された押圧部材10a3が設けられている。また、リードフレーム4の搭載部4a4を第2絶縁層3に対して押圧するためにコイルバネ10bによって付勢された押圧部材10a4が設けられている。更に、リードフレーム4の搭載部4a5を第2絶縁層3に対して押圧するためにコイルバネ10bによって付勢された押圧部材10a5,10a5’が設けられている。
詳細には、第1の実施形態の半導体装置を製造するための冶具10では、図5および図6に示すように、搭載部4a1が、3個の押圧部材10a1,10a1’,10a1”によって第2絶縁層3に対して押圧される。更に、搭載部4a1の面積の3分の1程度の面積を有する搭載部4a2,4a3,4a4が、それぞれ1個の押圧部材10a2,10a3,10a4によって第2絶縁層3に対して押圧される。また、搭載部4a1の面積の3分の2程度の面積を有する搭載部4a5が、2個の押圧部材10a5,10a5’によって第2絶縁層3に対して押圧される。
換言すれば、第1の実施形態の半導体装置を製造するための冶具10では、図5および図6に示すように、半硬化状態の第2絶縁層3に対してリードフレーム4を押圧するために、8個のバネ加圧式の押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’が設けられ、それらがリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5上にほぼ均等に配列されている。そのため、第1の実施形態の半導体装置を製造するための冶具10によれば、半硬化状態の第2絶縁層3に対してリードフレーム4を均一に押圧することができる。
その結果、第1の実施形態の半導体装置によれば、図4に示すように、リードフレーム4の搭載部4a1の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT31と、リードフレーム4の搭載部4a2の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT32と、リードフレーム4の搭載部4a3の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT33と、リードフレーム4の搭載部4a4の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT34と、リードフレーム4の搭載部4a5の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT35とをほぼ等しくすることができる。
つまり、第1の実施形態の半導体装置では、図5および図6に示すように、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5が冶具10によって第2絶縁層3に対して押圧されると共に、第2絶縁層3が加熱されて熱硬化せしめられる。それにより、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5と第2絶縁層3との接合強度が増加せしめられる。
更に、第1の実施形態の半導体装置では、図2および図5に示すように、リードフレーム4のうち、押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’によって押圧される搭載部4a1,4a2,4a3,4a4,4a5の厚さが、押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’によって押圧されない薄肉部4bの厚さよりも厚くされている。
そのため、第1の実施形態の半導体装置によれば、押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’によってリードフレーム4が第2絶縁層3に対して押圧される時にリードフレーム4が変形してしまうおそれを低減することができ、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して均一に押圧することができる。
第1の実施形態の半導体装置を製造するための冶具10では、図6(A)および図6(B)に示すように、押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’の下面が半球面によって構成されているが、第3の実施形態の半導体装置を製造するための冶具では、代わりに、図6(C)に示すように、下面が平面によって構成されている押圧部材100aにより、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して押圧することも可能である。詳細には、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の厚さが比較的薄い第3の実施形態の半導体装置を製造するための冶具では、押圧部材10a1,10a1’,10a1”,10a2,10a3,10a4,10a5,10a5’の代わりに押圧部材100aが用いられる。
図7は半導体素子5a,5b,5c,5d,5e,5fがリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5上に実装され、ワイヤボンディングされた状態を示した図である。詳細には、図7(A)はヒートシンク1と第1絶縁層2と第2絶縁層3とリードフレーム4と半導体素子5a,5b,5c,5d,5e,5fとボンディングワイヤ6との組立体の平面図、図7(B)は図7(A)のG−G線に沿った断面図、図7(C)は図7(A)のH−H線に沿った断面図である。
第1の実施形態の半導体装置の製造時には、図7に示すように、半導体素子5a,5b,5cがリードフレーム4の搭載部4a1上に実装され、半導体素子5dがリードフレーム4の搭載部4a2上に実装され、半導体素子5eがリードフレーム4の搭載部4a3上に実装され、半導体素子5fがリードフレーム4の搭載部4a4上に実装される。次いで、半導体素子5aの上面とリードフレーム4の搭載部4a2の上面とがボンディングワイヤ6によって接続され、半導体素子5bの上面とリードフレーム4の搭載部4a3の上面とがボンディングワイヤ6によって接続され、半導体素子5cの上面とリードフレーム4の搭載部4a4の上面とがボンディングワイヤ6によって接続され、半導体素子5dの上面と半導体素子5eの上面と半導体素子5fの上面とリードフレーム4の搭載部4a5の上面とがボンディングワイヤ6によって接続される。
第1の実施形態の半導体装置では、図7に示すように、6個の半導体素子5a,5b,5c,5d,5e,5fがリードフレーム4上に実装されているが、第4の実施形態の半導体装置では、代わりに、6個以外の任意の数の半導体素子をリードフレーム上に実装することも可能である。
図8はヒートシンク1の下面およびリードフレーム4の一部が露出するように封止用樹脂7によってヒートシンク1、リードフレーム4および半導体素子5a,5b,5c,5d,5e,5fがインサート成形された状態を示した図である。詳細には、図8(A)は封止用樹脂7によってヒートシンク1、リードフレーム4および半導体素子5a,5b,5c,5d,5e,5fがインサート成形された成形体の平面図、図8(B)は図8(A)のI−I線に沿った断面図、図8(C)は図8(A)のJ−J線に沿った断面図である。
第1の実施形態の半導体装置の成形時には、図8に示すように、例えばリードフレーム4の位置決め部4b6の穴4b6aおよび位置決め部4b7の穴4b7aを用いることにより、ヒートシンク1と第1絶縁層2と第2絶縁層3とリードフレーム4と半導体素子5a,5b,5c,5d,5e,5fとボンディングワイヤ6との組立体が、成形用金型に対して位置決めされる。
更に、第1の実施形態の半導体装置の成形時には、図8に示すように、沿面距離を増加させるための溝7aが封止用樹脂7の表面に形成される。また、例えば放熱用フィンを取り付けるための貫通穴7bが封止用樹脂7に形成される。
第1の実施形態の半導体装置では、封止用樹脂7として熱可塑性樹脂が用いられるが、第5の実施形態の半導体装置では、代わりに、封止用樹脂7として熱硬化性樹脂を用いることも可能である。封止用樹脂7として熱可塑性樹脂が用いられる第1の実施形態の半導体装置によれば、封止用樹脂7として熱硬化性樹脂が用いられる場合よりも、封止用樹脂7の成形に要する時間を短縮することができる。
図9はリードフレーム4の位置決め部4b6,4b7が切断された第1の実施形態の半導体装置の完成品を示した図である。詳細には、図9(A)は第1の実施形態の半導体装置の完成品の平面図、図9(B)は図9(A)のK−K線に沿った断面図、図9(C)は図9(A)のL−L線に沿った断面図である。
第1の実施形態の半導体装置では、図3〜図6に示すように、リードフレーム4が第2絶縁層3に対して押圧される時に、半導体素子5a,5b,5c,5d,5e,5fがリードフレーム4上にまだ実装されていない。つまり、第1の実施形態の半導体装置では、半導体素子5a,5b,5c,5d,5e,5fがリードフレーム4上にまだ実装されていない状態で、リードフレーム4が第2絶縁層3に対して押圧される。そのため、半導体素子5a,5b,5c,5d,5e,5fが既に実装されているリードフレーム4が第2絶縁層3に対して押圧される場合よりも、リードフレーム4を第2絶縁層3に対して均一に押圧することができる。
更に、第1の実施形態の半導体装置では、封止用樹脂7によって半導体素子5a,5b,5c,5d,5e,5fが封止される前の工程において、第1絶縁層2が硬化状態にされ、半硬化状態の第2絶縁層3が加熱されて硬化せしめられる。つまり、第1の実施形態の半導体装置では、第1絶縁層2が硬化状態にされ、半硬化状態の第2絶縁層3が加熱されて硬化せしめられた後の工程において、図8に示すように、封止用樹脂7によって半導体素子5a,5b,5c,5d,5e,5fが封止される。
そのため、第1の実施形態の半導体装置によれば、封止工程中の加熱によって半導体素子5a,5b,5c,5d,5e,5fが悪影響を受けてしまうのを回避するために封止工程中の加熱温度を低い値に設定した場合であっても、第1絶縁層2および第2絶縁層3を十分に硬化させることができる。また、第1の実施形態の半導体装置によれば、第1絶縁層2および第2絶縁層3を十分に硬化させるために第1絶縁層2および第2絶縁層3の加熱温度を高い値に設定した場合であっても、第1絶縁層2および第2絶縁層3を硬化させるための加熱によって半導体素子5a,5b,5c,5d,5e,5fが悪影響を受けてしまうおそれがない。
換言すれば、第1の実施形態の半導体装置によれば、リードフレーム4を第2絶縁層3に対して均一に押圧することができ、第1絶縁層2および第2絶縁層3を硬化させるための加熱によって半導体素子5a,5b,5c,5d,5e,5fが悪影響を受けてしまうのを回避しつつ、第1絶縁層2および第2絶縁層3を十分に硬化させることができる。
また、第1の実施形態の半導体装置では、図3に示すように、第2絶縁層3の上面の一部とリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面とが接触せしめられ、第2絶縁層3の上面には、リードフレーム4の下面と接触しない部分3aが残される。詳細には、図4に示すように、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下側部分が埋没し、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の周りの半硬化状態の第2絶縁層3が盛り上がってリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下側部分の側面と接触し、盛り上がった部分の第2絶縁層3の厚さT31’,T32’,T33’,T34’,T35’が、リードフレーム4と接触しない部分3aの厚さT30よりも厚くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5が押圧される。
そのため、第1の実施形態の半導体装置によれば、第2絶縁層3とリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下側部分の側面とが接触しない場合よりも、第2絶縁層3とリードフレーム4との接合強度を増加させることができる。詳細には、第1の実施形態の半導体装置によれば、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の周りの半硬化状態の第2絶縁層3が盛り上がっていない場合よりも、第2絶縁層3とリードフレーム4との接合強度を増加させることができる。
更に、第1の実施形態の半導体装置では、図4に示すように、半硬化状態の第2絶縁層3内にリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下側部分が埋没し、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT31,T32,T33,T34,T35が、リードフレーム4と接触しない部分3aの厚さT30よりも薄くなるように、半硬化状態の第2絶縁層3に対してリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5が押圧される。そのため、第1の実施形態の半導体装置によれば、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT31,T32,T33,T34,T35がリードフレーム4と接触しない部分3aの厚さT30と等しい場合よりも、リードフレーム4から第1絶縁層2への熱伝導性を向上させることができる。
第2絶縁層3に放熱性フィラーが含有せしめられている第2の実施形態の半導体装置では、リードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5の下面と第1絶縁層2の上面との間の第2絶縁層3の厚さT31,T32,T33,T34,T35を第1の実施形態の半導体装置よりも大きくすることが可能である。
第6の実施形態では、上述した第1から第5の実施形態を適宜組み合わせることも可能である。
第1の実施形態の半導体装置の一部を構成するヒートシンク1と、その上面に形成された第1絶縁層2と、その上面に形成された第2絶縁層3とを示した図である。 第2絶縁層3上に配置されるリードフレーム4を示した図である。 リードフレーム4が第2絶縁層3上に配置された状態を示した図である。 第2絶縁層3とリードフレーム4との関係を示した拡大図である。 第1の実施形態の半導体装置のリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して押圧するための冶具10等を示した図である。 第1の実施形態の半導体装置のリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5を第2絶縁層3に対して押圧するための冶具10等を示した図である。 半導体素子5a,5b,5c,5d,5e,5fがリードフレーム4の搭載部4a1,4a2,4a3,4a4,4a5上に実装され、ワイヤボンディングされた状態を示した図である。 ヒートシンク1の下面およびリードフレーム4の一部が露出するように封止用樹脂7によってヒートシンク1、リードフレーム4および半導体素子5a,5b,5c,5d,5e,5fがインサート成形された状態を示した図である。 リードフレーム4の位置決め部4b6,4b7が切断された第1の実施形態の半導体装置の完成品を示した図である。
符号の説明
1 ヒートシンク
2 第1絶縁層
3 第2絶縁層
4 リードフレーム
4a 厚肉部
4a1,4a2,4a3,4a4,4a5 搭載部
4b 薄肉部
4b1,4b2,4b3,4b4,4b5 端子部
4b6,4b7 位置決め部
5a,5b,5c,5d,5e,5f 半導体素子
6 ボンディングワイヤ
7 封止用樹脂
7a 溝
7b 穴
10 冶具
10a1,10a1’,10a1” 押圧部材
10a2,10a3,10a4 押圧部材
10a5,10a5’ 押圧部材
10b コイルバネ

Claims (9)

  1. ヒートシンクと、ヒートシンク上に配置された第1絶縁層と、第1絶縁層上に配置された第2絶縁層と、第2絶縁層上に配置されたリードフレームと、リードフレーム上に配置された半導体素子と、ヒートシンクの下面およびリードフレームの一部が露出するように半導体素子を封止する封止用樹脂とを具備する半導体装置の製造方法において、
    ヒートシンク上に硬化状態の第1絶縁層を形成し、次いで、
    第1絶縁層よりも硬度が低い半硬化状態の第2絶縁層を第1絶縁層上に形成し、次いで、
    リードフレームを第2絶縁層に対して押圧すると共に第2絶縁層を加熱して第2絶縁層を熱硬化させることにより、第2絶縁層とリードフレームとの接合強度を増加させ、次いで、
    リードフレーム上に半導体素子を実装し、次いで、
    ヒートシンクの下面およびリードフレームの一部が露出するように封止用樹脂によって半導体素子を封止することを特徴とする半導体装置の製造方法。
  2. 第1絶縁層に放熱性フィラーを含有させることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 第2絶縁層に放熱性フィラーを含有させることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 第2絶縁層の上面の一部とリードフレームの下面とを接触させ、第2絶縁層の上面にリードフレームと接触しない部分を残すことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの周りの半硬化状態の第2絶縁層が盛り上がってリードフレームの下側部分の側面と接触し、盛り上がった部分の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも厚くなるように、半硬化状態の第2絶縁層に対してリードフレームを押圧することを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 半硬化状態の第2絶縁層内にリードフレームの下側部分が埋没し、リードフレームの下面と第1絶縁層の上面との間の第2絶縁層の厚さが、リードフレームと接触しない部分の厚さよりも薄くなるように、半硬化状態の第2絶縁層に対してリードフレームを押圧することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 半硬化状態の第2絶縁層に対してリードフレームを押圧する工程中に第1絶縁層の厚さが減少しないように、第1絶縁層を予め完全に硬化させておくことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 半硬化状態の第2絶縁層に対してリードフレームを押圧するためのバネ加圧式の押圧部材を複数設け、複数の押圧部材をリードフレーム上にほぼ均等に配列したことを特徴とする請求項1〜7のいずれか一項に記載の半導体装置の製造装置。
  9. リードフレームのうち、押圧部材によって押圧される部分の厚さを、押圧部材によって押圧されない部分の厚さよりも厚くしたことを特徴とする請求項8に記載の半導体装置の製造装置によって製造される半導体装置。
JP2007106621A 2007-04-15 2007-04-15 半導体装置およびその製造方法ならびに製造装置 Expired - Fee Related JP5091532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007106621A JP5091532B2 (ja) 2007-04-15 2007-04-15 半導体装置およびその製造方法ならびに製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007106621A JP5091532B2 (ja) 2007-04-15 2007-04-15 半導体装置およびその製造方法ならびに製造装置

Publications (2)

Publication Number Publication Date
JP2008263149A true JP2008263149A (ja) 2008-10-30
JP5091532B2 JP5091532B2 (ja) 2012-12-05

Family

ID=39985384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106621A Expired - Fee Related JP5091532B2 (ja) 2007-04-15 2007-04-15 半導体装置およびその製造方法ならびに製造装置

Country Status (1)

Country Link
JP (1) JP5091532B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023212A (ja) * 2013-07-22 2015-02-02 ローム株式会社 パワーモジュールおよびその製造方法
WO2015068565A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2000058575A (ja) * 1998-08-17 2000-02-25 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体及びその製造方法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2000058575A (ja) * 1998-08-17 2000-02-25 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体及びその製造方法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023212A (ja) * 2013-07-22 2015-02-02 ローム株式会社 パワーモジュールおよびその製造方法
US9673128B2 (en) 2013-07-22 2017-06-06 Rohm Co., Ltd Power module and fabrication method for the same
WO2015068565A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5091532B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2001057406A (ja) 放熱基板及びその製造方法
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
JP4001112B2 (ja) 熱伝導性基板の製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
JPWO2020129195A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2020047763A (ja) 半導体装置及び半導体装置の製造方法
WO2011077781A1 (ja) 半導体装置及びその製造方法
JP5091532B2 (ja) 半導体装置およびその製造方法ならびに製造装置
JP2002252318A (ja) チップ型半導体装置
JP5895549B2 (ja) 半導体装置及びその製造方法
JP2005191146A (ja) 混成集積回路装置の製造方法
JP7374613B2 (ja) 樹脂モールド回路体、金型、製造方法、及び回路基板
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP4842177B2 (ja) 回路基板及びパワーモジュール
JP2013258354A (ja) モールドパッケージおよびその製造方法
TWM577178U (zh) 絕緣金屬基板
JP2017034161A (ja) 電子装置の製造方法
JP2001358263A (ja) 半導体装置およびその回路形成方法
JP2017028131A (ja) パッケージ実装体
JP2006191143A (ja) 半導体装置
JP5233973B2 (ja) モールドパッケージの製造方法
JP2007027305A (ja) 半導体装置、およびその製造方法
JP2007015325A (ja) 熱伝導性基板の成型方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5091532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees