JP5091532B2 - 半導体装置およびその製造方法ならびに製造装置 - Google Patents
半導体装置およびその製造方法ならびに製造装置 Download PDFInfo
- Publication number
- JP5091532B2 JP5091532B2 JP2007106621A JP2007106621A JP5091532B2 JP 5091532 B2 JP5091532 B2 JP 5091532B2 JP 2007106621 A JP2007106621 A JP 2007106621A JP 2007106621 A JP2007106621 A JP 2007106621A JP 5091532 B2 JP5091532 B2 JP 5091532B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- lead frame
- semiconductor device
- cured
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
前記ヒートシンク上に、放熱性フィラーが含有せしめられた硬化状態の前記第1絶縁層を形成し、次いで、
前記第1絶縁層よりも硬度が低い半硬化状態の前記第2絶縁層であって、放熱性フィラーが含有せしめられた前記第2絶縁層を前記第1絶縁層上に形成し、次いで、
前記第2絶縁層の上面の一部と前記リードフレームの下面とが接触しかつ前記第2絶縁層の上面に前記リードフレームと接触しない部分が残るように、かつ、半硬化状態の前記第2絶縁層内に前記リードフレームの下側部分が埋没し、前記リードフレームの周りの半硬化状態の前記第2絶縁層が盛り上がって前記リードフレームの下側部分の側面と接触し、盛り上がった部分の前記第2絶縁層の厚さが、前記リードフレームと接触しない部分の厚さよりも厚くなるように、半硬化状態の前記第2絶縁層に対して前記リードフレームを押圧すると共に、前記第2絶縁層を加熱して前記第2絶縁層を熱硬化させることにより、前記第2絶縁層と前記リードフレームとの接合強度を増加させ、次いで、
前記リードフレーム上に前記半導体素子を実装し、次いで、
前記ヒートシンクの下面および前記リードフレームの一部が露出するように前記封止用樹脂によって前記半導体素子を封止することを特徴とする半導体装置の製造方法が提供される。
2 第1絶縁層
3 第2絶縁層
4 リードフレーム
4a 厚肉部
4a1,4a2,4a3,4a4,4a5 搭載部
4b 薄肉部
4b1,4b2,4b3,4b4,4b5 端子部
4b6,4b7 位置決め部
5a,5b,5c,5d,5e,5f 半導体素子
6 ボンディングワイヤ
7 封止用樹脂
7a 溝
7b 穴
10 冶具
10a1,10a1’,10a1” 押圧部材
10a2,10a3,10a4 押圧部材
10a5,10a5’ 押圧部材
10b コイルバネ
Claims (5)
- ヒートシンクと、前記ヒートシンク上に配置された第1絶縁層と、前記第1絶縁層上に配置された第2絶縁層と、前記第2絶縁層上に配置されたリードフレームと、前記リードフレーム上に配置された半導体素子と、前記ヒートシンクの下面および前記リードフレームの一部が露出するように前記半導体素子を封止する封止用樹脂とを具備する半導体装置の製造方法において、
前記ヒートシンク上に、放熱性フィラーが含有せしめられた硬化状態の前記第1絶縁層を形成し、次いで、
前記第1絶縁層よりも硬度が低い半硬化状態の前記第2絶縁層であって、放熱性フィラーが含有せしめられた前記第2絶縁層を前記第1絶縁層上に形成し、次いで、
前記第2絶縁層の上面の一部と前記リードフレームの下面とが接触しかつ前記第2絶縁層の上面に前記リードフレームと接触しない部分が残るように、かつ、半硬化状態の前記第2絶縁層内に前記リードフレームの下側部分が埋没し、前記リードフレームの周りの半硬化状態の前記第2絶縁層が盛り上がって前記リードフレームの下側部分の側面と接触し、盛り上がった部分の前記第2絶縁層の厚さが、前記リードフレームと接触しない部分の厚さよりも厚くなるように、半硬化状態の前記第2絶縁層に対して前記リードフレームを押圧すると共に、前記第2絶縁層を加熱して前記第2絶縁層を熱硬化させることにより、前記第2絶縁層と前記リードフレームとの接合強度を増加させ、次いで、
前記リードフレーム上に前記半導体素子を実装し、次いで、
前記ヒートシンクの下面および前記リードフレームの一部が露出するように前記封止用樹脂によって前記半導体素子を封止することを特徴とする半導体装置の製造方法。 - 半硬化状態の前記第2絶縁層内に前記リードフレームの下側部分が埋没し、前記リードフレームの下面と前記第1絶縁層の上面との間の前記第2絶縁層の厚さが、前記リードフレームと接触しない部分の厚さよりも薄くなるように、半硬化状態の前記第2絶縁層に対して前記リードフレームを押圧することを特徴とする請求項1に記載の半導体装置の製造方法。
- 半硬化状態の前記第2絶縁層に対して前記リードフレームを押圧する工程中に前記第1絶縁層の厚さが減少しないように、前記第1絶縁層を予め完全に硬化させておくことを特徴とする請求項2に記載の半導体装置の製造方法。
- 半硬化状態の前記第2絶縁層に対して前記リードフレームを押圧するためのバネ加圧式の押圧部材を複数設け、複数の前記押圧部材を前記リードフレーム上にほぼ均等に配列したことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造装置。
- 前記リードフレームのうち、前記押圧部材によって押圧される部分の厚さを、前記押圧部材によって押圧されない部分の厚さよりも厚くしたことを特徴とする請求項4に記載の半導体装置の製造装置によって製造される半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007106621A JP5091532B2 (ja) | 2007-04-15 | 2007-04-15 | 半導体装置およびその製造方法ならびに製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007106621A JP5091532B2 (ja) | 2007-04-15 | 2007-04-15 | 半導体装置およびその製造方法ならびに製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263149A JP2008263149A (ja) | 2008-10-30 |
JP5091532B2 true JP5091532B2 (ja) | 2012-12-05 |
Family
ID=39985384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007106621A Expired - Fee Related JP5091532B2 (ja) | 2007-04-15 | 2007-04-15 | 半導体装置およびその製造方法ならびに製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5091532B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6301602B2 (ja) | 2013-07-22 | 2018-03-28 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP2015095486A (ja) * | 2013-11-08 | 2015-05-18 | アイシン精機株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031338A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
JP2000058575A (ja) * | 1998-08-17 | 2000-02-25 | Sanken Electric Co Ltd | 樹脂封止形リードフレーム組立体及びその製造方法 |
JP2002076204A (ja) * | 2000-09-04 | 2002-03-15 | Nitto Shinko Kk | 樹脂付金属板状体 |
-
2007
- 2007-04-15 JP JP2007106621A patent/JP5091532B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008263149A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9640453B2 (en) | Power semiconductor device | |
JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
EP2725610B1 (en) | Semiconductor device and method for producing semiconductor device | |
JP6619356B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP5649142B2 (ja) | 封止型半導体装置及びその製造方法 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2020047763A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2011077781A1 (ja) | 半導体装置及びその製造方法 | |
JP5091532B2 (ja) | 半導体装置およびその製造方法ならびに製造装置 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP5895549B2 (ja) | 半導体装置及びその製造方法 | |
JP6488938B2 (ja) | 電子装置の製造方法 | |
JP2011187819A (ja) | 樹脂封止型パワーモジュールおよびその製造方法 | |
JP4842177B2 (ja) | 回路基板及びパワーモジュール | |
JP2001358263A (ja) | 半導体装置およびその回路形成方法 | |
JP2010140930A (ja) | モールドパッケージの製造方法 | |
JP2017028131A (ja) | パッケージ実装体 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
JP2001144141A (ja) | 半導体チップの実装方法 | |
US20230045523A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6230522B2 (ja) | パワー半導体装置およびその製造方法ならびに絶縁基板部 | |
JP5987665B2 (ja) | 半導体装置 | |
JP4293232B2 (ja) | 半導体装置の製造方法 | |
JP5013523B2 (ja) | 半導体装置の製造方法 | |
JP2015005588A (ja) | 熱伝導性基板および熱伝導性基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120910 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5091532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |