JP6006966B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6006966B2
JP6006966B2 JP2012093101A JP2012093101A JP6006966B2 JP 6006966 B2 JP6006966 B2 JP 6006966B2 JP 2012093101 A JP2012093101 A JP 2012093101A JP 2012093101 A JP2012093101 A JP 2012093101A JP 6006966 B2 JP6006966 B2 JP 6006966B2
Authority
JP
Japan
Prior art keywords
semiconductor device
phase diffusion
diffusion bonding
pad electrode
solid phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012093101A
Other languages
English (en)
Other versions
JP2013175697A (ja
Inventor
拓一 大塚
拓一 大塚
ウェスターン ブライオン
ウェスターン ブライオン
パスモア ブランドン
パスモア ブランドン
コール ザック
コール ザック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2013175697A publication Critical patent/JP2013175697A/ja
Application granted granted Critical
Publication of JP6006966B2 publication Critical patent/JP6006966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に固相拡散接合による両面冷却構造の半導体装置およびその製造方法に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
従来、半導体パワーモジュールの分野で使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などのＳｉデバイスでは、動作可能な温度範囲が１５０℃程度までであるため、従来のＳｎ−Ａｇ系などの低融点半田を使用しても駆動することが可能であった。
しかしながら、ＳｉＣデバイスでは、理論的に、約４００℃まで動作可能であり、従来の低融点半田を使用する場合、ＳｉＣデバイスを高温で駆動すると、低融点半田による結合部が溶融し、電極間のショート、ＳｉＣデバイスとベースプレート間の剥離などを生じ、ＳｉＣデバイスの信頼性を損なうものとなっていた。
このため、ＳｉＣデバイスを高温で駆動することができず、ＳｉＣデバイスの特徴を最大限に生かすことができなかった。
また、現在はこの高融点の接合などが盛んに開発されているが、量産を考慮した場合、プロセス時間が長く量産性に向いておらず、さらにプロセス温度も高いため、モジュールを作製する際に使用される個々の材料の熱膨張係数の違いにより、材料に余分なストレスがかかり、信頼性の確保ができない。
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、液相拡散（ＴＬＰ：Transient Liquid Phase）接合技術を用いて結合されている。
一方、Ｓｎおよび／又はＰｂを含んでなり、融点が比較的低い、例えば、４３０℃以下の複合はんだ物品については、既に開示されている（例えば、特許文献３参照。）。特許文献３においては、半田合金が基本半田より小さい液相と固相の温度差を有することを特徴とする。
さらに、ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージについても、既に開示されている（例えば、非特許文献１参照。）。非特許文献１においては、相対的に薄いＮｉ−Ｓｎ層を用いて、デバイスウェハとパッケージキャップとをＴＬＰ技術により、結合している。
また、半導体素子を裏面から冷却器を介して液体冷却する機器についても開示されている（例えば、特許文献４参照。）。
国際公開第ＷＯ２００６／０７４１６５号 米国特許出願公開第ＵＳ２００６／０１５１８７１号明細書 特表平０４−５０３４８０号 特開２０１０−２４５３２９号公報
ワレン シー・ウエルシュ３世、ジュンセオク チャエ、カーリル ナジャフィ著「ウエハレベルのソルダ・トランスファ技術を用いた金属トランスファＭＥＭＳパッケージ」、米国電気電子協会 トランザクション オン アドバンスド パッケージング，２８巻、ナンバー４、２００５年１１月、６４３−６４９ページ（Warren C. Welch, III, Junseok Chae, and Khalil Najafi, "Transfer of Metal MEMS Packages Using a Wafer-Level Solder Transfer Technique", IEEE TRANSACTION ON ADVANCED PACKAGING, VOL, 28, NO.4, NOVEMBER 2005, pp. 643-649）
現在Ｐｂフリーの要求を満たすために、一般的には、低融点半田であるＳｎ−Ａｇ半田などが使用されている。しかし上記で述べたように、低融点半田では、最大でも２３０℃程度と融解温度が低く、ＳｉＣのような高温駆動が可能なデバイスでは使用することができない。
本発明の目的は、固相拡散接合により、プロセス温度が低温化され、プロセス時間が短縮化され、かつ両面冷却構造の半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、実装基板と、前記実装基板上に配置され、半導体基板と、前記半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の裏面上に前記実装基板に接して配置されたドレインパッド電極とを有する半導体デバイスと、前記ソースパッド電極上に配置されたソースコネクタとを備え、前記実装基板と前記ドレインパッド電極は、固相拡散接合され、前記実装基板は、絶縁基板と、前記絶縁基板の表面上に配置された第１金属層とを備え、前記実装基板と前記ドレインパッド電極との間に、前記第１金属層と前記ドレインパッド電極とのドレイン固相拡散接合層を備える半導体装置が提供される。
本発明の他の態様によれば、実装基板と、半導体基板と、前記半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の裏面上に前記実装基板に接して配置されたドレインパッド電極とを有する半導体デバイスと、前記ソースパッド電極上に配置されたソースコネクタとを備える半導体装置の製造方法において、前記実装基板と前記ドレインパッド電極を固相拡散接合して、ドレイン固相拡散接合層を形成する工程と、前記ソースパッド電極と前記ソースコネクタを固相拡散接合して、ソース固相拡散接合層を形成する工程とを有し、前記ドレイン固相拡散接合層を形成する工程と、前記ソース固相拡散接合層を形成する工程は、同時に実施する半導体装置の製造方法が提供される。
本発明によれば、固相拡散接合により、プロセス温度が低温化され、プロセス時間が短縮化され、かつ両面冷却構造の半導体装置およびその製造方法を提供することができる。
実施の形態に係る半導体装置に搭載する半導体デバイスの模式的平面パターン構成図。 図１のＩ−Ｉ線に沿う模式的断面構造図。 図１に示された半導体デバイスを複数個並列に配置した実施の形態に係る半導体装置の模式的平面パターン構成図。 図３のＩＩ−ＩＩ線に沿う模式的断面構造図。 図３のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 図３のＩＶ−ＩＶ線に沿う模式的断面構造であり、かつヒートスプレッダー上に搭載した半導体装置の模式的断面構造図。 実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 実施の形態に係る半導体装置を適用して構成された３相交流インバータの模式的回路構成図。 実施の形態に係る半導体装置の製造方法に適用する固相拡散接合工程の説明であって、（ａ）２つの金属材料が互いに対向した様子を示す模式的断面構造図、（ｂ）２つの金属材料が互いに対向して接触し、高圧下で、接触界面が変形した様子を示す模式的断面構造図、（ｃ）接触界面が完全に消失し、１つの境界面のみが形成された様子を示す模式的断面構造図、（ｄ）原子拡散によって、境界面が除去されてシームレスな固相拡散接合が形成された様子を示す模式的断面構造図。 実施の形態に係る半導体装置の製造方法に適用するドレイン固相拡散接合工程の説明であって、（ａ）半導体デバイスに圧力を印加するための上部部材の模式的鳥瞰構造図、（ｂ）半導体デバイスおよびインサート金属の模式的鳥瞰構造図、（ｃ）半導体デバイスおよびインサート金属を挿入するための中間部材の模式的鳥瞰構造図、（ｄ）半導体デバイスおよびインサート金属を搭載するための実装基板の模式的鳥瞰構造図、（ｅ）実装基板を挿入し、半導体デバイスに圧力を印加するための下部部材の模式的鳥瞰構造図。 （ａ）図１１（ａ）の上部部材を裏面から見た模式的平面パターン構成図、（ｂ）図１１（ｃ）の中間部材を表面から見た模式的平面パターン構成図。 実施の形態に係る半導体装置の製造方法において、図１１の構成を組み立てて加圧・加熱工程を実施する様子を説明する模式的断面構造図。 実施の形態に係る半導体装置の製造方法において、加圧・加熱工程における温度プロファイル例および圧力プロファイル例。 実施の形態に係る半導体装置の製造方法において、適用される実装基板の模式的断面構造図。 実施の形態に係る半導体装置の製造方法において、適用される半導体基板の模式的断面構造図。 実施の形態に係る半導体装置のオン状態における順方向電流電圧特性例。 実施の形態に係る半導体装置の熱サイクルテストにおける温度プロファイル例。 実施の形態に係る半導体装置の製造方法に適用するソース固相拡散接合工程の説明であって、（ａ）ソースコネクタの模式的鳥瞰構造図、（ｂ）半導体デバイスおよびインサート金属の模式的鳥瞰構造図、（ｃ）半導体デバイスおよびインサート金属を挿入するための中間部材の模式的鳥瞰構造図、（ｄ）半導体デバイスおよびインサート金属を搭載するための半導体基板の模式的鳥瞰構造図、（ｅ）半導体基板を挿入するための下部部材の模式的鳥瞰構造図。 （ａ）図１９の構成を組み立てて加圧・加熱工程により形成された実施の形態に係る半導体装置の表面写真例、（ｂ）図２０（ａ）のＶ−Ｖ線に沿う断面構造写真例。 ソース固相拡散接合およびドレイン固相拡散接合を同時工程で形成した実施の形態に係る半導体装置のオン状態における順方向電流電圧特性例。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[実施の形態]
実施の形態に係る半導体装置１に搭載する半導体デバイス１０の模式的平面パターン構成は、図１に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造は、図２に示すように表される。
実施の形態に係る半導体装置１に搭載する半導体デバイス１０は、図１〜図２に示すように、半導体基板２６と、半導体基板２６の表面に形成された層間絶縁絶縁膜４４上に配置されたソースパッド電極ＳＰおよびゲートパッド電極ＧＰと、半導体基板２６の裏面に形成されたドレイン領域２４上に配置されたドレインパッド電極３６とを備える。半導体デバイス１０の詳細構造は、図７〜図８において詳述する。図２においては、詳細構造は図示を省略している。
図１において、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰの表面上には、銀（Ａｇ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを形成しても良い。すなわち、半導体デバイス１０の表面には、図２に示すように、ソースパッド電極ＳＰ・ゲートパッド電極ＧＰ上に、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層ＳＭ・ＧＭを、めっき技術、スパッタリング技術若しくは真空蒸着技術などを用いて形成しても良い。
図１に示された半導体デバイス１０を複数個並列に配置した実施の形態に係る半導体装置１の模式的平面パターン構成は、図３に示すように表され、図３のＩＩ−ＩＩ線に沿う模式的断面構造は、図４に示すように表され、ＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図５に示すように表される。また、図３のＩＶ−ＩＶ線に沿う模式的断面構造であり、かつヒートスプレッダー１００上に搭載した半導体装置１の模式的断面構造は、図６に示すように表される。尚、ここでは、半導体デバイス１０を複数個並列配置した構成例について開示しているが、半導体デバイス１０は、１個のみ配置されていても良い。
実施の形態に係る半導体装置１は、図１〜図５に示すように、実装基板７０と、実装基板７０上に配置され、半導体基板２６と、半導体基板２６の表面上に配置されたソースパッド電極ＳＰ１・ＳＰ２およびゲートパッド電極ＧＰ１・ＧＰ２と、半導体基板２６の裏面上に実装基板７０に接して配置されたドレインパッド電極３６とを有する半導体デバイス１０1・１０2と、ソースパッド電極ＳＰ１・ＳＰ２上に配置されたソースコネクタＳＣとを備え、実装基板７０とドレインパッド電極３６は、固相拡散接合される。
また、実施の形態に係る半導体装置１は、図６に示すように、実装基板７０を搭載するヒートスプレッダー１００をさらに備えていても良い。ここで、実装基板７０とヒートスプレッダー１００は、固相拡散接合される。
また、ソースパッド電極ＳＰ１・ＳＰ２とソースコネクタＳＣは、図３および図５に示すように、固相拡散接合される。
また、実施の形態に係る半導体装置１は、図３および図４に示すように、ゲートパッド電極ＧＰ１・ＧＰ２上に配置されたゲートコネクタＧＣを備えていても良い。ここで、ゲートパッド電極ＧＰ１・ＧＰ２とゲートコネクタＧＣは、固相拡散接合される。
また、実施の形態に係る半導体装置１においては、図３および図５〜図６に示すように、半導体デバイス１０1・１０2を複数備えていても良く、ソースコネクタＳＣは、半導体デバイス１０1・１０2の複数のソースパッド電極ＳＰ１・ＳＰ２と、同時に固相拡散接合されていても良い。
同様に、実施の形態に係る半導体装置１においては、図３〜図４および図６に示すように、ゲートコネクタＧＣは、半導体デバイス１０1・１０2の複数のゲートパッド電極ＧＰ１・ＧＰ２と、同時に固相拡散接合されていても良い。
また、実施の形態に係る半導体装置１において、実装基板７０は、図４〜図６に示すように、絶縁基板８と、絶縁基板８の表面上に配置された金属層１４とを備え、実装基板７０とドレインパッド電極３６との間に、金属層１４とドレインパッド電極３６とのドレイン固相拡散接合層４８Ｄを備えていても良い。
また、実施の形態に係る半導体装置１は、図５〜図６に示すように、ソースパッド電極ＳＰ１・ＳＰ２とソースコネクタＳＣとの間に、固相拡散接合によって形成されたソース固相拡散接合層４８Ｓを備えていても良い。
また、実施の形態に係る半導体装置１は、図４および図６に示すように、ゲートパッド電極ＧＰ１・ＧＰ２とゲートコネクタＧＣとの間に、固相拡散接合によって形成されたゲート固相拡散接合層４８Ｇを備えていても良い。
また、実施の形態に係る半導体装置１において、実装基板７０は、図６に示すように、絶縁基板８と、絶縁基板８の裏面上に配置された金属層６とを備え、実装基板７０とヒートスプレッダー１００間に、固相拡散接合によって形成されたヒートスプレッダー固相拡散接合層４８Ｈを備えていても良い。
ゲート固相拡散接合層４８Ｇ、ソース固相拡散接合層４８Ｓ、ドレイン固相拡散接合層４８Ｄおよびヒートスプレッダー固相拡散接合層４８Ｈは、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成可能である。ここで、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属は、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成可能である。
また、ソースコネクタＳＣおよびゲートコネクタＧＣは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銅モリブデン（ＣｕＭｏ）合金、銅タングステン（ＣｕＷ）合金、若しくはＡｌ-ＳｉＣのいずれかで形成可能である。
また、実施の形態に係る半導体装置１において、固相拡散接合層４８Ｇ・４８Ｓ・４８Ｄ・４８Ｈを形成する際に、接合部に加圧する圧力は、約１ＭＰａ以上約１００ＭＰａ以下であり、加熱温度は、約２００℃以上約３５０℃以下であることが望ましい。
（半導体装置の製造方法）
実施の形態に係る半導体装置１の製造方法は、図５に示すように、実装基板７０とドレインパッド電極３６を固相拡散接合して、ドレイン固相拡散接合層４８Ｄを形成する工程と、ソースパッド電極ＳＰ１・ＳＰ２とソースコネクタＳＣを固相拡散接合して、ソース固相拡散接合層４８Ｓを形成する工程とを有する。
また、実施の形態に係る半導体装置１の製造方法において、ドレイン固相拡散接合層４８Ｄを形成する工程と、ソース固相拡散接合層４８Ｓを形成する工程は、同時に実施しても良い。
また、実施の形態に係る半導体装置１の製造方法は、図６に示すように、実装基板７０と実装基板７０を搭載するヒートスプレッダー１００を固相拡散接合して、ヒートスプレッダー固相拡散接合層４８Ｈを形成する工程を有していても良い。
また、実施の形態に係る半導体装置１の製造方法は、図４に示すように、ゲートパッド電極ＧＰ１・ＧＰ２とゲートパッド電極ＧＰ１・ＧＰ２上に配置されたゲートコネクタＧＣを固相拡散接合して、ゲート固相拡散接合層４８Ｇを形成する工程を有していても良い
また、実施の形態に係る半導体装置１の製造方法において、固相拡散接合を形成する圧力は、例えば、約１ＭＰａ〜約１００ＭＰａであり、固相拡散接合を形成する温度は、例えば、約２００℃〜約３５０℃である。
（ドレイン固相拡散接合）
半導体デバイス１０のドレイン側にＡｇ、Ａｕ、Ｔｉ、Ｎｉなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。例えば、ドレイン領域２４に対して順次Ｔｉ／Ｎｉ／Ａｕ／Ａｇが積層されたドレインパッド電極３６の構造を形成しても良い。また、半導体デバイス１０のソース電極３４をＡｌで形成する場合には、このＡｌ上に順次Ｎｉ／Ａｇが積層された電極構造を形成しても良い。
絶縁基板８上に、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成して、実装基板７０を得る。
半導体デバイス１０の裏面に形成されたＴｉ／Ｎｉ／Ａｕ／Ａｇと、絶縁基板８上に形成されたＡｇ、Ａｕ、Ｔｉ、Ｎｉなどを接触させる。組み合わせは、基本的にはどのような組み合わせでも接合は可能である。また、基本的には半田などの接合材料は必要としないが、絶縁基板８などの表面が粗い場合には、Ａｇなどの半田や上記の金属で構成されたインサート金属１２ａ・１２ｂを半導体デバイス１０の裏面と絶縁基板８との間に配置し、表面の接触を促進しても良い。
この状態で、半導体デバイス１０の上部および絶縁基板８の下部から圧力を印加する。この圧力の値は、例えば、約１ＭＰａ以上約１００ＭＰａ以下である。この圧力を印加する理由は、半導体デバイス１０の裏面と絶縁基板８の表面の接触を促進させるためである。接触が行われる過程でさらに圧力をかけ続けることで、それぞれの表面は塑性変形を起こし、接触面が界面に変化していく。このプロセス時には、圧力と同様に熱も与えている。この加熱温度は、約２００℃〜約３５０℃である。この加熱工程によって、新しく接合面に形成された界面で起こる原子拡散を助長して、最終的には界面も消え、きれいな接合面が形成される。
加熱温度（約２００℃〜約３５０℃）の保持時間は約２０分であり、加熱温度から常温までの冷却時間および常温から加熱温度まで昇温時間は合わせて約２０分〜約４０分であり、全体のプロセス時間としては、約１時間以内である。
（ヒートスプレッダー固相拡散接合）
絶縁基板８とヒートスプレッダー１００などのベースプレートの接合も同様に形成可能である。すなわち、ヒートスプレッダー１００の表面にＡｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層１００ａ・１００ｂを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。また、絶縁基板８の表面にＡｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層１４・６を、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。
その後、絶縁基板８の裏面とヒートスプレッダー１００の表面を接触させ、上記と同様に圧力と熱を加えて、ヒートスプレッダー固相拡散接合層４８Ｈを形成する。
次に、半導体デバイス１０のドレインパッド電極３６と実装基板７０の表面を接触させ、上記と同様に圧力と熱を加えて、ドレイン固相拡散接合層４８Ｄを形成しても良い。
次に、半導体デバイス１０の表面側のソースパッド電極ＳＰとソースコネクタＳＣ間にソース固相拡散接合層４８Ｓを形成し、ゲートパッド電極ＧＰとゲートコネクタＧＣ間にゲート固相拡散接合層４８Ｇを形成しても良い。
尚、固相拡散接合層を形成する順番は、ヒートスプレッダー固相拡散接合層４８Ｈ・ドレイン固相拡散接合層４８Ｄ・ソース固相拡散接合層４８Ｓ・ゲート固相拡散接合層４８Ｇの順序に限定されるものではなく、適宜順番を選択可能である。例えば、ドレイン固相拡散接合層４８Ｄ・ソース固相拡散接合層４８Ｓ・ゲート固相拡散接合層４８Ｇを同時工程で形成し、最後にヒートスプレッダー固相拡散接合層４８Ｈを形成しても良い。
（ソース固相拡散接合・ゲート固相拡散接合）
実施の形態に係る半導体装置１の製造方法においては、まず図３〜図６に示すように、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰに接合させるためのソースコネクタＳＣ、ゲートコネクタＧＣを用意する。ソースコネクタＳＣおよびゲートコネクタＧＣの材料は、基本的には、電気伝導度、熱伝導度の高い材料、さらに搭載する半導体デバイス１０と熱膨張係数の近い材料が選択される。例えば、電気伝導度、熱伝導度の高い材料としては、Ａｌ、Ｃｕなどの材料を選択可能である。或いは、搭載する半導体デバイス１０と熱膨張係数の近い材料の観点からは、ＣｕＭｏやＣｕＷ、さらにＡｌ-ＳｉＣなどの材料を選択可能である。ソースコネクタＳＣおよびゲートコネクタＧＣの材料の表面上には、ＡｇやＡｕ、さらにＴｉやＮｉを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成しても良い。さらに、ソースコネクタＳＣおよびゲートコネクタＧＣは、半導体デバイス１０を複数個同時に接合することも可能である。
次に、半導体デバイス１０の表面には、図２に示すように、ソースパッド電極ＳＰ・ゲートパッド電極ＧＰ上に、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層ＳＭ・ＧＭを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。
金属層ＳＭ・ＧＭの材料は、これらに接合するソースコネクタＳＣ・ゲートコネクタＧＣの材料によって変更可能である。例えば、ソースコネクタＳＣ・ゲートコネクタＧＣをＡｇめっき層で被覆する場合には、半導体デバイス１０のソースパッド電極ＳＰ・ゲートパッド電極ＧＰ上は、Ａｇからなる金属層ＳＭ・ＧＭをめっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成して、Ａｇ同士で固相拡散接合を容易にすることも可能である。
また、半導体デバイス１０のソースパッド電極ＳＰ・ゲートパッド電極ＧＰがＡｌで形成されている場合には、Ａｌの酸化を防止するために、ソースコネクタＳＣ・ゲートコネクタＧＣにはＮｉめっきを行うと良い。Ａｌは非常に柔らかい金属であるため、固相拡散接合工程において塑性変形が容易に生じやすいが、ソースコネクタＳＣ・ゲートコネクタＧＣにＮｉめっきを実施して、ある程度酸化膜が少ない状態を実現しておくことで、固相拡散接合を容易にすることができる。
実施の形態に係る半導体装置１の製造工程後の構成は、図３〜図６に示すように表される。
図４に示すように、半導体デバイス１０のドレインパッド電極３６と絶縁基板８間にドレイン固相拡散接合層４８Ｄが形成され、さらにゲートコネクタＧＣとゲートパッド電極ＧＰ１・ＧＰ２間にゲート固相拡散接合層４８Ｇが形成される。
同様に、図５に示すように、半導体デバイス１０のドレインパッド電極３６と絶縁基板８間にドレイン固相拡散接合層４８Ｄが形成され、さらにソースコネクタＳＣとソースパッド電極ＳＰ１・ＳＰ２間にソース固相拡散接合層４８Ｓが形成される。
実施の形態に係る半導体装置１の製造方法において、半導体デバイス１０のドレインパッド電極３６と実装基板７０との間のドレイン固相拡散接合工程では、ドレインパッド電極３６の表面が例えば、Ａｇで形成され、実装基板７０の表面には、例えば、Ａｇめっきが施されているため、Ａｇ−Ａｇ接合による固相拡散接合層４８Ｄが形成される。この固相拡散接合層４８Ｄの融解温度もＡｇの融点である約９６０℃となる。
実施の形態に係る半導体装置１においては、約２００℃〜約３５０℃の相対的に低い加熱工程によって、高融点の固相拡散接合層４８Ｄ・４８Ｓ・４８Ｈ・４８Ｇを得ることができる。
また、実施の形態に係る半導体装置１においては、ソースパッド電極ＳＰ・ゲートパッド電極ＧＰをソースコネクタＳＣ・ゲートコネクタＧＣに固相拡散接合し、ドレインパッド電極３６を実装基板７０に固相拡散接合するため、ワイヤボンドレス化を実現すると共に、半導体デバイス１０の両面冷却構造を実現することができる。
さらに、実装基板７０をヒートスプレッダー１００に固相拡散接合することによって、半導体デバイス１０の両面冷却性能をさらに向上することができる。
（半導体デバイスの構成例）
実施の形態に係る半導体装置１に適用する半導体デバイス１０の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図７に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図７では、半導体デバイス１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に係る半導体装置１に適用する半導体デバイス１０には、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
実施の形態に係る半導体装置１に適用する半導体デバイス１０には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係る半導体装置１に適用する半導体デバイス１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
実施の形態に係る半導体装置によれば、固相拡散接合層４８Ｇ・４８Ｓ・４８Ｄ・４８Ｈとして、例えば、金属銀の融点が約９６０℃と高い耐熱性を備えているため、この固相拡散接合層４８Ｇ・４８Ｓ・４８Ｄ・４８ＨをＳｉＣ系ＦＥＴやＧａＮ系ＦＥＴなどのパワーデバイスに適用することによって、パワーデバイスを高温で駆動することができる。
実施の形態に係るに適用する半導体デバイス１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図８に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図８に示すように、半導体デバイス１０の表面を覆うパッシべーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図８の構成例では、図示を省略しているが、図７或いは、図８の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図８に示すように、中央部のトランジスタ構造においても、パッシべーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。或いは、図８の中央部のトランジスタ構造において、パッシべーション用の層間絶縁膜４４上にゲートパッド電極ＧＰが延在して配置されていても良い。
（半導体装置を適用した応用例）
次に、図９を参照して、実施の形態に係る半導体装置１を用いて構成した３相交流インバータについて説明する。
図９に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
パワーモジュール部５２は、コンデンサＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ２、Ｑ３・Ｑ４、およびＱ５・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係る半導体装置１に適用される半導体デバイス１０に相当するＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６は、上述のように、固相拡散接合層４８Ｇ・４８Ｓ・４８Ｄ・４８Ｈを介して実装基板７０或いはヒートスプレッダー１００の上に電気的に接続される。
（固相拡散接合工程）
ソースコネクタＳＣ・ゲートコネクタＧＣの材料の表面上に、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成し、かつ半導体デバイス１０のソースパッド電極ＳＰ・ゲートパッド電極ＧＰの表面上に、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成した後、実際の固相拡散接合工程を実施する。
固相拡散接合工程においては、プロセス時に大きな圧力（例えば、約１０ＭＰａ〜約１００ＭＰａ）と、例えば、約２００℃〜約３５０℃程度の熱を与え、まず圧力により塑性変形を起こし接合させる材料の表面を接触させ、さらにそこに熱を与えることで原子拡散を起こし、２つの材料を接合させる。
実施の形態に係る半導体装置の製造方法において、ドレインパッド電極３６と絶縁基板８との接合も上記の固相拡散接合工程によって、実現可能である。
ソースコネクタＳＣ・ゲートコネクタＧＣの上部から、さらに絶縁基板８の下部から圧力を印加する。さらに同時に熱も与えることで固相拡散接合を行う。
実施の形態に係る半導体装置の製造方法に適用する固相拡散接合工程の説明であって、２つの金属材料Ｍ１・Ｍ２が互いに対向した様子を示す模式的断面構造は、図１０（ａ）に示すように表され、２つの金属材料Ｍ１・Ｍ２が互いに対向して接触し、高圧下で、接触界面ＢＦが塑性変形した様子を示す模式的断面構造は、図１０（ｂ）に示すように表され、接触界面ＢＦが完全に消失し、１つの境界面ＢＳのみが形成された様子を示す模式的断面構造は、図１０（ｃ）に示すように表され、原子拡散によって、境界面ＢＳが除去されてシームレスな固相拡散接合が形成された様子を示す模式的断面構造は、図１０（ｄ）に示すように表される。
（ａ）まず、図１０（ａ）に示すように、２つの金属材料Ｍ１・Ｍ２を互いに対向して近接させる。
（ｂ）次に、２つの金属材料Ｍ１・Ｍ２を互いに対向して接触させ、例えば、約１ＭＰａ以上約１００ＭＰａ以下の高い圧力を印加すると、図１０（ｂ）に示すように、接触界面ＢＦが塑性変形する。
（ｃ）次に、上記の高圧下において、加熱工程を実施すると、図１０（ｃ）に示すように、接触界面ＢＦが完全に消失し、１つの境界面ＢＳのみが形成される。このときの加熱温度は、例えば、約２００℃以上約３５０℃以下である。
（ｄ）さらに上記の高圧下において、加熱工程を実施し続けると、図１０（ｄ）に示すように、原子拡散によって、２つの金属材料Ｍ１・Ｍ２の境界面ＢＳが除去されてシームレスな固相拡散接合が形成される。
実施の形態に係る半導体装置の製造方法に適用するドレイン固相拡散接合工程の説明であって、半導体デバイス１０1・１０2に上側から圧力を印加するための上部部材５６の模式的鳥瞰構造は、図１１（ａ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂの模式的鳥瞰構造は、図１１（ｂ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂを挿入するための中間部材６０の模式的鳥瞰構造は、図１１（ｃ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂを搭載するための実装基板７０の模式的鳥瞰構造は、図１１（ｄ）に示すように表され、実装基板７０を挿入し、半導体デバイス１０1・１０2に下側から圧力を印加するための下部部材８０の模式的鳥瞰構造は、図１１（ｅ）に示すように表される。
また、図１１（ａ）の上部部材５６を裏面側から見た模式的平面パターン構成は、図１２（ａ）に示すように表され、図１１（ｃ）の中間部材を表面側から見た模式的平面パターン構成は、図１２（ｂ）に示すように表される。
実施の形態に係る半導体装置の製造方法において、図１１の構成を組み立てて加圧・加熱工程を実施する様子を説明する模式的断面構造は、図１３に示すように表される。尚、図１３においては、インサート金属１２ａ・１２ｂが省略されている。
上部部材５６は、図１１（ａ）、図１２（ａ）および図１３に示すように、半導体デバイス１０1・１０2に上側から圧力を印加するための凸部５６ａ・５６ｂを備える。また、中間部材６０は、図１１（ｃ）および図１２（ｂ）に示すように、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂを挿入するための開口部６０ａ・６０ｂを備える。
インサート金属１２ａ・１２ｂは、必ずしも必要ではないが、実装基板７０の表面が粗い場合には、ドレインパッド電極３６と実装基板７０との間の表面の接触を促進し、ドレイン固相拡散接合層の形成を促進する上で、有用である。インサート金属１２ａ・１２ｂは、例えば、Ａｇなどの半田やＡｇ、Ａｕ、Ｔｉ、Ｎｉなどの板状部材で形成可能である。
ドレイン固相拡散接合工程における温度プロファイル例および圧力プロファイル例は、図１４に示すように表される。図１４の例では、初期状態において、圧力を約９０ＭＰａ印加し、この圧力を保持したままで、約５分以内で、常温から３５０℃まで昇温する。その後、約２０分間にわたり約９０ＭＰａの圧力と、約３５０℃の加熱温度を保持させる。その後、約２５分間で、圧力を約９０ＭＰａから大気圧まで降下させると共に、加熱温度を約３５０℃から約２００℃まで降下する。その後、約２５分間で、加熱温度を約２００℃から常温まで降下する。図１４から明らかなように、加圧・加熱プロセス時間は、約１時間で終了しており、プロセス時間の短縮化が実現されている。
実施の形態に係る半導体装置において適用される実装基板７０の模式的断面構造は、図１５に示すように、絶縁基板８の表面および裏面に金属層１４・６を形成した構造を備えていても良い。ドレイン固相拡散接合を形成するためには、基板の平坦性が要求されるため、実装基板７０の代わりに、図１６に示すように、シリコンウェハなどの半導体基板７も適用可能である。図１６の例では、半導体基板７上に、金属層５を形成している。
金属層１４・６・５は、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成可能である。
実施の形態に係る半導体装置１のオン状態における順方向電流電圧特性例は、図１７に示すように表される。図１７中の複数の曲線は、複数ロットに対応する。図１７から明らかなように、実施の形態に係る半導体装置１では、複数ロットにわたって、ほぼ同等の順方向電流電圧特性が得られている。
（ダイシェアー強度テスト）
実施の形態に係る半導体装置１において、半導体デバイス１０のドレインパッド電極３６と絶縁基板８との間のドレイン固相拡散接合について、ダイシェアー（Die Shear）強度テストを実施したところ、室温および３００℃の環境下で、共に従来のＰｂ半田接合と同程度、若しくは従来のＰｂ半田接合より高強度接合の結果が得られた。
（熱サイクルテスト）
実施の形態に係る半導体装置１において、熱サイクルテストにおける温度プロファイル例は、図１８に示すように表される。熱サイクルテストは窒素雰囲気中で行われ、マイナス５０℃〜プラス２５０℃の範囲で実施した。熱サイクルの１サイクルの周期は８０分であり、その内訳は、マイナス５０℃で３０分、マイナス５０℃からプラス２５０℃までの昇温時間１０分、プラス２５０℃で３０分、プラス２５０℃からマイナス５０℃までの冷却時間１０分である。１００サイクル毎に順方向電圧降下Ｖｆ、逆方向耐圧Ｖｒを測定したが、特性劣化は観測されていない。また、オン抵抗の値は、０サイクル時に比較して、７０サイクル時においても、実質的な特性劣化は観測されていない。
以上の熱サイクルテストの結果より、実施の形態に係る半導体装置１の製造方法を用いて形成された固相拡散接合層４８Ｓ・４８Ｇ・４８Ｄ・４８Ｈの接合強度は、充分に確保されている。
（ソース固相拡散接合・ドレイン固相拡散接合の同時形成工程）
実施の形態に係る半導体装置の製造方法に適用するソース固相拡散接合工程の説明であって、半導体デバイス１０1・１０2に上側から圧力を印加するためのソースコネクタＳＣの模式的鳥瞰構造は、図１９（ａ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂの模式的鳥瞰構造は、図１９（ｂ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂを挿入するための中間部材６０の模式的鳥瞰構造は、図１９（ｃ）に示すように表され、半導体デバイス１０1・１０2およびインサート金属１２ａ・１２ｂを搭載するための半導体基板７の模式的鳥瞰構造は、図１９（ｄ）に示すように表され、半導体基板７を挿入し、半導体デバイス１０1・１０2に下側から圧力を印加するための下部部材８０の模式的鳥瞰構造は、図１９（ｅ）に示すように表される。
インサート金属１２ａ・１２ｂは、必須の構成ではないが、半導体基板７の表面が粗い場合には、ドレインパッド電極３６と半導体基板７との間の表面の接触を促進し、ドレイン固相拡散接合層の形成を促進する上で、有用である。インサート金属１２ａ・１２ｂは、例えば、Ａｇなどの半田やＡｇ、Ａｕ、Ｔｉ、Ｎｉなどの板状部材で形成可能である。
尚、図１９の例では、実装基板７０の代わりに半導体基板７を使用した例が示されているが、図１１と同様に、実装基板７０を使用しても良い。
ドレイン固相拡散接合工程と同様に、ソースパッド電極ＳＰ・ゲートパッド電極ＧＰとソースコネクタＳＣ・ゲートコネクタＧＣとの間のソース固相拡散接合工程・ゲート固相拡散接合工程においても、温度プロファイル例および圧力プロファイル例は、図１４と同様のプロファイル例を適用可能である。
図１９の構成を組み立てて加圧・加熱工程により形成された実施の形態に係る半導体装置の表面写真例は、図２０（ａ）に示すように表され、図２０（ａ）のＶ−Ｖ線に沿う断面写真例は、図２０（ｂ）に示すように表される。
図１９および図２０に示す例では、ソースコネクタＳＣとソースパッド電極ＳＰとの間にソース固相拡散接合層４８Ｓを形成すると同時に半導体基板７とドレインパッド電極３６との間にドレイン固相拡散接合層４８Ｄを形成している。
ソース固相拡散接合層４８Ｓを形成すると同時にドレイン固相拡散接合層４８Ｄを形成した実施の形態に係る半導体装置１において、オン状態における順方向電流電圧特性例は、図２１に示すように表される。ソース固相拡散接合層４８Ｓとドレイン固相拡散接合層４８Ｄを同時形成した場合にも半導体デバイス１０の特性劣化を生ずることが無いことが確認された。
実施の形態に係る半導体装置およびその製造方法によれば、固相拡散接合層が、ＡｇやＡｕが固有に有する融点まで接合耐熱性を保持するため、この固相拡散接合層をＳｉＣ系やＧａＮ系などのパワーデバイスに適用することによって、半導体デバイスを高温で駆動することができる。
実施の形態によれば、固相拡散接合層が、従来の低融点半田よりも電気伝導度や熱伝導度が高いため、電気的にも熱的にも効率の高い半導体装置を実現可能である。
実施の形態に係る半導体装置およびその製造方法によれば、低温度プロセスで高融点の固相拡散接合層を形成することができるため、製造工程時に材料へのダメージを低減することができる。
実施の形態によれば、固相拡散接合を適用することによって、従来の高融点半田であるＰｂ半田とほぼ同じプロセス温度と時間を達成することができるため、量産性に向いた半導体装置を提供することができる。
実施の形態に係る半導体装置およびその製造方法によれば、半導体デバイスを複数個並列に配置した構造を同時プロセスで実現することも可能であるため、大容量化、量産化、工程時間の短縮化、工程の簡略化が容易である。
実施の形態に係る半導体装置およびその製造方法においては、ソースパッド電極ＳＰに対して固相拡散接合により電極接続を実施しているため、ワイヤボンドレス化が可能である。このため、ボンディングワイヤの有する寄生インダクタンスが低減され、高速スイッチング性能や高周波駆動性能を達成可能である。
本発明によれば、固相拡散接合により、プロセス温度が低温化され、プロセス時間が短縮化され、かつ両面冷却構造の半導体装置およびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、パワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能である。
１…半導体装置
５、６、１４、１００ａ、１００ｂ、ＳＭ、ＧＭ…金属層
７…半導体基板
８…絶縁基板
１０…半導体デバイス
１２ａ、１２ｂ…インサート金属
２４…ドレイン領域
２６…高抵抗基板
２８…ベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレインパッド電極
３８…ゲート電極
４４…層間絶縁膜
４８Ｇ…ゲート固相拡散接合層
４８Ｓ…ソース固相拡散接合層
４８Ｄ…ドレイン固相拡散接合層
４８Ｈ…ヒートスプレッダー固相拡散接合層
５０…ゲートドライブ部
５２…パワーモジュール部
５４…３相交流モータ部
５６…上部部材
５６ａ・５６ｂ…凸部
６０…中間部材
７０…実装基板
８０…下部部材
１００…ヒートスプレッダー
Ｃ…コンデンサ
Ｄ１〜Ｄ６…ダイオード
ＧＰ、ＧＰ１、ＧＰ２…ゲートパッド電極
ＳＰ、ＳＰ１、ＳＰ２…ソースパッド電極
ＧＣ…ゲートコネクタ
ＳＣ…ソースコネクタ

Claims (22)

  1. 実装基板と、
    前記実装基板上に配置され、半導体基板と、前記半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の裏面上に前記実装基板に接して配置されたドレインパッド電極とを有する半導体デバイスと、
    前記ソースパッド電極上に配置されたソースコネクタと
    を備え、
    前記実装基板と前記ドレインパッド電極は、固相拡散接合され、
    前記実装基板は、絶縁基板と、前記絶縁基板の表面上に配置された第１金属層とを備え、前記実装基板と前記ドレインパッド電極との間に、前記第１金属層と前記ドレインパッド電極とのドレイン固相拡散接合層を備えることを特徴とする半導体装置。
  2. 前記実装基板を搭載するヒートスプレッダーをさらに備え、前記実装基板と前記ヒートスプレッダーは、固相拡散接合されることを特徴とする請求項１に記載の半導体装置。
  3. 前記ソースパッド電極と前記ソースコネクタは、固相拡散接合されることを特徴とする請求項１に記載の半導体装置。
  4. 前記ゲートパッド電極上に配置されたゲートコネクタを備え、前記ゲートパッド電極と前記ゲートコネクタは、固相拡散接合されることを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体デバイスを複数備え、前記ソースコネクタは、前記半導体デバイスの複数の前記ソースパッド電極を同時に固相拡散接合可能であることを特徴とする請求項３に記載の半導体装置。
  6. 前記半導体デバイスを複数備え、前記ゲートコネクタは、前記半導体デバイスの複数の前記ゲートパッド電極を同時に固相拡散接合可能であることを特徴とする請求項４に記載の半導体装置。
  7. 前記ソースパッド電極と前記ソースコネクタとの間に、固相拡散接合によって形成されたソース固相拡散接合層を備えることを特徴とする請求項１に記載の半導体装置。
  8. 前記ゲートパッド電極と前記ゲートコネクタとの間に、固相拡散接合によって形成されたゲート固相拡散接合層を備えることを特徴とする請求項１に記載の半導体装置。
  9. 前記実装基板は、絶縁基板と、前記絶縁基板の裏面上に配置された第２金属層とを備え、前記実装基板と前記ヒートスプレッダー間に、前記第２金属層と前記ヒートスプレッダーとのヒートスプレッダー固相拡散接合層を備えることを特徴とする請求項２に記載の半導体装置。
  10. 前記ドレイン固相拡散接合層は、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項１に記載の半導体装置。
  11. 前記ソース固相拡散接合層は、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項７に記載の半導体装置。
  12. 前記ゲート固相拡散接合層は、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項８に記載の半導体装置。
  13. 前記ヒートスプレッダー固相拡散接合層は、Ａｇ、Ａｕ、Ｔｉ、若しくはＮｉの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項９に記載の半導体装置。
  14. 前記ソースコネクタは、Ａｌ、Ｃｕ、ＣｕＭｏ、ＣｕＷ、若しくはＡｌＳｉＣのいずれかで形成されることを特徴とする請求項１に記載の半導体装置。
  15. 前記ゲートコネクタは、Ａｌ、Ｃｕ、ＣｕＭｏ、ＣｕＷ、若しくはＡｌＳｉＣのいずれかで形成されることを特徴とする請求項４に記載の半導体装置。
  16. 前記半導体デバイスは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスであることを特徴とする請求項１に記載の半導体装置。
  17. 前記半導体デバイスは、バンドギャップエネルギーが１．１ｅＶ〜８ｅＶの半導体を用いることを特徴とする請求項１に記載の半導体装置。
  18. 実装基板と、半導体基板と、前記半導体基板の表面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の裏面上に前記実装基板に接して配置されたドレインパッド電極とを有する半導体デバイスと、前記ソースパッド電極上に配置されたソースコネクタとを備える半導体装置の製造方法において、
    前記実装基板と前記ドレインパッド電極を固相拡散接合して、ドレイン固相拡散接合層を形成する工程と、
    前記ソースパッド電極と前記ソースコネクタを固相拡散接合して、ソース固相拡散接合層を形成する工程と
    を有し、
    前記ドレイン固相拡散接合層を形成する工程と、前記ソース固相拡散接合層を形成する工程は、同時に実施することを特徴とする半導体装置の製造方法。
  19. 前記実装基板と前記実装基板を搭載するヒートスプレッダーを固相拡散接合して、ヒートスプレッダー固相拡散接合層を形成する工程を有することを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記ゲートパッド電極と前記ゲートパッド電極上に配置されたゲートコネクタを固相拡散接合して、ゲート固相拡散接合層を形成する工程を有することを特徴とする請求項１８に記載の半導体装置の製造方法。
  21. 前記固相拡散接合を形成する圧力は、１ＭＰａ以上１００ＭＰａ以下であることを特徴とする請求項１８に記載の半導体装置の製造方法。
  22. 前記固相拡散接合を形成する温度は、２００℃以上３５０℃以下であることを特徴とする請求項１８に記載の半導体装置の製造方法。
JP2012093101A 2012-02-23 2012-04-16 半導体装置およびその製造方法 Active JP6006966B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/403,341 2012-02-23
US13/403,341 US9761506B2 (en) 2012-02-23 2012-02-23 Semiconductor device and fabrication method for the same

Publications (2)

Publication Number Publication Date
JP2013175697A JP2013175697A (ja) 2013-09-05
JP6006966B2 true JP6006966B2 (ja) 2016-10-12

Family

ID=49001947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093101A Active JP6006966B2 (ja) 2012-02-23 2012-04-16 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US9761506B2 (ja)
JP (1) JP6006966B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777475B2 (en) * 2015-12-04 2020-09-15 Renesas Electronics Corporation Semiconductor chip, semiconductor device, and electronic device
DE102015121775B3 (de) 2015-12-15 2016-12-15 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8903311D0 (en) 1989-02-14 1989-04-05 Raychem Pontoise Sa Composite solder article
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
JPH09237868A (ja) 1996-02-29 1997-09-09 Hitachi Ltd 半導体モジュール
JP2001110823A (ja) 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置の製造方法
JP4594568B2 (ja) 2001-09-17 2010-12-08 花王株式会社 香料組成物及び化粧料
JP2003092383A (ja) 2001-09-19 2003-03-28 Hitachi Ltd パワー半導体装置およびそのヒートシンク
EP1403923A1 (en) 2002-09-27 2004-03-31 Abb Research Ltd. Press pack power semiconductor module
KR100784454B1 (ko) * 2003-11-07 2007-12-11 신꼬오덴기 고교 가부시키가이샤 전자 장치 및 그 제조 방법
US7390735B2 (en) 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP2008028612A (ja) * 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd 通信装置およびそれを用いた電子機器
US7557434B2 (en) 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP2010245329A (ja) 2009-04-07 2010-10-28 Toyota Motor Corp 半導体装置およびその製造方法，それを利用する機器
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device

Also Published As

Publication number Publication date
US20130221514A1 (en) 2013-08-29
JP2013175697A (ja) 2013-09-05
US9761506B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
JP5977987B2 (ja) 半導体装置およびその製造方法
JP6041469B2 (ja) 高融点半田層の形成方法
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
JP6338937B2 (ja) パワーモジュールおよびその製造方法
JP6097013B2 (ja) パワーモジュール半導体装置
JP6077773B2 (ja) パワーモジュール半導体装置
EP2541593A2 (en) Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
JP6192561B2 (ja) 電力用半導体装置
JP6006966B2 (ja) 半導体装置およびその製造方法
US10475721B2 (en) Power semiconductor device and method for manufacturing same
JP6440903B2 (ja) 半導体装置およびその製造方法
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
JP2014053403A (ja) パワーモジュール半導体装置
JP2014032985A (ja) 半導体装置およびその製造方法
JP5899952B2 (ja) 半導体モジュール
JP6777148B2 (ja) 半導体装置
JP2004014599A (ja) 半導体装置およびその製造方法
JP4594831B2 (ja) 電力用半導体素子
JP5808295B2 (ja) モジュール
JP2007150342A (ja) 半導体装置およびその製造方法
JP5242629B2 (ja) 電力用半導体素子
JP5444486B2 (ja) インバータ装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP2009302579A (ja) 半導体装置およびその製造方法
CN111788694A (zh) 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6006966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250