WO2010072555A1 - Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils - Google Patents

Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils Download PDF

Info

Publication number
WO2010072555A1
WO2010072555A1 PCT/EP2009/066518 EP2009066518W WO2010072555A1 WO 2010072555 A1 WO2010072555 A1 WO 2010072555A1 EP 2009066518 W EP2009066518 W EP 2009066518W WO 2010072555 A1 WO2010072555 A1 WO 2010072555A1
Authority
WO
WIPO (PCT)
Prior art keywords
sintered
joining partner
joining
molded part
composite component
Prior art date
Application number
PCT/EP2009/066518
Other languages
English (en)
French (fr)
Inventor
Martin Rittner
Erik Peter
Michael Guenther
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US13/141,947 priority Critical patent/US20110304985A1/en
Priority to CN2009801522006A priority patent/CN102265393A/zh
Priority to AU2009331707A priority patent/AU2009331707A1/en
Priority to JP2011542749A priority patent/JP5602763B2/ja
Priority to EP09764842A priority patent/EP2382659A1/de
Publication of WO2010072555A1 publication Critical patent/WO2010072555A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein elektrisches oder elektronisches Verbundbauteil (1 ), umfassend einen ersten Fügepartner (2) und mindestens einen zweiten Fügepartner (3). Erfindungsgemäß ist vorgesehen, dass zwischen dem ersten und dem zweiten Fügepartner (2, 3) ein offen poröses Sinterformteil (6, 7) aufgenommen ist, welches fest mit dem ersten und dem zweiten Fügepartner (2, 3) verbunden ist.

Description

Beschreibung
Titel
Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
Stand der Technik
Die Erfindung betrifft ein elektrisches oder elektronisches Verbundbauteil gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils gemäß Anspruch 8.
Das Fügen von Leistungshalbleitern, wie JFETs, MOSFETs, IGBTs oder Dioden mit einem Schaltungsträger einer leistungselektronischen Baugruppe und auch das Fügen des Schaltungsträgers auf eine Grundplatte/Wärmesenke wird typi- scherweise in Weichlottechnologie realisiert. Aufgrund neuer EU-Gesetzgebung wird zukünftig die Verwendung von bleihaltigen Weichlotlegierungen (Sn63Pb37 und Sn5Pb95) verboten werden. Bleifreie Weichlotlegierungen auf SnAgCu- Basis können als Ersatzlegierungen nur bedingt eingesetzt werden, da diese in ihrer Zuverlässigkeit, insbesondere unter passiven und aktiven Temperaturwech- sellasten, limitiert sind. Alternative hochschmelzende Weichlote als Ersatzlegierungen sind entweder zu spröde in der Handhabung (Bi97,5Ag2,5) oder zu teuer (Au80Sn20).
Als alternative, hochtemperaturbeständige sowie hochzuverlässige Fügetechno- logie ist das unmittelbare Versintern von Fügepartnern mittels Silberpaste bekannt. Diese Technologie wird als Niedertemperatur-Verbindungstechnologie (NTV) bezeichnet. Dabei wird zwischen zwei unterschiedlichen Ausführungsmöglichkeiten unterschieden, nämlich dem Sintern von Silbermetall-Flakes, wie dies in der EP 2 246 26 B1 beschrieben ist, sowie dem Sintern von Silbermetall- Nanopartikeln, wie dies in der WO 2005/079353 A2 beschrieben ist. Beim Sintern gelangen die (Sinter-)Partikel im Gegensatz zu einem Lötvorgang nicht in die flüssige Phase, d.h. sie schmelzen nicht.
Beim Sintern von Silbermetall-Flakes wird atmosphärischer Sauerstoff zum Verbrennen der Mahlwachse, eine Temperatur von etwa 2400C sowie ein hoher
Prozessdruck von etwa 40MPa benötigt. Das Sintern von Silbermetall- Nanopartikeln bietet die Option mit deutlich weniger Druck aus einem Druckbereich zwischen etwa 10OkPa und 5MPa den Sintervorgang durchzuführen. Wie beim Sintern von Silbermetall-Flakes wird auch beim Sintern von Nanopartikeln Sauerstoff sowie eine Prozesstemperatur von etwa 2800C benötigt. Zudem enthält die bekannte Silbermetall-Nanopartikel-Pastenformulierung einen noch höheren Organikanteil, wie beispielsweise Lösungsmittel und/oder Bindemittel, als Pastenformulierungen auf Silbermetall-Flake-Basis. Bei dem bekannten Verfahren wird Sinterpaste unmittelbar auf den ersten und/oder den zweiten Fügepart- ner aufgebracht, woraufhin die Fügepartner unter Temperatureinwirkung gegeneinander gepresst werden. Bei der Prozessführung mit Sinterpaste besteht die Schwierigkeit, hohe Gasvolumina durch die sinternde Schicht austauschen zu müssen; so muss Sauerstoff an die Fügestellen gelangen und die Lösungsmittel sowie verbrannte/oxidierte Organik muss die Möglichkeit zum Austreten haben. Dies führt insbesondere unter den gewünschten niedrigen Prozessdrücken zu einer verstärkten Rissbildung, insbesondere bei großflächigen Fügungen.
Offenbarung der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein elektronisches oder elektrisches
Verbundbauteil sowie ein Herstellungsverfahren für ein derartiges Verbundbauteil vorzuschlagen, bei denen eine Rissbildung beim Fügen vermieden werden kann. Bevorzugt soll das Verbundbauteil kostengünstig herstellbar und zuverlässig bei Temperaturwechselbeanspruchung sein.
Diese Aufgabe wird hinsichtlich des elektrischen oder elektronischen Verbundbauteils mit den Merkmalen des Anspruchs 1 und hinsichtlich des Herstellungsverfahrens mit den Merkmalen des Anspruchs 8 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren offenbarten Merkmalen. Zur Vermeidung von Wiederholungen sollen vorrichtungsgemäß offenbarte Merkmale als verfahrensgemäß offenbart gelten und beanspruchbar sein. Ebenso sollen verfahrensgemäß offenbarte Merkmale als vorrichtungsgemäß offenbart gelten und beanspruchbar sein.
Der Erfindung liegt der Gedanke zugrunde, mindestens zwei Fügepartner nicht wie im Stand der Technik unmittelbar mittels Sinterpaste miteinander zu verbinden, d.h. aneinander festzulegen, sondern die Fügepartner fest unter Verzicht auf Sinterpaste mit einem zuvor hergestellten Sinterformteil mit einer durchge- hend offenen Porosität zu verbinden. Bevorzugt beträgt dabei die Dickenerstreckung des zum Einsatz kommenden Sinterformteils (Sinterfolie) in Stapelrichtung der Fügepartner zwischen etwa 10μm und etwa 300μm oder mehr. Ein derartiges Sinterformteil besitzt den Vorteil bereits integrierter und im nachfolgenden Fü- geprozess mit den Fügepartnern stabiler Gaskanäle für die Be- und Entlüftung, der sich beispielsweise durch Löten, Schweißen oder Kleben ausbildenden Fügestelle. Der Einsatz eines porösen Sinterformteils als Einsatz- bzw. Einlegeteil wirkt sich positiv auf den Fügeprozess zum Fügen der Fügepartner mit dem Sinterformteil aus, insbesondere wenn großflächige Fügepartner, wie Silizium- Leistungshalbleiter und Schaltungsträger oder Schaltungsträger und Wärmesen- ken mit dem Sinterformteil verbunden werden. Auch ist es möglich Stanzgitter über ein Sinterformteil zu verbinden. Ein weiterer Vorteil des Einsatzes eines Sinterformteils besteht darin, dass die Freiheiten beim Design der Fügestelle erweitert werden, da das Sinterformteil eine größere Fläche als zumindest einer der Fügepartner, vorzugsweise als beide Fügepartner, haben kann und/oder die Fü- gepartner deutlich weiter voneinander beabstandet werden können, als bei der
Prozessführung nach dem Stand der Technik, also bei einem unmittelbaren Versintern der Fügepartner mittels Sinterpaste. Der Vorteil besteht insbesondere in einer erhöhten Temperaturwechselbeständigkeit.
Die Erfindung kann in einer Vielzahl von elektrischen und/oder elektronischen
Anwendungen eingesetzt werden. Besonders bevorzugt ist die Realisierung in leistungselektronischen Modulen, die beispielsweise für viele Formen der Energiewandlung benötigt werden, insbesondere mechanisch/elektrisch (Generator, Gleichrichter), elektrisch/elektrisch (Umrichter, AC/AC, DC/DC) sowie elekt- risch/mechanisch (elektrische Antriebe, Wechselrichtung). Darüber hinaus können entsprechend ausgebildete leistungselektronische Module für die Gleichrich- tung in einem Kraftfahrzeug-Generator eingesetzt werden, zur Steuerung elektrischer Antriebe, für DC/DC-Wandler, für eine Pulswechselrichtung, für hybri- de/FC-/E-Antriebe sowie für Photovoltaik-Wechselrichter, etc. Zusätzlich oder alternativ können auch einzelne Bauelemente mit höheren Verlustleistungen, ins- besondere auf den Stanzgittern diskreter Packages, gemäß der Erfindung gefügt werden, die dann beispielsweise, für den Fall des Verzichts auf Blei, als vollständig bleifreie Lösungen in der Leiterplattentechnologie eingesetzt werden können.
Besonders bevorzugt ist die Realisierung der Erfindung in Aufbauten mit Halblei- ter-Laser-Dioden oder bei MEMs und Sensoren, insbesondere für Hochtemperaturanwendungen. Weitere Anwendungsbeispiele sind Halbleiterleuchtdioden und Hochfrequenzhalbleiter für Radaranwendungen.
Ganz besonders bevorzugt ist eine Ausführungsform des Verbundbauteils, bei der das Sinterformteil aus Silbermetall, insbesondere aus Silbermetall-Flakes, hergestellt ist und/oder Silbermetall, insbesondere Silbermetall-Flakes, umfasst.
Aus Silbermetall hergestellte oder Silbermetall umfassende Sinterformteile sind im Hinblick auf die hohe elektrische und thermische Leitfähigkeit von Vorteil.
Darüber hinaus eignet sich Silber zum Realisieren einer durchgehend offenen, Gaskanäle bildenden, Porosität.
Im Hinblick auf das Fügen der mindestens zwei Fügepartner mit dem Sinterformteil gibt es unterschiedliche Möglichkeiten, wobei es im Rahmen der Erfindung liegt für beide Fügepartner die identische Methode oder unterschiedliche Metho- den zu wählen. Gemäß einer ersten Alternative wird/werden der erste und/oder der zweite Fügepartner mit dem Sinterteil versintert und zwar ohne zusätzliche Sinterpaste. Hierzu muss lediglich ausreichend Druck und Temperatur aufgewendet werden, damit das Sinterformteil zu dem mindestens einen Fügepartner eine Bindung eingeht, d.h. sinterfähig wird.
Alternativ ist es möglich, zumindest einen Fügepartner, vorzugsweise beide Fügepartner, mit dem Sinterformteil, vorzugsweise durch den Einsatz von Lotpaste, Lotpulver oder einem Lotformkörper (allgemein: Lotwerkstoff) zu verlöten. Der Lotwerkstoff geht dabei durch Temperatureinwirkung in eine flüssige Phase über und verbindet das Sinterformteil mit dem mindestens einen Fügepartner. Ganz besonders bevorzugt handelt es sich bei dem Lotwerkstoff um bleifreie Lotpaste, wobei es jedoch auch denkbar ist, bleihaltige Lotpasten, insbesondere Standardlotpasten, einzusehen. Aufgrund seiner porösen Struktur eignet sich das eingesetzte Sinterformteil hervorragend zum Eingehen einer robusten Lötverbindung. Dies ist vor allen Dingen auf die gute Benetzbarkeit des Sinterformteils mit allen gängigen Lotwerkstoffen zurückzuführen, insbesondere wenn das Sinterformteil, zumindest teilweise aus Silbermetall, insbesondere Silbermetall-Flakes hergestellt ist. Die „puffernde" Wirkung des Sinterformteils mildert die auf den reinen Lotwerkstoff zerstörende Wirkung von thermo-mechanischen Spannungen, insbesondere während des späteren Einsatzes des elektrischen oder elektronischen Verbundbauteils, deutlich ab. Bevorzugt wird der zum Einsatz kommende Lotwerkstoff, insbesondere Lotpaste, entweder sowohl auf die Fügepartner als auch auf das dann als Depot dienende Sinterformteil aufgetragen, insbesondere aufgedruckt oder dispenst, oder alternativ nur beidseitig auf das Sinterformteil, oder weiter alternativ nur auf eine Seite des Sinterformteils und auf nur einen Füge- partner. Die beim Lötprozess entstehenden Gase können optimal durch die von der Porosität des Sinterformteils gebildeten Gaskanäle abgeleitet werden. Auch ist es möglich, in einem dem eigentlichen Lötprozess vorgelagerten Lotpasten- druckprozess für das Bestücken von S M D-Komponenten und anschießendem Reflow-Loten ein Lotdepot an den späteren Fügestellen aufzubringen. In diesem Fall wird lediglich noch ein Flussmittelauftrag an diesen Stellen benötigt. Die poröse Struktur des Sinterformteils bringt dabei ausreichende Möglichkeiten für die Entgasung des Flussmittelsystems mit sich.
Eine weitere Möglichkeit der Verbindung zumindest eines Fügepartners mit dem Sinterformteil besteht darin, den Fügepartner mit dem Sinterformteil zu verkleben, insbesondere durch Leitkleben. Dabei werden weiter bevorzugt silberhaltige (mit Silber gefüllte) Kleber eingesetzt, die im Sinterformteil eine ideale Anbin- dungsfläche finden.
Darüber hinaus ist es möglich, zumindest einen der Fügepartner mit dem Sinterformteil durch Schweißen, insbesondere Reibschweißen, Ultraschallschweißen oder Widerstandsschweißen zu verbinden. Die Oberfläche, des vorzugsweise silberhaltigen bzw. aus Silber bestehenden Sinterformteils lässt sich optimal in einem Schweißprozess mit zumindest einem Fügepartner, vorzugsweise mit bei- den Fügepartnern, verbinden. Im Hinblick auf die Ausbildung des ersten und des zweiten Fügepartners gibt es die unterschiedlichsten Möglichkeiten, die zu unterschiedlichsten Verbundbauteilen führen. Ganz besonders bevorzugt handelt es sich bei dem ersten Fügepartner um ein Elektronikbauteil, vorzugsweise ein Halbleiterbauteil, ganz besonders bevorzugt um einen Leistungshalbleiter, welcher über ein Sinterformteil mit dem zweiten Fügeteil, insbesondere einem Schaltungsträger (Leiterplatte) verbindbar ist. Ebenso ist es möglich, einen ersten, als Schaltungsträger ausgebildeten Fügepartner über ein Sinterformteil mit einem zweiten, vorzugsweise als Grundplatte, insbesondere aus Kupfer, ausgebildeten zweiten Fügepartner zu verbinden. Bevorzugt dient die Kupfergrundplatte als Wärmesenke oder ist mit einem als
Wärmesenke dienenden Kühlkörper verbunden. Auch ist es möglich, den Kühlkörper (erster Fügepartner) mit der Grundplatte (zweiter Fügepartner) über ein Sinterformteil miteinander zu verbinden. Ferner ist es möglich, über ein Sinterformteil mindestens ein Bonddraht oder mindestens ein Bondbändchen mit ei- nem weiteren Fügepartner, insbesondere einem Elektronikbauteil, vorzugsweise einem Halbleiterbauteil, insbesondere einem Leistungshalbleiterbauteil oder einem Schaltungsträger (Elektrikbauteil) zu verbinden, d.h. zu kontaktieren. Hierbei wirkt das Sinterformteil zuverlässigkeitserhöhend. Ebenso ist es möglich, dass es sich bei dem ersten Fügepartner beispielsweise um ein elektrisches Bauteil, ins- besondere ein Stanzgitter (Leitungsgitter), handelt, welches über ein Sinterformteil mit einem zweiten Fügepartner, insbesondere einem Schaltungsträger, genauer einem Metall des Schaltungsträgers verbindbar ist. Bisher wurden Stanzgitter unmittelbar auf eine Leiterplatte (Schaltungsträger) gelötet, wodurch häufig eingeschlossene Poren/Hohlräume (Lunker) resultierten. Ferner schwankt der Fügespalt bei bekannten Prozessführungen stark, so dass eine Zuverlässigkeit unter Temperatur- und Temperaturwechselbelastung nicht in jedem Fall gegeben ist bzw. garantiert werden kann. Weitere, sich aus den Ansprüchen ergebende Kombinationen von ersten und zweiten Fügepartner sind realisierbar.
Der Einsatz von Sinterformteilen ist nicht auf Verbundbauteile mit lediglich zwei
Fügepartner beschränkt. So ist es beispielsweise denkbar, ein Verbundbauteil mit zwei oder noch mehr Sinterformteilen herzustellen, wobei jeweils über ein Sinterformteil mindestes zwei Fügepartner aneinander festgelegt sind. Auf diese Weise kann ein sandwichartiger Aufbau, umfassend drei oder mehr Fügepartner hergestellt werden, wobei die Fügepartner und die Sinterformteile bevorzugt in einer Stapelrichtung gestapelt sind. So kann beispielsweise ein von einem Leis- tungshalbleiter gebildeter zweiter Fügepartner auf beiden Seiten über jeweils ein Sinterformteil mit einem einen ersten bzw. einen zweiten Fügepartner bildenden Schaltungsträger verbunden werden, so dass der Leistungshalbleiter sandwichartig zwischen den Schaltungsträgern aufgenommen ist, und wobei sich jeweils zwischen einem Schaltungsträger und dem Leistungshalbleiter ein Sinterformteil befindet. Der Sandwichaufbau muss nicht zwingend in einem Prozessschritt realisiert werden, sondern kann beispielsweise auch zwei- oder mehrstufig hergestellt werden.
Die Erfindung führt auch auf ein Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils, vorzugsweise eines wie zuvor beschrieben ausgebildeten Verbundbauteils. Kern des Verfahrens ist es, mindestens zwei Fügepartner mit einem offen porösen Sinterteil (Sinterfolie) zu verbinden, vorzugsweise durch unmittelbares Sintern unter Verzicht auf Sinterpaste, durch Verlöten mittels eines Lotwerkstoffs, insbesondere mit bleifreiem Lotwerkstoff, bevorzugt mit Lotpaste, mittels Kleben, insbesondere Leitkleben, vorzugsweise unter Einsatz eines silberhaltigen Klebers oder alternativ durch Verschweißen, insbesondere Reibschweißen, Ultraschallschweißen oder Widerstandsschweißen. Der Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass durch die durch- gängig offen-poröse Struktur des Sinterformteils Gase beim Verbindungsprozess mit den Fügepartnern entweichen und bei Bedarf Gase, wie Sauerstoff an die Fügestellen geführt werden kann, so dass eine Rissbildung vermieden wird. Bevorzugt erfolgt die Gasabfuhr und die Gaszufuhr aus seitlicher Richtung, also quer zur Stapelrichtung der Fügepartner.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen.
Diese zeigen in:
Fig. 1 ein leistungselektronisches Verbundbauteil (hier leistungselektronische Baugruppe/Modul),
Fig. 2 eine ausschnittsweise Darstellung eines Sinterformteils zum miteinander verbinden zweier Fügepartner, Fig. 3 schematisch einen Herstellungsprozess zum Herstellen eines elektrischen oder elektronischen Verbundbauteils, umfassend zwei Fügepartner, und
Fig. 4 in einer schematischen Darstellung einen Herstellungsprozess zum Herstellen eines elektrischen oder elektronischen Verbundbauteils mit drei Fügepartnern und zwei Sinterformteilen.
In den Figuren sind gleiche Elemente und Elemente mit der gleichen Funktion mit den gleichen Bezugszeichen gekennzeichnet.
Fig. 1 zeigt ein elektronisches Verbundbauteil 1. Dieses umfasst einen ersten Fügepartner 2, einen zweiten Fügepartner 3 sowie einen dritten Fügepartner 4. In dem gezeigten Ausführungsbeispiel handelt es sich bei dem ersten Fügepartner 2 um ein Leistungshalbleiter-Bauelement, hier einen IGB-T ransistor. Bei dem zweiten Fügepartner 3 handelt es sich um einen Schaltungsträger und bei dem dritten Fügepartner 4 um eine Grundplatte aus Kupfer. Die Grundplatte aus Kupfer ist wiederum an einem Kühlkörper 5 (Wärmesenke) festgelegt.
Zwischen dem ersten Fügepartner 2 und dem zweiten Fügepartner 3 ist ein Sinterformteil 6 mit einer Dickenerstreckung von etwa 50μm in eine Stapelrichtung S angeordnet. Der erste Fügepartner 2 und der zweite Fügepartner 3 sind an zwei voneinander abgewandten Seiten des Sinterformteils 6 jeweils durch Verlöten mittels Lotpaste (alternativ beispielsweise Lotpulver oder Lotformteil) festgelegt.
Das Sinterformteil 6 ist aus Silbersintermaterial gebildet. Der zweite Fügepartner 3 ist wiederum über ein weiteres Sinterformteil 7, welches identisch ausgebildet ist wie das Sinterformteil 6, mit dem dritten Fügepartner 4 verbunden, wobei auch der dritte Fügepartner 4 sowie der zweite Fügepartner 3 jeweils mit dem weiteren Sinterformteil 7 durch Löten fest verbunden sind. Alternativ ist auch eine voneinander unterschiedliche Ausformung der Sinterformteile 6, 7 möglich.
In dem gezeigten Ausführungsbeispiel ist der dritte Fügepartner 4 mit dem Kühlkörper 5 unmittelbar verlötet. Alternativ (nicht dargestellt) kann zwischen dem dritten Fügepartner 4 und dem Kühlkörper 5 auch ein Sinterformteil vorgesehen werden, mit dem der dritte Fügepartner 4 und der Kühlkörper 5, beispielsweise durch unmittelbares Sintern ohne Sinterpaste, durch Verlöten, Verkleben oder Verschweißen festgelegt sind.
Wie sich weiter aus Fig. 1 ergibt, ist an dem von der Grundplatte gebildeten drit- ten Fügepartner 4 ein Kunststoffgehäuse 8 festgelegt, welches die Stapelanordnung, umfassend den ersten und den zweiten Fügepartner 2, 3 sowie das Sinterformteil 6 umschließt. Die sogenannte Stapelanordnung ist umgeben von einer elastischen Schutzmasse 9. Durch diese hindurch sind bis an die Außenseite des Gehäuses 8 Anschlussdrähte 10, 1 1 geführt, die über das Sinterformteil 6 an den zweiten Fügepartner 3 (Schaltungsträger), diesen kontaktierend, festgelegt sind.
Fig. 2 zeigt den Aufbau eines Sinterformteils 6, welches aus Silbermetall-Flakes hergestellt ist. Zu erkennen ist die durchgehend offene Porosität. Diese bildet Gasdurchlasskanäle, durch die Gase von den Fügestellen weg nach außen bzw. zu den Fügestellen hin strömen können. Bevorzugt treten die Gase seitlich, also quer zur Stapelrichtung S (vgl. Fig. 1 ) aus den Poren bzw. den von diesen gebildeten Gaskanälen aus, wodurch eine Rissbildung, insbesondere bei einem etwaigen Lötprozess, vermieden wird.
Fig. 3 zeigt stark schematisiert den Herstellungsprozess zum Herstellen eines in der Zeichnungsebene rechts dargestellten elektrischen oder elektronischen Verbundbauteils 1 . Letzteres umfasst einen ersten in der Zeichnungsebene oberen Fügepartner 2 und einen zweiten in der Zeichnungsebene unteren Fügepartner 3, die ein Sinterformteil 6 sandwichartig zwischen sich aufnehmen. Bei dem ers- ten Fügepartner 2 handelt es sich beispielsweise um einen Chip und bei dem zweiten Fügepartner 3 um einen Schaltungsträger. Alternativ ist es denkbar, dass es sich bei dem ersten Fügepartner 2 um einen Schaltungsträger und bei dem zweiten Fügepartner 3 um eine Grundplatte, insbesondere aus Kupfer, und/oder einen Kühlkörper (Wärmesenke) handelt. Weitere, sich aus den An- Sprüchen ergebende Kombinationen vom ersten und zweiten Fügepartner 2, 3 sind alternativ realisierbar. In dem gezeigten Ausführungsbeispiel wurde auf beide Flächenseiten des Sinterformteils 6 zunächst ein Lotwerkstoff 12, insbesondere Lotpaste oder ein Lotformteil, als Depot aufgebracht. Vor dem Löten folgt bevorzugt ein Flussmittelauftrag an den Fügestellen. Nach dem Stapeln in Stapel- richtung S werden die Fügepartner 2, 3, das Sinterformteil 6 sowie der Lotwerkstoff 12 einem Fügeprozess 13, hier einem Lötprozess zugeführt. Der Gasaus- tausch für das Löten des Lotwerkstoffs 12 kann über das gesamte poröse Volumen des Sinterformteils 6 stattfinden.
Anhand von Fig. 3 ist auch ein alternativer Fügeprozess erläuterbar. So kann es sich beispielsweise bei dem zweiten Fügepartner 3 um einen Schaltungsträger, insbesondere das Metall eines Schaltungsträgers, typischerweise Kupfer oder einer Kupferlegierung, handeln und bei dem ersten Fügepartner 2 um ein Stanzgitter, typischerweise aus Kupfer oder einer Kupferlegierung. Klebstoff 14, insbesondere silberhaltiger Klebstoff 14, kann beispielsweise auf den zweiten Füge- partner 3 gedruckt oder dispenst werden. Bei Bedarf kann das Sinterformteil 6 bereits ein Klebstoffdepot auf der Gegenseite für den ersten Fügepartner 2 (Stanzgitter) mit sich bringen. Alternativ wird der Klebstoff 14 in einem nachgelagerten Prozess, beispielsweise Dispensen, als Klebstoffdepot aufgebracht. Anschließend wird der erste Fügepartner 2 auf den Klebstoff 14 aufgesetzt und ei- nem Aushärtungsprozess, vorzugsweise unter Temperatur und/oder Druckeinwirkung ausgesetzt. Der Klebstoff 14 bzw. dessen Bestandteile kann/können durch die poröse Struktur des Sinterformteils ausgasen.
Weiterhin ist es alternativ möglich zumindest einen der Fügepartner 2, 3 mit dem Sinterformteil 6 durch Verschweißen zu verbinden. Der Schweißprozess kann, muss aber nicht zwingend, mittels eines Hilfswerkstoffes 15 durchgeführt werden. Für den Fall des Verzichts auf einen Hilfswerkstoff sind die Hilfswerkstoff- depots gemäß Fig. 3 nicht notwendig.
Fig. 4 zeigt in der Zeichnungsebene rechts ein vielteiliges elektrisches oder elektronisches Verbundbauteil 1 . Dieses umfasst insgesamt drei Fügepartner 2, 3, 4, wobei zwischen jeweils zwei Fügepartnern 2, 3; 3, 4 ein Sinterformteil 6, 7 angeordnet ist. Beispielsweise kann es sich bei dem ersten und dem dritten Fügepartner 2, 4 um einen Schaltungsträger und bei dem zentrischen, d.h. inneren Füge- partner 3 um einen Leistungshalbleiter handeln. Der Sandwichaufbau muss nicht zwingend in einem gemeinsamen Fügeprozess gefügt werden, sondern es kann auch eine zweistufige sequentielle Prozessführung realisiert werden, beispielsweise zunächst der erste Fügepartner 2, das Sinterformteil 6, der zweite Fügepartner 3 und dann anschließend der dritte Fügepartner 4, oder alternativ zu- nächst der dritte Fügepartner 4, das weitere Sinterformteil 7, der zweite Fügepartner 3 und dann nachgelagert der erste Fügepartner 2.

Claims

Ansprüche
1 . Elektrisches oder elektronisches Verbundbauteil (1 ), umfassend einen ersten Fügepartner (2) und mindestens einen zweiten Fügepartner (3),
dadurch gekennzeichnet,
dass zwischen dem ersten und dem zweiten Fügepartner (2, 3) ein offen poröses Sinterformteil (6, 7) aufgenommen ist, welches fest mit dem ersten und dem zweiten Fügepartner (2, 3) verbunden ist.
2. Verbundbauteil nach Anspruch 1 , dadurch gekennzeichnet, dass das Sinterformteil (6, 7) aus Silbermetall, insbesondere Silbermetall-Flakes, hergestellt ist und/oder Silbermetall, insbesondere Silbermetall-Flakes, umfasst.
3. Verbundbauteil nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der erste und/oder der zweite Fügepartner (2, 3) mit dem Sinterformteil (6) unmittelbar, ohne zusätzliche Sinterpaste versintert oder, insbesondere mittels Lotpaste, verlötet, oder verschweißt, insbesondere ultraschallverschweißt, oder geklebt ist.
4. Verbundbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Fügepartner (2) ein Elektronikbauteil, vorzugsweise ein Halbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil, oder ein Schaltungsträger, insbesondere eine Metallisierung des Schaltungsträgers, oder ein Stanzgitter, oder ein Bonddraht, oder ein Bondbändchen oder eine Grundplatte ist.
5. Verbundbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Fügepartner (3) ein Elektronikbauteil, vorzugsweise ein Halbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil, oder ein Schaltungsträger, insbesondere eine Metallisierung des Schaltungsträgers, oder eine Grundplatte, vorzugsweise aus Kupfer, oder ein Kühlkörper (5) ist.
6. Verbundbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem ersten Fügepartner (2) und einem dritten, oder vierten Fügepartner (4) ein weiteres Sinterformteil (7, 6), und/oder zwischen dem zweiten Fügepartner (3) und einem dritten, oder einem vierten Fügepartner ein weiteres Sinterformteil (7) aufgenommen ist, welches bevorzugt mit den benachbarten Fügepartnern (2, 3, 4) unmittelbar ohne Sinterpaste versintert, verlötet, verschweißt o- der verklebt ist.
7. Verbundbauteil nach Anspruch 6, dadurch gekennzeichnet, dass der dritte und/oder der vierte Fügepartner (4) ein Elektronikbauteil, vorzugs- weise ein Halbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil, oder ein
Schaltungsträger, insbesondere eine Metallisierung des Schaltungsträgers, oder eine Grundplatte, vorzugsweise aus Kupfer, oder ein Kühlkörper (5) sind/ist.
8. Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils (1 ), vorzugsweise nach einem der vorhergehenden Ansprüche, bei dem ein erster und ein zweiter Fügepartner (2, 3) fest mit einem offen porösen Sinterformteil (6) verbunden werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der erste und der zweite Fügepartner (2, 3) auf zwei voneinander abgewandten Seiten des Sinterformteils (6, 7) festgelegt werden.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass der erste und/oder der zweite Fügepartner (2, 3) unmittelbar ohne Sinterpaste mit dem Sinterformteil (6, 7), versintert werden/wird, vorzugsweise in einem gemeinsamen Sinterschritt unter Temperatur und/oder Druckeinwirkung.
1 1. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der erste und/oder der zweite Fügepartner (2, 3), insbesondere mittels Lotpaste mit dem Sinterformteil (6, 7), verlötet werden/wird.
12. Verfahren nach Anspruch 11 , dadurch gekennzeichnet, dass die Lotpaste, vorzugsweise zusätzlich ein Flussmittel, vor dem Fügen auf den ersten Fügepartner (2) und/oder den zweiten Fügepartner (3) und/oder das Sinterformteil (6, 7) aufgetragen, vorzugsweise gedruckt oder dispenst, wird.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass der erste und/oder der zweite Fügepartner (2, 3) mit dem Sinterformteil (6), verschweißt werden/wird, insbesondere mit oder ohne Hilfswerkstoff (15).
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass der erste und/oder der zweite Fügepartner (2, 3) mit dem Sinterformteil (6), verschweißt, vorzugsweise ultraschallverschweißt, werden/wird, insbesondere mit oder ohne Hilfswerkstoff (15).
15. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, dass zwischen dem ersten Fügepartner (2) und einem dritten, oder vierten Füge- partner (4) ein weiteres Sinterformteil (7, 6), und/oder zwischen dem zweiten Fügepartner (3) und einem dritten, oder einem vierten Fügepartner ein weiteres Sinterformteil (7, 6) angeordnet wird, welches bevorzugt mit den benachbarten Fügepartnern (2, 3, 4) unmittelbar versintert, verlötet, verschweißt oder verklebt wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Festlegen des weiteren Sinterformteils (7, 6) an dem ersten oder dem zweiten Fügepartner (2, 3) sowie das Festlegen des Sinterformteils (6, 7) an dem ersten und dem zweiten Fügepartner (2, 3) in einem gemeinsamen Prozessschritt oder in separaten Prozessschritten durchgeführt wird.
17. Verfahren nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, dass ein Sinterteil in eine Vielzahl von Sinterformteilen (6, 7) vereinzelt wird.
PCT/EP2009/066518 2008-12-23 2009-12-07 Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils WO2010072555A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US13/141,947 US20110304985A1 (en) 2008-12-23 2009-12-07 Electrical or electronic composite component and method for producing an electrical or electronic composite component
CN2009801522006A CN102265393A (zh) 2008-12-23 2009-12-07 电气的或者电子的复合构件以及用于制造该复合构件的方法
AU2009331707A AU2009331707A1 (en) 2008-12-23 2009-12-07 Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP2011542749A JP5602763B2 (ja) 2008-12-23 2009-12-07 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
EP09764842A EP2382659A1 (de) 2008-12-23 2009-12-07 Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008055134A DE102008055134A1 (de) 2008-12-23 2008-12-23 Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055134.1 2008-12-23

Publications (1)

Publication Number Publication Date
WO2010072555A1 true WO2010072555A1 (de) 2010-07-01

Family

ID=41467197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/066518 WO2010072555A1 (de) 2008-12-23 2009-12-07 Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils

Country Status (7)

Country Link
US (1) US20110304985A1 (de)
EP (1) EP2382659A1 (de)
JP (1) JP5602763B2 (de)
CN (1) CN102265393A (de)
AU (1) AU2009331707A1 (de)
DE (1) DE102008055134A1 (de)
WO (1) WO2010072555A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140234649A1 (en) * 2011-09-30 2014-08-21 Robert Bosch Gmbh Layered composite of a substrate film and of a layer assembly comprising a sinterable layer made of at least one metal powder and a solder layer
WO2016193038A1 (de) * 2015-06-01 2016-12-08 Siemens Aktiengesellschaft Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083931A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
CN109390308B (zh) * 2014-11-26 2023-02-10 意法半导体股份有限公司 具有引线键合和烧结区域的半导体器件及其制造工艺
JP6287789B2 (ja) * 2014-12-03 2018-03-07 三菱電機株式会社 パワーモジュール及びその製造方法
DE102015113421B4 (de) * 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US9655280B1 (en) * 2015-12-31 2017-05-16 Lockheed Martin Corporation Multi-directional force generating line-replaceable unit chassis by means of a linear spring
US11183479B2 (en) 2017-03-30 2021-11-23 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and power conversion device
DE102017206930A1 (de) * 2017-04-25 2018-10-25 Siemens Aktiengesellschaft Lotformteil zum Diffusionslöten, Verfahren zu dessen Herstellung und Verfahren zu dessen Montage
DE102017217537B4 (de) 2017-10-02 2021-10-21 Danfoss Silicon Power Gmbh Leistungsmodul mit integrierter Kühleinrichtung
CN114846598A (zh) * 2019-12-26 2022-08-02 三菱电机株式会社 功率模块和电力变换装置
DE102020102876B4 (de) 2020-02-05 2023-08-10 Infineon Technologies Ag Elektronisches Bauelement, Herstellungsverfahren dafür und Verfahren zur Herstellung eines elektronischen Moduls dieses aufweisend mittels eines Sinterverfahrens mit einer Opferschicht auf der Rückseitenmetallisierung eines Halbleiterdies
EP4283662A1 (de) * 2022-05-23 2023-11-29 Hitachi Energy Switzerland AG Verfahren zum befestigen eines anschlusses an einer metallsubstratstruktur für ein halbleiterleistungsmodul und halbleiterleistungsmodul

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242626A2 (de) * 1986-04-22 1987-10-28 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US4965659A (en) * 1987-06-30 1990-10-23 Sumitomo Electric Industries, Ltd. Member for a semiconductor structure
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
EP1737034A1 (de) * 2004-04-05 2006-12-27 Mitsubishi Materials Corporation Ai/ain-verbindungsmaterial, basisplatte für ein leistungsmodul, leistungsmodul und prozess zur herstellung eines ai/ain-verbindungsmaterials
DE102006009159A1 (de) * 2006-02-21 2007-08-23 Curamik Electronics Gmbh Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
US20070261778A1 (en) * 2004-10-27 2007-11-15 Jurgen Schulz-Harder Method for the Production of a Metal-Ceramic Substrate or Copper-Ceramic Substrate, and Support to be Used in Said Method
EP1930943A1 (de) * 2005-09-28 2008-06-11 Ngk Insulators, Ltd. Kühlkörpermodul und prozess zu seiner herstellung
US20080292874A1 (en) * 2007-05-12 2008-11-27 Semikron Elektronik Gmbh & Co. Kg Sintered power semiconductor substrate and method of producing the substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH387809A (de) * 1961-11-17 1965-02-15 Bbc Brown Boveri & Cie Lötverbindung an einem Halbleiterelement
EP0224626B1 (de) 1985-10-30 1990-01-31 International Business Machines Corporation Synchronisiertes System für mehrere Signalprozessoren
DE3777995D1 (de) * 1986-12-22 1992-05-07 Siemens Ag Verfahren zur befestigung von elektronischen bauelementen auf einem substrat, folie zur durchfuehrung des verfahrens und verfahren zur herstellung der folie.
DE4040753A1 (de) * 1990-12-19 1992-06-25 Siemens Ag Leistungshalbleiterbauelement
JP3120826B2 (ja) * 1995-08-09 2000-12-25 三菱マテリアル株式会社 パワーモジュール用基板の端子構造
DE59611448D1 (de) * 1995-09-11 2007-12-06 Infineon Technologies Ag Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP2004298962A (ja) * 2003-03-17 2004-10-28 Mitsubishi Materials Corp はんだ接合材及びこれを用いたパワーモジュール基板
EP1716578A4 (de) 2004-02-18 2009-11-11 Virginia Tech Intell Prop Nanomassstab-metallpaste zur verbindung und benutzungsverfahren
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2009094385A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242626A2 (de) * 1986-04-22 1987-10-28 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US4965659A (en) * 1987-06-30 1990-10-23 Sumitomo Electric Industries, Ltd. Member for a semiconductor structure
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
EP1737034A1 (de) * 2004-04-05 2006-12-27 Mitsubishi Materials Corporation Ai/ain-verbindungsmaterial, basisplatte für ein leistungsmodul, leistungsmodul und prozess zur herstellung eines ai/ain-verbindungsmaterials
US20070261778A1 (en) * 2004-10-27 2007-11-15 Jurgen Schulz-Harder Method for the Production of a Metal-Ceramic Substrate or Copper-Ceramic Substrate, and Support to be Used in Said Method
EP1930943A1 (de) * 2005-09-28 2008-06-11 Ngk Insulators, Ltd. Kühlkörpermodul und prozess zu seiner herstellung
DE102006009159A1 (de) * 2006-02-21 2007-08-23 Curamik Electronics Gmbh Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
US20080292874A1 (en) * 2007-05-12 2008-11-27 Semikron Elektronik Gmbh & Co. Kg Sintered power semiconductor substrate and method of producing the substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2382659A1 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140234649A1 (en) * 2011-09-30 2014-08-21 Robert Bosch Gmbh Layered composite of a substrate film and of a layer assembly comprising a sinterable layer made of at least one metal powder and a solder layer
WO2016193038A1 (de) * 2015-06-01 2016-12-08 Siemens Aktiengesellschaft Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
US11037862B2 (en) 2015-06-01 2021-06-15 Siemens Aktiengesellschaft Method for electrically contacting a component by galvanic connection of an open-pored contact piece, and corresponding component module

Also Published As

Publication number Publication date
JP2012513682A (ja) 2012-06-14
CN102265393A (zh) 2011-11-30
AU2009331707A1 (en) 2010-07-01
EP2382659A1 (de) 2011-11-02
JP5602763B2 (ja) 2014-10-08
US20110304985A1 (en) 2011-12-15
DE102008055134A1 (de) 2010-07-01

Similar Documents

Publication Publication Date Title
WO2010072555A1 (de) Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
EP2387477B1 (de) Verfahren zum herstellen einer sinterverbindung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
EP2042260B1 (de) Verfahren und Paste zur Kontaktierung von Metallflächen
EP2761056B1 (de) Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
EP2382660A1 (de) Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils
DE102005047106A1 (de) Leistungshalbleitermodul
EP2721646A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102015118664A1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
EP2928630A1 (de) Verfahren zum verbinden von wenigstens zwei komponenten unter verwendung eines sinterprozesses
DE102011083899A1 (de) Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
EP2382654A1 (de) Hochtemperaturbeständige lötmittelfreie bauelementstruktur und verfahren zum elektrischen kontaktieren
DE102014203306A1 (de) Herstellen eines Elektronikmoduls

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980152200.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09764842

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009764842

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009331707

Country of ref document: AU

ENP Entry into the national phase

Ref document number: 2009331707

Country of ref document: AU

Date of ref document: 20091207

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 3996/CHENP/2011

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 2011542749

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13141947

Country of ref document: US