DE102011083899A1 - Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten - Google Patents

Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten Download PDF

Info

Publication number
DE102011083899A1
DE102011083899A1 DE102011083899A DE102011083899A DE102011083899A1 DE 102011083899 A1 DE102011083899 A1 DE 102011083899A1 DE 102011083899 A DE102011083899 A DE 102011083899A DE 102011083899 A DE102011083899 A DE 102011083899A DE 102011083899 A1 DE102011083899 A1 DE 102011083899A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
layer composite
composite
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011083899A
Other languages
English (en)
Inventor
Daniel Wolde-Giorgis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102011083899A priority Critical patent/DE102011083899A1/de
Priority to PCT/EP2012/068570 priority patent/WO2013045345A2/de
Priority to EP12774969.5A priority patent/EP2761650A2/de
Publication of DE102011083899A1 publication Critical patent/DE102011083899A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29224—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Gegenstand der vorliegenden Erfindung ist ein Schichtverbund (10) insbesondere zum Verbinden von elektronischen Bauteilen (11, 12) umfassend mindestens eine Ausgleichsschicht (40), mindestens zwei Anbindungsschichten (30) und mindestens zwei Verbindungsschichten (20), wobei die Ausgleichsschicht (40) Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung ausgebildet ist, wobei auf mindestens zwei gegenüberliegenden Seiten der Ausgleichsschicht (40) jeweils eine Anbindungsschicht (30) aus Silber aufgebracht ist, und wobei auf den Anbindungsschichten (30) jeweils eine Verbindungsschicht (20) aufgebracht ist, wobei die Verbindungsschichten (20) aus sinterbare und/oder gesintertem Metallpulver ausgebildet sind. Die Erfindung betrifft weiterhin ein Verfahren zur Ausbildung eines erfindungsgemäßen Schichtverbunds (10) sowie eine Schaltungsanordnung (100) enthaltend einen erfindungsgemäßen Schichtverbund (10).

Description

  • Die Erfindung betrifft einen Schichtverbund zum Verbinden von elektronischen Bauteilen, umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten gemäß dem Gegenstand des Anspruchs 1 sowie eine Schaltungsanordnung, enthaltend einen Schichtverbund gemäß dem Gegenstand des Anspruchs 11. Weiterhin betrifft die Erfindung ein Verfahren zur Ausbildung eines Schichtverbunds gemäß dem Gegenstand des Anspruchs 9.
  • Stand der Technik
  • Leistungselektronik wird in vielen Bereichen der Technik eingesetzt. Gerade in elektrischen oder elektronischen Geräten, in welchen große Ströme fließen, ist der Einsatz von Leistungselektronik unumgänglich. Die in der Leistungselektronik notwendigen Stromstärken führen zu einer thermischen Belastung der enthaltenen elektrischen oder elektronischen Komponenten. Eine weitere thermische Belastung ist gegeben durch den Einsatz derartiger elektrischer oder elektronischer Geräte an Betriebsorten mit gegenüber der Raumtemperatur deutlich erhöhter und gegebenenfalls sogar ständig wechselnder Temperatur. Als Beispiele können hierfür Steuergeräte im Automobilbereich genannt werden, welche unmittelbar im Motorraum angeordnet sind.
  • Insbesondere viele Anbindungen zwischen Leistungshalbleitern beziehungsweise Integrierten Schaltungen (IC, englisch: integrated circuit) untereinander sowie an Trägersubstraten, unterliegen schon heute dauerhaften Temperaturbelastungen bis 175 Grad Celsius.
  • Üblicherweise erfolgt eine Anbindung von elektrischen oder elektronischen Komponenten – beispielsweise auf ein Trägersubstrat – durch eine Verbindungsschicht. Als eine derartige Verbindungsschicht sind Lotverbindungen bekannt.
  • Zumeist werden Weichlote eingesetzt, welche Zinn-Silber- oder Zinn-Silber-Kupfer-Legierungen basieren. Besonders bei Anwendungstemperaturen nahe der Schmelztemperatur zeigen derartige Verbindungsschichten jedoch schwindende elektrische und mechanische Eigenschaften, die zu einem Ausfall der Baugruppe führen können.
  • Bleihaltige Lotverbindungen sind bei höheren Einsatztemperaturen einsetzbar als Weichlotverbindungen. Bleihaltige Lotverbindungen sind jedoch durch gesetzliche Bestimmungen aus Gründen des Umweltschutzes hinsichtlich ihrer zulässigen technischen Anwendungen stark beschränkt.
  • Alternativ bieten sich für den Einsatz bei erhöhten beziehungsweise hohen Temperaturen, insbesondere über 200 Grad Celsius, bleifreie Hartlote an. Bleifreie Hartlote weisen in der Regel einen höheren Schmelzpunkt als 200°C auf. Bei der Verwendung von Hartlot zur Ausbildung einer Verbindungsschicht kommen jedoch nur wenige elektrische oder elektronische Komponenten als Fügepartner in Frage, die den hohen Temperaturen beim Schmelzen der Hartlote standhalten können.
  • Einen Ausweg zeigt die Niedertemperaturverbindungstechnologie (NTV) auf, bei der silberhaltige Sinterverbindungen bei bereits wesentlich geringeren Temperaturen als der Schmelztemperatur erzeugt werden können. Anstelle eines Lots wird hierbei eine Paste eingesetzt, die chemisch stabilisierte Silberpartikel und/oder Silberverbindungen enthält. Unter den Sinterbedingungen, insbesondere unter Temperatur- und Druckbeaufschlagung, werden dabei die stabilisierenden Bestandteile ausgebrannt und/oder die Silberverbindungen aufgebrochen, so dass die Silberpartikel beziehungsweise freigesetzten Silberatome untereinander und mit dem Material der Fügepartner in direkten Kontakt kommen. Durch Interdiffusion und/oder Diffusion kann dabei bei bereits deutlich geringeren Temperaturen als der Schmelztemperatur eine hochtemperaturstabile Verbindung ausgebildet werden. Unter Temperaturwechselbeanspruchung können jedoch bei derartigen Sinterverbindungen thermomechanische Spannungen und sogar eine Rissbildung in Halbleiterbauelementen oder sogar im Trägersubstrat auftreten.
  • In der US 2009/0096100 A1 wird eine Verbindung von elektronischen Bauteilen beschrieben, die aus Partikeln hergestellt wird, die einen Kupferkern und eine Silberbeschichtung auf dem Kupferkern aufweisen. Es entsteht eine poröse Verbindungsschicht, in der die Kupferkerne der Partikel eingebettet sind in einem Netzwerk aus Silber. Poröse Schichten haben gewöhnlich eine geringere Wärme- und Stromtragfähigkeit als dichte Schichten.
  • Offenbarung der Erfindung
  • Gegenstand der vorliegenden Erfindung ist ein Schichtverbund, insbesondere zum Verbinden von elektronischen Bauteilen, umfassend mindestens eine Ausgleichsschicht, mindestens zwei Anbindungsschichten und mindestens zwei Verbindungsschichten. Die Ausgleichsschicht ist erfindungsgemäß aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung ausgebildet. Erfindungsgemäß ist auf mindestens zwei gegenüberliegenden Seiten der Ausgleichsschicht jeweils eine Anbindungsschicht aus einem Edelmetall und auf den Anbindungsschichten jeweils eine Verbindungsschicht aufgebracht, wobei die Verbindungsschichten aus sinterbarem und/oder gesintertem Silberpulver ausgebildet sind.
  • Mit einem Schichtverbund der vorliegenden Erfindung kann vorteilhafterweise eine ausgezeichnete Wärmetragfähigkeit und gleichzeitig eine ebenso gute Stromtragfähigkeit erzielt werden, wenn der Schichtverbund zum Verbinden von elektronischen Bauteilen wie zum Beispiel LTCCs, ICs, Halbleiterchips, DBCs und ähnlichen, mit einem elektronischen Substrat oder einer Wärmesenke eingesetzt wird. Insbesondere aufgrund der Kombination einer dichten Ausgleichsschicht aus Aluminium oder Molybän oder aus deren Legierungen mit einer gesinterten und daher im Allgemeinen porösen Verbindungsschicht kann der erfindungsgemäße Schichtverbund eine sehr gute Anpassung der stark unterschiedlichen Wärmeausdehnungskoeffizienten der Fügepartner in der Mikroelektronik leisten.
  • Zudem ist er aber auch neben den genannten vorteilhaften Eigenschaften geeignet, in Hochtemperatur-Anwendungen wie beispielsweise in der Automobilindustrie im Motor- oder Getrieberaum oder in der Kraftwerkstechnik oder in der Photovoltaik langzeitbeständig und wechseltemperaturbeständig auch hohe Stromdichten zu tragen.
  • Weiterhin vorteilhaft kann der Schichtverbund der vorliegenden Erfindung kostengünstig auch großtechnisch hergestellt werden und als vorgefertigtes Bauteil, beispielsweise als sogenannte „Preform“, im Fügeprozess eingesetzt werden. Anders als die bisher hauptsächlich für den genannten Bereich eingesetzten Preforms aus einer gesinterten Silberschicht kann eine verbesserte Anpassung der Wärmeausdehnungskoeffizienten durch die im Kern angeordnete, dichte Anpassungsschicht aus Aluminium oder Molybdän oder aus einer ihrer Legierungen erreicht werden, da einerseits die Wärmeausdehnungskoeffizienten der genannten Materialien vorteilhaft zwischen denen der Fügepartner und auch zwischen dem Koeffizienten der Verbindungsschicht und denen der Fügepartner liegt. So weist Molybdän einen linearen Wärmeausdehnungskoeffizienten von 4.8 × 10–6 K–1 auf. Im Gegensatz dazu weist beispielsweise Silizium als Material eines zu fügenden Wafers einen linearen Wärmeausdehnungskoeffizienten von 2.6 × 10–6 K–1 auf, wohingegen ein üblicher Fügepartner wie beispielsweise Kupfer als Material eines Trägers oder einer Wärmesenke einen linearen Wärmeausdehnungskoeffizienten von 16.5 × 10–6 K–1 aufweist. Andererseits kann die dichte Anpassungsschicht aus weichgelühtem Aluminium oder einem anderen plastisch leicht verformbaren Material ausgeführt sein. Dadurch werden die thermomechanischen Spannungen reduziert, die insbesondere beim Abkühlen der Baugruppe von der Prozesstemperatur auf Raumtemperatur entstehen.
  • Unter dem Begriff der sinterbaren Schicht kann insbesondere eine Schicht aus einem sinterbaren oder mindestens teilweise bereits gesinterten Material, enthaltend mindestens ein Metallpulver verstanden werden. Insbesondere kann die sinterbare Schicht als bereits vorgeformter, beispielsweise flächig ausgebildeter, folienartiger Formkörper (Sinterfolie) ausgestaltet sein. Ein solcher vorgeformter Formkörper kann auch als Vorkörper (Preform) oder Sinterformkörper bezeichnet werden. Das Material der sinterbaren Schicht kann zur Ausbildung des Vorkörpers getrocknet, angesintert und/oder bereits durchgesintert sein. Ein derartiger Sinterformkörper hat den Vorteil, dass dieser mit einer offenen Porosität ausgebildet sein kann. Bereits integrierte stabile Gaskanäle des Sinterformkörpers können dann der Be- und Entlüftung, einer beispielsweise durch Löten hergestellten Fügeverbindung dienen. Ein derartiger Sinterformkörper hat den Vorteil, dass die Vorkörper (Preforms) in einem automatisierten Prozess auf die Baugruppe bestückt werden können. Dadurch entfallen Prozesse zum Pastenauftrag und zur Pastentrocknung.
  • Mit anderen Worten ist erfindungsgemäß anstelle des bisher verwendeten porösen Vollkörpers einer Sinterschicht aus Metall eine Kombination aus einer dichten Ausgleichsschicht im Kern und einer außen darauf angeordneten, gesinterten Verbindungsschicht vorgesehen. Die Haftung zwischen der Ausgleichsschicht und der Verbindungsschicht wird durch eine dünne Anbindungsschicht, bevorzugt aus einem Edelmetall, sicher gestellt. Die erfindungsgemäße Kombination bietet damit gegenüber den bisherigen Lösungen nicht nur verbesserte Eigenschaften in Bezug auf den technischen Einsatz sondern ist auch deutlich kostengünstiger aufgrund der geringeren Materialkosten.
  • Im Rahmen einer Ausführungsform weist die Ausgleichsschicht eine Dicke von 20 µm bis 1000 µm, bevorzugt von 50 µm bis 300 µm auf.
  • Die Ausgleichsschicht wird in der Mikroelektronik mit einer Dicke in dem Bereich von 20 µm bis maximal 1000 µm ausgelegt, um vorteilhaft die gewünschte Anpassung der unterschiedlichen Wärmeausdehnungen bei Temperaturwechseln zu erzielen und gleichzeitig die Vorgaben zum Bauraum und zum Layout des fertigen elektronischen Geräts einhalten zu können. Außerdem werden eine sehr gute Stromtragfähigkeit und eine dauerhafte Temperaturtoleranz auch in Umgebungen mit hohen Temperaturen und großen Temperaturwechseln gewährleistet.
  • Im Rahmen einer weiteren Ausführungsform ist das Edelmetall der Anbindungsschicht ausgewählt aus der Gruppe bestehend aus Silber, Gold, Kupfer, Palladium und Platin.
  • Durch eine Anbindungsschicht aus einem Metall der genannten Gruppe kann vorteilhaft eine gute Haftung der nachfolgenden Verbindungsschicht auf der Ausgleichsschicht gewährleistet werden. Die Anbindungsschicht kann auf jedwede dem Fachmann bekannte Weise auf die Ausgleichsschicht aufgebracht werden, wie zum Beispiel durch elektrolytische, zum Beispiel durch galvanische, Abscheidung, CVD, PVD, durch chemische Reaktion einer Edelmetallverbindung mit einem Reduktionsmittel oder durch Thermolyse einer Edelmetallverbindung. Bevorzugt wird die Anbindungsschicht aus Edelmetall durch galvanische Abscheidung auf die jeweilige Oberfläche der Ausgleichsschicht aufgebracht, da dies großtechnisch erfolgen kann, aber gleichzeitig eine sehr gute Kontrolle der Schichtdicken und der Qualität der Schicht gegeben ist.
  • Im Rahmen einer weiteren Ausführungsform weist die Anbindungsschicht eine Dicke von 0,05 µm bis 20 µm, bevorzugt von 3,0 µm bis 11,0 µm, beispielsweise von 0,05 bis 0,4 µm, auf.
  • Eine Dicke der Anbindungsschicht von 0,05–0,4 µm wird bevorzugt für Edelmetallschichten mit einer optionalen, darunter liegenden diffusionshemmenden Schicht vorgesehen. Beispielsweise kann als Edelmetallschicht eine Ag- oder Au-Schicht vorgesehen werden und als diffusionshemmende Schicht kann in diesem Fall eine diffusionshemmende Schicht aus Ni, NiP oder NiV darunter liegend angeordnet sein.
  • Insbesondere aus Kostengründen kann die Anbindungsschicht durch den Einsatz einer diffusionshemmenden Schicht vergleichsweise dünn ausgelegt werden, ohne dass die Funktion als Haftvermittlungsschicht zwischen der Ausgleichsschicht und der Verbindungsschicht beeinträchtigt wird. Die Anbindungsschicht wird vorteilhaft ebenfalls als dichte Schicht ausgeführt, so dass die Ansinterung an die Ausgleichsschicht optimal erfolgen kann.
  • Im Rahmen einer weiteren Ausführungsform weist die Verbindungsschicht eine Dicke von 5 µm bis 75 µm, bevorzugt von 20 µm bis 30 µm, auf.
  • Die Dicke der Verbindungsschicht richtet sich nach den Anforderungen der zu fertigenden Baugruppe, insbesondere in Bezug auf die Einsatztemperaturen, die möglichen mechanischen Belastungen der Baugruppe sowie die erwartete Stromdichte. Vor dem Hintergrund der hohen Materialkosten in Bezug auf die im Allgemeinen eingesetzten Silbersinterschichten sollte die Verbindungsschicht möglichst dünn ausgeführt sein und gleichzeitig die nötigen Eigenschaften in Bezug auf die Temperaturwechselfestigkeit, die Stromtragfähigkeit und die Dauerfestigkeit sicherstellen.
  • Im Rahmen einer weiteren Ausführungsform ist der Schichtverbund auf einer Trägerfolie aufgebracht. Die Trägerfolie kann eine Kunststofffolie, insbesondere eine Polyesterfolie, eine Polyethylenterephthalat(PET)-Folie, eine Polyethylen(PE)- oder Polypropylen(PP)-Folie sein. Trägerfolien aus den genannten Materialien weisen vorteilhafterweise eine gute Bedruckbarkeit und eine hohe Beständigkeit auf. Die Trägerfolien können mit besonders geeigneten glatten oder strukturierten Oberflächen in den geforderten, geringen Dicken erzeugt werden. Hierdurch können Hohlräume in der Verbindung mit der Verbindungsschicht weitmöglichst vermindert werden und/oder die Verbindungsschicht kann möglichst Hohlraum-frei (voidfrei) hierauf aufgebracht. Auf die Trägerfolien kann vorteilhafterweise eine hohe Zugkraft übertragen werden wobei diese dabei einen besonders geringen Verzug zeigen. Dies ist insbesondere im Hinblick auf eine Serienfertigung, insbesondere auch in kontinuierlichen Prozessen günstig. Beispielsweise erlauben diese Eigenschaften höhere Verarbeitungsgeschwindigkeiten, die Trägerfolien zeigen ein geringes Risiko von Rissen. In Rolle-zu-Rolle Prozessschritten können die Trägerfolien in längeren Rollen eingesetzt werden, was die Anzahl der notwendigen Rollenwechsel verringert. Ein weiterer Vorteil ist, dass Trägerfolien aus den genannten Materialien eine eventuell entstehende elektrostatische Aufladung ableiten können.
  • Im Rahmen einer weiteren Ausführungsform ist der Schichtverbund in einer Vielzahl von einzelnen sinterbaren Formteilen auf der Trägerfolie aufgebracht.
  • Mit anderen Worten kann auf diese Weise ein Großnutzen zur Verfügung gestellt werden, wie er für eine großtechnische Serienproduktion in der Mikroelektronik benötigt wird. Hierdurch ist es erstmals möglich, eine kontinuierliche oder serielle Fertigung von elektronischen Bauteilen in einem modularen Aufbau auch in Bezug auf die elektrische Anbindung der Bauteile und Substrate zu erreichen. Neben der Inlinefähigkeit der zur Verfügung gestellten einzelnen Formteile mit jeweils darauf aufgebrachter Sinterschicht ist außerdem eine vereinfachte Qualitätsüberwachung und die erleichterte Einhaltung von Toleranzen hervorzuheben.
  • Im Rahmen einer weiteren Ausführungsform ist das elektronische Bauteil ein Schaltungsträger, insbesondere ein DBC-Substrat, ein LTCC-Substrat, ein Stanzgitter, eine Leiterplatte oder ein aktives Bauelement, insbesondere ein Leistungshalbleiter oder IC, oder ein Trägersubstrat oder eine Wärmesenke.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit dem erfindungsgemäßen Verfahren, der erfindungsgemäßen Schaltungsanordnung sowie den Figuren verwiesen.
  • Die Erfindung betrifft weiterhin ein Verfahren zur Ausbildung eines Schichtverbunds, insbesondere der vorstehend in verschiedenen Ausführungsformen beschriebenen Art, umfassend folgende Schritte:
    – Ausbilden eines Rohschichtverbunds (10a) durch die folgenden Schritte:
    a) Bereitstellen einer Ausgleichsschicht (40) aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung,
    b) Aufbringen einer Anbindungsschicht (30) aus einem Edelmetall jeweils auf gegenüberliegenden Seiten der Ausgleichsschicht (40),
    c) Aufbringen einer Verbindungsschicht (20) aus sinterbarem und/oder gesintertem Metallpulver, insbesondere aus Silberpulver, jeweils auf den sich gegenüberliegenden Anbindungsschichten (30),
    – Temperaturbehandeln des Rohschichtverbunds (10a).
  • Im Rahmen des erfindungsgemäßen Verfahrens zur Herstellung eines Schichtverbunds zum Verbinden von elektronischen Bauteilen kann zunächst auf eine Ausgleichsschicht aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung auf gegenüberliegenden Seite eine Anbindungsschicht aufgebracht werden. Die Anbindungsschicht ist aus einem Edelmetall gebildet und stellt wie die Ausgleichsschicht eine dichte Schicht dar. Die Anbindungsschicht kann auf jedwede dem Fachmann bekannte Art und Weise auf die Ausgleichsschicht aufgebracht werden, wie zum Beispiel durch elektrolytische, zum Beispiel durch galvanische, Abscheidung, CVD, PVD, durch chemische Reaktion einer Edelmetallverbindung mit einem Reduktionsmittel, durch Laminieren eines Edelmetallfilms, oder durch Thermolyse einer Edelmetallverbindung. Bevorzugt wird die Anbindungsschicht aus Edelmetall durch galvanische Abscheidung auf die jeweilige Oberfläche der Ausgleichsschicht aufgebracht.
  • Das Aufbringen der sinterbaren Verbindungschicht kann zum Beispiel in Form einer sinterbaren Paste durch ein Druckverfahren, beispielsweise durch Siebdruck oder Stempeldruck, durch Rakeln oder durch Dispensen erfolgen.
  • Im Rahmen einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Temperaturbehandlung bei einer Temperatur unterhalb der Schmelztemperatur des Materials der Verbindungsschicht durchgeführt.
  • Im Rahmen einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird entweder der Rohschichtverbund oder der Schichtverbund zwischen zwei zu verbindenden elektronischen Bauteilen platziert und mittels Druck- und/oder Temperaturbehandlung eine elektrisch und thermisch leitende stoffschlüssige Verbindung der Bauteile hergestellt.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit dem erfindungsgemäßen Schichtverbund, der erfindungsgemäßen Schaltungsanordnung sowie den Figuren verwiesen.
  • Die Erfindung betrifft weiterhin eine Schaltungsanordnung enthaltend einen erfindungsgemäßen Schichtverbund wie er vorstehend in verschiedenen Ausführungsformen beschrieben wurde, insbesondere für elektronische Schaltungsanordnungen, insbesondere für die Automobilserienproduktion.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die Erläuterungen im Zusammenhang mit dem erfindungsgemäßen Schichtverbund, dem erfindungsgemäßen Verfahren sowie den Figuren verwiesen.
  • Figuren
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Figuren veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Figuren nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Gleiche Bauteile oder Bauteile gleicher Funktion sind zur Vereinfachung mit den selben Bezugszeichen gekennzeichnet. Es zeigen
  • 1 einen schematischen Querschnitt durch eine erste Ausführungsform eines erfindungsgemäßen Schichtverbunds;
  • 2 einen schematischen Querschnitt durch eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung und
  • 3 einen schematischen Querschnitt durch eine zweite Ausführungsform eines erfindungsgemäßen Schichtverbunds.
  • Die 1 zeigt einen Querschnitt durch eine erste Ausführungsform eines Schichtverbunds 10, der eine Ausgleichsschicht 40, zwei Anbindungsschichten 30 und zwei Verbindungsschichten 20 umfasst. Die Anbindungsschichten 30 sind auf zwei gegenüberliegenden Oberflächen-Seiten der Ausgleichsschicht 40 angeordnet. In dem gezeigten Ausführungsbeispiel des erfindungsgemäßen Schichtverbunds 10 sind die Verbindungsschichten 20 weiterhin derart vorgesehen, dass sie auf der der Ausgleichsschicht 40 gegenüberliegenden Seite der jeweiligen Anbindungsschicht 30 aufgebracht sind. Mit anderen Worten ergibt sich hierdurch ein sandwichartiger Aufbau, wobei die Ausgleichsschicht 40 den Kern des Schichtverbunds 10 darstellt. Die Ausgleichsschicht 40 kann erfindungsgemäß aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung ausgebildet sein. Die Anbindungsschichten 30 sind aus Silber und die Verbindungsschichten 20 sind aus sinterbarem und/oder gesintertem Silberpulver ausgebildet. Die Anbindungsschichten können beispielsweise galvanisch auf die Ausgleichsschicht 40 aufgebracht sein. Der erfindungsgemäße Schichtverbund 10 kann einfach und, insbesondere gegenüber den bisher reinen Silbersinterschichten, kostengünstiger hergestellt werden. Der Schichtverbund 10 besitzt dabei eine besonders gute elektrische und thermische Leitfähigkeit. Diese Eigenschaften sind insbesondere für das Fügen von elektronischen Bauteilen 11, 12 günstig im Hinblick auf eine gute Entwärmung und einen geringen Verlust elektrischer Leistung.
  • Die 2 zeigt einen schematischen Querschnitt durch eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung 100, die den in 1 gezeigten Schichtverbund 10 enthält. Der sandwichartig aufgebaute Schichtverbund 10 mit der Ausgleichsschicht 40, den Anbindungsschichten 30 und den Verbindungsschichten 20 verbindet die auf den Verbindungsschichten 20 angeordneten elektronischen Bauteile 11 und 12 miteinander. Die elektronischen Bauteile können beispielsweise Schaltungsträger, insbesondere ein DBC-Substrat, ein LTCC-Substrat, ein Stanzgitter, eine Leiterplatte oder ein aktives Bauelement, insbesondere ein Leistungshalbleiter oder IC, oder ein Trägersubstrat oder eine Wärmesenke sein. Die mit dem erfindungsgemäßen Schichtverbund 10 hergestellten Fügeverbindungen von elektronischen Bauteilen 11, 12 sind besonders temperaturwechselfest und dauerhaft zuverlässig. Daher zeigen vorteilhafterweise auch die erfindungsgemäßen Schaltungsanordnungen 100 eine gute Temperaturwechsellastfestigkeit und dauerhafte Stabilität.
  • Die 3 zeigt eine Ausführungsform eines erfindungsgemäßen Schichtverbunds 10, in der dieser in einer Vielzahl von einzelnen sinterbaren Formteilen 10a, 10b, 10c, 10d auf einer Trägerfolie 50 angeordnet ist. Nur zum Zweck der Übersichtlichkeit sind lediglich vier sinterbare Formteile 10a, 10b, 10c, 10d ohne die Darstellung der einzelnen Schichten 40, 30 und 20 des Schichtverbunds 10 gezeigt. Im Detail wird das Aufbringen auf die Trägerfolie derart ausgeführt, dass eine Verbindungsschicht 20 die Trägerfolie kontaktiert. Gegenüberliegend zur Trägerfolie schließt sich eine Anbindungsschicht 30 an, auf die eine Ausgleichsschicht 40 folgt, welche in umgekehrter Abfolge eine Anbindungsschicht 30 und eine Verbindungsschicht 20 aufweist, optional mit einem bereits darauf befestigten elektronischen Bauteil 11 oder 12. Es ist selbstverständlich möglich deutlich mehr dieser sinterbaren Formteile 10a, 10b, 10c, 10d auf der Trägerfolie 50 anzuordnen und diese gemeinsam zu prozessieren. Die Herstellung des Schichtverbunds 10 kann besonders kostengünstig und mit hoher Fertigungskapazität erfolgen und kann darüber hinaus problemlos in vorhandene Prozesse einer Baugruppenfertigung integriert werden. Man spricht in diesem Zusammenhang auch von guter Inlinefähigkeit. Dies ist insbesondere für eine Serienfertigung von elektronischen Baugruppen und Schaltungsanordnungen 100 vorteilhaft.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2009/0096100 A1 [0009]

Claims (12)

  1. Schichtverbund (10) zum Verbinden von elektronischen Bauteilen (11, 12) umfassend mindestens eine Ausgleichsschicht (40), mindestens zwei Anbindungsschichten (30) und mindestens zwei Verbindungsschichten (20), wobei die Ausgleichsschicht (40) aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung ausgebildet ist, wobei auf mindestens zwei gegenüberliegenden Seiten der Ausgleichsschicht (40) jeweils eine Anbindungsschicht (30) aus einem Edelmetall aufgebracht ist, und wobei auf den Anbindungsschichten (30) jeweils eine Verbindungsschicht (20) aufgebracht ist, wobei die Verbindungsschichten (20) aus sinterbarem und/oder gesintertem Metallpulver ausgebildet sind.
  2. Schichtverbund (10) nach Anspruch 1 dadurch gekennzeichnet, dass die Ausgleichsschicht (40) eine Dicke von 20 µm bis 1000 µm, bevorzugt von 50 µm bis 300 µm aufweist.
  3. Schichtverbund nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Edelmetall der Anbindungsschicht (30) ausgewählt ist aus der Gruppe bestehend aus Silber, Gold, Kupfer, Palladium und Platin.
  4. Schichtverbund nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass die Anbindungsschicht (30) eine Dicke von 0,05 µm bis 20 µm, bevorzugt von 3,0 µm bis 11,0 µm aufweist.
  5. Schichtverbund (10) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verbindungsschicht (20) eine Dicke von 5 µm bis 75 µm, bevorzugt von 20 bis 30 µm, aufweist.
  6. Schichtverbund (10) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Schichtverbund (10) auf einer Trägerfolie (50) aufgebracht ist.
  7. Schichtverbund (10) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Schichtverbund (10) in einer Vielzahl von einzelnen sinterbaren Formteilen (10a, 10b, 10c, 10d ...) auf der Trägerfolie (50) aufgebracht ist.
  8. Schichtverbund (10 nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (11, 12) ein Schaltungsträger, insbesondere ein DBC-Substrat, ein LTCC-Substrat, ein Stanzgitter, eine Leiterplatte oder ein aktives Bauelement, insbesondere ein Leistungshalbleiter oder IC, oder ein Trägersubstrat oder eine Wärmesenke ist.
  9. Verfahren zur Ausbildung eines Schichtverbunds (10), insbesondere nach einem der vorherigen Ansprüche 1 bis 8, umfassend folgende Schritte: – Ausbilden eines Rohschichtverbunds (10a) durch die folgenden Schritte: a) Bereitstellen einer Ausgleichsschicht (40) aus Aluminium oder Molybdän, einer Aluminium- oder Molybdänlegierung, aus einem Metall-Matrix-Material aus Aluminium und Siliziumcarbid oder aus Aluminium und Kupfercarbon, oder aus einer Kupfer-Molybdän-Legierung, b) Aufbringen einer Anbindungsschicht (30) aus einem Edelmetall jeweils auf gegenüberliegenden Seiten der Ausgleichsschicht (40), c) Aufbringen einer Verbindungsschicht (20) aus sinterbarem und/oder gesintertem Metallpulver, insbesondere aus Silberpulver, jeweils auf den sich gegenüberliegenden Anbindungsschichten (30), – Temperaturbehandeln des Rohschichtverbunds (10a).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Temperaturbehandlung bei einer Temperatur unterhalb der Schmelztemperatur des Materials der Verbindungsschicht (20) durchgeführt wird.
  11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass entweder der Rohschichtverbund (10a) oder der Schichtverbund (10) zwischen zwei zu verbindenden elektronischen Bauteilen (11, 12) platziert und mittels Druck- und/oder Temperaturbehandlung eine elektrisch und thermisch leitende stoffschlüssige Verbindung der Bauteile (11, 12) hergestellt wird.
  12. Schaltungsanordnung (100) enthaltend einen Schichtverbund (10) gemäß einem der Ansprüche 1 bis 8, insbesondere für elektronische Schaltungsanordnungen für die Automobilserienproduktion.
DE102011083899A 2011-09-30 2011-09-30 Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten Withdrawn DE102011083899A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011083899A DE102011083899A1 (de) 2011-09-30 2011-09-30 Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
PCT/EP2012/068570 WO2013045345A2 (de) 2011-09-30 2012-09-20 Schichtverbund zum verbinden von elektronischen bauteilen umfassend eine ausgleichsschicht, anbindungsschichten und verbindungsschichten
EP12774969.5A EP2761650A2 (de) 2011-09-30 2012-09-20 Schichtverbund zum verbinden von elektronischen bauteilen umfassend eine ausgleichsschicht, anbindungsschichten und verbindungsschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011083899A DE102011083899A1 (de) 2011-09-30 2011-09-30 Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten

Publications (1)

Publication Number Publication Date
DE102011083899A1 true DE102011083899A1 (de) 2013-04-04

Family

ID=47044985

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083899A Withdrawn DE102011083899A1 (de) 2011-09-30 2011-09-30 Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten

Country Status (3)

Country Link
EP (1) EP2761650A2 (de)
DE (1) DE102011083899A1 (de)
WO (1) WO2013045345A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3174656A1 (de) * 2014-07-28 2017-06-07 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden von bauelementen durch drucksintern
CN108352370A (zh) * 2016-09-06 2018-07-31 古德系统有限公司 用于高功率元件的散热板
DE102020216053A1 (de) 2020-12-16 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung mit einer porösen Sinterschicht
WO2024017548A1 (de) * 2022-07-18 2024-01-25 Siemens Aktiengesellschaft Sinterpreform, anordnung mit sinterverbindung und verfahren zur herstellung einer sinterverbindung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068853A1 (ja) 2013-11-11 2015-05-14 新日鐵住金株式会社 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0477600A1 (de) * 1990-09-26 1992-04-01 Siemens Aktiengesellschaft Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
US20090096100A1 (en) 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
DE102008055138A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Hochtemperaturbeständige lötmittelfreie Bauelementstruktur und Verfahren zum elektrischen Kontaktieren
DE102010001666A1 (de) * 2010-02-08 2011-08-11 Robert Bosch GmbH, 70469 Elektrisches oder elektronisches Verbundbauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
EP0477600A1 (de) * 1990-09-26 1992-04-01 Siemens Aktiengesellschaft Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
US20090096100A1 (en) 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3174656A1 (de) * 2014-07-28 2017-06-07 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden von bauelementen durch drucksintern
EP3174656B1 (de) * 2014-07-28 2021-07-07 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden von bauelementen durch drucksintern
CN108352370A (zh) * 2016-09-06 2018-07-31 古德系统有限公司 用于高功率元件的散热板
DE102020216053A1 (de) 2020-12-16 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung mit einer porösen Sinterschicht
WO2024017548A1 (de) * 2022-07-18 2024-01-25 Siemens Aktiengesellschaft Sinterpreform, anordnung mit sinterverbindung und verfahren zur herstellung einer sinterverbindung

Also Published As

Publication number Publication date
WO2013045345A3 (de) 2013-05-30
EP2761650A2 (de) 2014-08-06
WO2013045345A2 (de) 2013-04-04

Similar Documents

Publication Publication Date Title
EP2761056B1 (de) Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
EP2760613B1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
DE102011083899A1 (de) Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE102009022660B3 (de) Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
EP2042260A2 (de) Verfahren und Paste zur Kontaktierung von Metallflächen
EP2382659A1 (de) Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
EP1620892A2 (de) Verbundwerkstoff sowie elektrischer schaltkreis oder elektrisches modul
WO2010072667A1 (de) Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils
DE10207109A1 (de) Keramische Leiterplatte
EP2382654A1 (de) Hochtemperaturbeständige lötmittelfreie bauelementstruktur und verfahren zum elektrischen kontaktieren
DE102017102389A1 (de) Leistungselektronikmodule
CH660176A5 (de) Metall-keramik-verbundelement und verfahren zu dessen herstellung.
DE102010025311B4 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat, Verwendung des Verfahrens und Materialverbund
WO2013045367A2 (de) Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff
WO2017140574A1 (de) Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102011018544A1 (de) Verfahren zum Fügen zweier Fügeflächen
DE102014106694B3 (de) Verfahren zur Metallisierung zumindest eines plattenförmigen Keramiksubstrates sowie Metall-Keramik-Substrat
DE102023202632A1 (de) Leistungsmodul und Schaltungsträger hierfür mit Grundmetallschicht und Plattierungsmetallschicht
WO2013013956A2 (de) Schichtverbund aus einer schichtanordnung und einer elektrischen oder elektronischen komponente
DE102014112365A1 (de) Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat
DE102023202634A1 (de) Verfahren zur Herstellung eines Leitungsmoduls mit angesintertem Kühlkörper
WO2021122034A1 (de) Verfahren zur herstellung eines metall-keramik-substrats und metall-keramik-substrat, hergestellt mit einem solchen verfahren

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination