CN117321759A - 用于功率应用的电路封装件 - Google Patents
用于功率应用的电路封装件 Download PDFInfo
- Publication number
- CN117321759A CN117321759A CN202180098098.7A CN202180098098A CN117321759A CN 117321759 A CN117321759 A CN 117321759A CN 202180098098 A CN202180098098 A CN 202180098098A CN 117321759 A CN117321759 A CN 117321759A
- Authority
- CN
- China
- Prior art keywords
- pcb
- package
- leads
- center blade
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 5
- LVROLHVSYNLFBE-UHFFFAOYSA-N 2,3,6-trichlorobiphenyl Chemical compound ClC1=CC=C(Cl)C(C=2C=CC=CC=2)=C1Cl LVROLHVSYNLFBE-UHFFFAOYSA-N 0.000 description 23
- 230000008901 benefit Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
根据一个或多个实施例,提供一种电路封装件(32),其被配置为位于印刷电路板PCB(24)和散热器(26)上。所述电路封装件(32)包括具有第一表面(36)的主体部分(34),以及在逻辑平面(46)上并且固定在所述主体部分(34)的所述第一表面(36)上的多个引线(40),其中所述多个引线(40)可定位为与所述PCB(24)接触。所述电路封装件(32)包括固定至所述主体部分(34)并且在基本上垂直于所述逻辑平面(46)的方向上延伸的中心叶片(42),其中所述中心叶片(42)被配置用于支撑在所述逻辑平面(46)附近的至少一个晶体管管芯(12),并且充当在所述至少一个晶体管管芯(12)和所述散热器(26)之间的热界面。
Description
技术领域
电子电路封装件,并且特别是用在诸如在无线通信中使用的功率放大器中的电路封装件。
背景技术
网络节点依靠功率放大器来执行一个或多个功能,诸如无线传输。功率放大器在网络节点无线电中是一个具有挑战性的领域,因为功率放大器可能需要满足严格的性能要求,诸如增益、输出功率和效率等,同时,除了极端的室外温度环境之外,可能需要仔细考虑热问题,以便适当地管理功率放大器产生的热量。功率放大器可能仍然需要通过数字预失真(DPD)来线性化,以满足带外发射的要求。进一步地,功率放大器还可能需要满足积极的成本目标,这可能至少部分地由封装设计来决定。这些不同的因素导致高性能且低成本的功率晶体管封装件的重要性。
在其中功率放大器支路通常提供40瓦或更高的平均输出功率(归类为高功率范围)的网络节点无线电中,气腔塑料(ACP)封装件广泛用于功率晶体管封装。如图1中所示,ACP封装功率晶体管由若干个部件组成,即凸缘、窗框、输入和输出引线以及罩盖。如图1中图示,ACP封装功率晶体管10(也称为ACP封装件10)需要若干个专门的制造步骤来完成,诸如窗框16附接(至凸缘14上)、输入/输出引线20附接、晶体管管芯12附接、接合线18的引线键合以及最后的盖22密封。所有的封装部件和制造步骤都增加整个ACP封装件10的成本。即,ACP封装件10由若干个部分组成,因此需要几个专门的制造工艺来完成,这增加整个ACP封装件10的成本。事实上,ACP封装件10的大部分成本是由于封装和制造成本,而不是功率晶体管管芯12/IPD本身。
在安装ACP封装件10时,在印刷电路板(PCB)上切出具有适当尺寸的槽以便“容纳”ACP封装件10。图2为基于ACP封装件的装置23的一部分的截面图,其中ACP封装件10安装在PCB 24上。ACP封装件10通过将输入/输出引线20焊接至PCB 24的顶侧(即,焊接至PCB 24上的迹线)而被安装至承载PCB 24上,同时凸缘14被直接焊接至散热器26上。这允许ACP封装件10实现良好的散热。
除了高封装成本,ACP封装件10的另一缺点为使用导致封装寄生效应的窗框16。由于窗框16通常由介电材料制成,因此输入/输出引线20-窗框16-凸缘14重叠的区域形成平行板电容器。实际上,这在ACP封装件10的输入和输出两侧产生并联封装电容。这些并联封装电容不利地限制晶体管性能,并且导致宽带功率放大器的带宽限制。
另一方面,在其中功率放大器支路通常提供10~15瓦范围的平均输出功率(中等功率范围)的有源天线系统(AAS)无线电中,经常使用塑料二次成型四方扁平无引线(QFN)类型的封装件。QFN封装件最初是为低功率应用而设计的,并且封装设计针对低封装寄生效应和低制造成本进行优化。QFN封装件利用封装件的所有四个侧面。如果仅需要/使用两个侧面,则这被称为DFN封装件或双扁平无引线封装件。然而,如下文使用的,QFN可被用作可对应于QFN、DFN等的通用术语。
用于QFN封装的制造步骤可从期望的裸引线框架开始,其中立即执行管芯附接和引线键合。之后,整个条带经历模制密封,并且最终完全切割成单独的QFN封装件27,其在图3中示出,其中除了输入/输出引线20的配置和下面讨论的其他差异之外,QFN封装件27包括类似于ACP封装件10的输入/输出引线20、盖22(即,密封件)和凸缘14(也称为中心叶片(paddle)14)。
与ACP封装件10相比,QFN封装件27不需要单独的窗框16。特别地,因为QFN封装件27不使用窗框16,所以它不具有由窗框16引起的并联封装电容(像ACP封装件10那样),因此提供低封装寄生效应。此外,输入/输出引线20和凸缘14被设计在裸引线框架中。这通过减少零件数量和制造步骤而降低制造成本。
在图4中图示基于QFN封装件的装置29的一部分的截面图,并且包括直接安装在承载PCB 24的顶侧上的QFN封装件27,这是因为输入/输出引线20和中心叶片14在同一水平面上。进一步地,为了提供额外的散热,提供由紧密间隔的通孔28的二维阵列组成的通孔28场域,该通孔28竖直地定位在承载PCB 24中的中心叶片14下方,用于增加至散热器26的散热。然而,即使对于中等功率范围的应用,通孔28场域通常也不足以提供必要的散热,因此,如图5中图示,对于基于QFN的装置29通常需要在承载PCB 24中嵌入铜币30。特别地,嵌入的硬币30(诸如,铜币30)允许从中心叶片14至散热器26的散热。
虽然嵌入的硬币30可增强至散热器26的热传递,但是嵌入的硬币30不利地增加无线电板的制造成本。而且,在具有多个发射器支路的AAS型无线电PCB板中,所需的嵌入硬币30的数量可能会非常快地增加。嵌入硬币的另一个意想不到的结果为增加的界面层——中心叶片14和硬币30之间的界面层。除了CTE失配之外,该界面很少能够完美/最佳地焊接在一起,并且实际上经常形成气泡空隙。这些气泡的添加增加界面的总热阻,从而减少热传递。
发明内容
一些实施例有利地提供用在诸如在无线通信中使用的功率放大器中的电路封装件。如上所述,存在与ACP封装件和QFN封装件两者相关联的优点和缺点。本公开的一个或多个实施例有利地描述一种电路封装件,其结合ACP封装件和QFN封装件两者的一个或多个优点,同时消除它们的一个或多个缺点。
在一个或多个实施例中,在本文中描述的电路封装件基于QFN封装件,但是被配置为在引线和中心叶片之间具有高度偏移。在物理上,电路封装件可能看起来有点介于ACP封装件和QFN封装件“之间”或者作为ACP封装件和QFN封装件的混合。由于其低寄生效应和低成本的优势,从QFN封装件开始,在引线和中心叶片之间配置高度上的偏移。这使得偏移的QFN封装件能够类似于ACP封装件的情况,安装为将引线焊接在承载PCB的顶侧上,同时其中心叶片直接焊接至散热器,从而为散热器提供良好的热传递。因此,这种电路封装件或偏移的QFN封装件结合ACP封装件和QFN封装件两者的一个或多个优点,同时消除它们的一个或多个缺点。
根据本公开的一个方面,提供一种电路封装件,其被配置为位于印刷电路板PCB和散热器上。该电路封装件包括具有第一表面的主体部分,以及在逻辑平面上并且固定在主体部分的第一表面上的多个引线,其中多个引线可定位为与PCB接触。电路封装件包括固定至主体部分并且在基本上垂直于逻辑平面的方向上延伸的中心叶片,其中中心叶片被配置用于支撑在逻辑平面附近的至少一个晶体管管芯,并且充当至少一个晶体管管芯和散热器之间的热界面。
根据一个或多个实施例,中心叶片的第一端位于逻辑平面上,并且中心叶片的第二端可位于散热器上。根据一个或多个实施例,中心叶片的第一端位于与逻辑平面偏移的位置处,并且中心叶片的第二端可位于散热器上。根据一个或多个实施例,多个引线被定位为防止多个引线和中心叶片之间在垂直于逻辑平面的方向上的重叠。
根据一个或多个实施例,中心叶片包括延伸的接地导体。根据一个或多个实施例,电路封装件可位于PCB的槽中。根据一个或多个实施例,多个引线可定位为与PCB的第一侧上的信号迹线接触,其中散热器位于PCB的第二侧上,并且中心叶片被配置为延伸穿过PCB的第一侧和第二侧之间的槽。
根据一个或多个实施例,电路封装件包括延伸超过逻辑平面并且平行于中心叶片的至少一个延伸部分。根据一个或多个实施例,多个引线被配置为直接焊接至PCB,并且中心叶片被配置为直接焊接至散热器。
根据本公开的另一方面,提供一种功率放大器。该功率放大器包括印刷电路板、散热器和位于印刷电路板PCB和散热器上的功率晶体管封装件。该功率晶体管封装件包括具有第一表面的主体部分和固定在主体部分的第一表面上并且在逻辑平面上的多个引线,其中多个引线可定位为与PCB接触。功率晶体管封装件包括固定至主体部分并且在基本上垂直于逻辑平面的方向上延伸的中心叶片,其中中心叶片被配置用于支撑在逻辑平面附近的至少一个晶体管管芯,并且充当在至少一个晶体管管芯和散热器之间的热界面。
根据一个或多个实施例,中心叶片的第一端沿着逻辑平面定位,并且中心叶片的第二端可位于散热器上。根据一个或多个实施例,中心叶片的第一端位于与逻辑平面偏移的位置处,并且中心叶片的第二端位于散热器上。根据一个或多个实施例,多个引线被定位为防止多个引线和中心叶片之间在垂直于逻辑平面的方向上的重叠。
根据一个或多个实施例,中心叶片包括延伸的接地导体。根据一个或多个实施例,功率晶体管封装件可位于PCB的槽中。根据一个或多个实施例,多个引线可定位为与PCB的第一侧上的信号迹线接触,其中散热器位于PCB的第二侧上,并且中心叶片被配置为延伸穿过PCB的第一侧和第二侧之间的槽。
根据一个或多个实施例,功率晶体管封装件包括延伸超过逻辑平面并且平行于中心叶片的至少一个延伸部分。根据一个或多个实施例,多个引线被配置为直接焊接至PCB,并且中心叶片被配置为直接焊接至散热器。
附图说明
当结合所附附图考虑时,通过参考随后的详细描述,将更容易理解对本实施例及其伴随的优点和特征的更完整的理解,在附图中:
图1为ACP封装件的部件图;
图2为基于ACP封装件的装置的一部分的示例的截面图;
图3为示例性QFN封装件的透视仰视图;
图4为基于QFN封装件的装置的一部分的示例的截面图;
图5为基于QFN封装件的装置的一部分的另一示例的截面图;
图6为根据本公开的示例性电路封装件的顶部透视图;
图7为根据本公开的一个或多个实施例的电路封装件的底部的透视图;
图8为根据本公开的一个或多个实施例的电路封装件的前视图;
图9为根据本公开的一个或多个实施例的电路封装件的仰视图;和
图10为根据本公开的一个或多个实施例的功率放大器布置的一部分的截面图;
图11为根据本公开的一个或多个实施例的另一电路封装件的前视图;以及
图12为根据本公开的一个或多个实施例的另一电路封装件的前视图。
具体实施方式
在详细描述示例性实施例之前,应注意,这些实施例主要存在于与用在功率放大器(诸如在无线通信中使用的那些)中的电路封装件相关的部件的组合中。
相应地,部件在适当的地方用附图中的常规标记来表示,仅示出与理解实施例相关的那些具体细节,以便不会用对受益于在本文中描述的本领域普通技术人员来说显而易见的细节来模糊本公开。
如在本文中使用的,关系术语,诸如“第一”和“第二”、“顶部”和“底部”等,可仅用于将一个实体或元件与另一实体或元件区分开,而不一定要求或暗示这些实体或元件之间的任何物理或逻辑关系或顺序。
如上所述,存在与ACP型封装件和QFN型封装件两者相关联的优点和缺点。在本文中描述的电路封装件有利地结合ACP封装件和QFN封装件两者的优点,同时消除它们的缺点。进一步地,电路封装件适用于中等功率晶体管和高功率晶体管两者。
再次参考附图,其中相同的附图标记指代相同的元件,图6为根据本公开的一个或多个实施例的示例性电路封装件32的顶部透视图。电路封装件32包括具有第一表面36和第二表面38的主体部分34。第一表面36的至少一部分可与第二表面38的至少一部分相反。多个引线40(统称为引线40)可固定在主体部分34的第一表面36上。中心叶片42可固定至主体部分34。中心叶片42被配置为支撑至少一个晶体管管芯12并且充当在至少一个晶体管管芯12和散热器26之间的热界面,如下所述。主体部分34可进一步包括至少一个延伸部分44,该延伸部分44被配置为平行于或基本平行于中心叶片42延伸。至少一个延伸部分44可从第一表面36和/或逻辑平面(如下所述)延伸。
图7为根据本公开的一个或多个实施例的电路封装件32的底部的透视图。图7的电路封装件32包括固定至第一表面36的相对侧的两个引线40。在一个或多个实施例中,第一表面36限定多个凹陷(例如,切口、凹处),引线40固定在这些凹陷中,使得引线40的一侧与第一表面36齐平。可替换地,一个或多个引线的一个或多个侧面可安装在没有任何凹陷的第一表面36上。
图8为根据本公开的一个或多个实施例的电路封装件32的前视图。特别地,图8图示逻辑平面46,其中多个引线40位于逻辑平面46上(即,多个引线40中的每一个的一侧位于逻辑平面46上),并且中心叶片42和延伸部分44被配置为在基本上垂直于逻辑平面46的方向上延伸。在一个或多个实施例中,延伸部分44延伸超过逻辑平面46并且平行于中心叶片42。而且,在图8的示例中,中心叶片42位于逻辑平面46上。然而,在一个或多个实施例中,中心叶片42位于与逻辑平面46偏移的位置处。图9为根据本公开的一个或多个实施例的电路封装件32的仰视图。
进一步地,在一个或多个实施例中,根据本公开的原理,多于两个引线40可结合至电路封装件32中。例如,可在第一表面36的一个或多个侧面上添加额外的引线40。而且,图6至图9中的电路封装件32对应于DFN型封装件(即,双扁平无引线-仅输入侧和输出侧),但是在本文中描述的教导不仅限于DFN,并且不限于固定形状,因为电路封装件32可被配置为矩形形状或其他形状,并且也可容纳具有多个输入部和输出部的多个装置/晶体管管芯。进一步地,中心叶片42的形状和/或尺寸可为可配置的。例如,第一表面36可延伸超过中心叶片42,其中延伸部分44位于中心叶片42的周边处。类似于图3的QFN配置,该示例允许额外的引线40沿着延伸部分44和/或中心叶片42的周边被固定至第一表面36。
换句话说,图6至图9中图示的电路封装件32基于DFN/QFN型封装件,但是在引线40和中心叶片42之间具有特别配置的高度上的偏移。在物理上,电路封装件32可被认为是ACP型封装件和QFN型封装件的“中间”版本。
图10为根据本公开的一个或多个实施例的功率放大器布置45(也称为功率放大器45)的示例部分的截面图。特别地,功率放大器布置45包括位于PCB 24和散热器26上的电路封装件32。例如,电路封装件32可位于作为功率放大器45布置的一部分的PCB 24和散热器26上,尽管电路封装件32同样适用于其他装置布置。
进一步地,晶体管管芯12被定位和/或固定至中心叶片42,其中中心叶片42被固定至主体部分34,使得中心叶片42被配置为支撑在逻辑平面46附近的晶体管管芯12。晶体管管芯12的至少一个输入部和至少一个输出部电连接至相应的引线40,其中电连接可通过经由接合线18将晶体管管芯12的输入部/输出部物理地引线键合至引线40来实现。
进一步地,多个引线40被配置为直接焊接至PCB 24,并且中心叶片42被配置为直接焊接至散热器26。多个引线40被定位(即,是可定位的)为与PCB 24的第一侧48上的信号迹线(未示出)接触。散热器26位于PCB 24的第二侧50上。
电路封装件32的安装可类似于ACP封装件的安装。可从PCB上切出具有预定尺寸的槽,以便“容纳”电路封装件32的至少一部分。这允许电路封装件32安装有焊接在承载PCB24的第一侧48上的引线40,同时中心叶片42直接焊接至散热器26,从而提供良好的散热。例如,在一个或多个实施例中,中心叶片42被配置为延伸穿过在PCB 24的第一侧48和第二侧50之间的槽,以便充当晶体管管芯12(即,至少一个晶体管管芯12)和散热器26之间的热界面。即,电路封装件32可位于PCB 24的槽中。
在一个或多个实施例中,中心叶片42的第一端52位于/可位于逻辑平面46上,并且中心叶片42的第二端54位于/可位于散热器26上。在另一示例中,在一个或多个实施例中,中心叶片42的第一侧52位于与逻辑平面46偏移的位置处,并且中心叶片42的第二端54位于/可位于散热器26上。在这些示例中,中心叶片42的厚度(t2)被不同地配置,诸如基于中心叶片42的第一端52是否将从逻辑平面46偏移。进一步地,增加中心叶片42的厚度(t2)可增加机械强度,而减小厚度(t2)可提供增加的散热。进一步地,多个引线40被有利地定位以防止多个引线40和中心叶片42在垂直于逻辑平面46的方向上重叠,从而有助于最小化寄生效应。
进一步地,图10中的距离(d)对应于延伸部分44的宽度,其中该宽度可基于诸如封装强度、尺寸等的一个或多个期望的特性来配置。即,距离(d)可对应于底部模制件(电路封装件32)朝向引线40的内边缘延伸的距离,并且可在从零至引线40的内边缘的范围内。
在一个或多个实施例中,提供功率放大器45。功率放大器45包括印刷电路板24、散热器26和位于PCB 24和散热器26上的功率晶体管封装件32(也称为电路封装件32)。功率晶体管封装件32包括具有第一表面36的主体部分34,以及固定在主体部分34的第一表面36上和逻辑平面46上的多个引线40,其中多个引线40可定位为与PCB 24接触(即,与PCB 24的迹线接触)。功率晶体管封装件32包括固定至主体部分34并且在基本上垂直于逻辑平面46的方向上延伸的中心叶片42,其中中心叶片42被配置为支撑在逻辑平面46附近的至少一个晶体管管芯12,并且充当在至少一个晶体管管芯12和散热器26之间的热界面。
根据一个或多个实施例,中心叶片42的第一端52沿着逻辑平面46定位,并且中心叶片42的第二端54可位于散热器26上。根据一个或多个实施例,中心叶片42的第一端52位于与逻辑平面46偏移的位置处,并且中心叶片42的第二端54位于散热器26上。根据一个或多个实施例,多个引线40被定位为防止多个引线40和中心叶片42之间在垂直于逻辑平面46的方向上重叠。
根据一个或多个实施例,中心叶片42包括延伸的接地导体。根据一个或多个实施例,功率晶体管封装件32可位于PCB 24的槽中。根据一个或多个实施例,多个引线40可定位为与PCB 24的第一侧48上的信号迹线接触,其中散热器26位于PCB 24的第二侧50上,并且中心叶片42被配置为延伸穿过PCB 24的第一侧48和第二侧50之间的槽。
根据一个或多个实施例,功率晶体管封装件32包括至少一个延伸部分44,该延伸部分44延伸超过逻辑平面46并且平行于中心叶片42。根据一个或多个实施例,多个引线40被配置为直接焊接至PCB 24,并且中心叶片42被配置为直接焊接至散热器26。
在功率晶体管封装件32的另一示例中,单个台阶挤压/延伸部分44的轮廓可增加至两个或更多个台阶型轮廓以增强封装件机械强度,其中图11图示出两个台阶型轮廓。进一步地,根据本公开的教导,可使用其他轮廓来增强封装件机械强度。在另一示例中,挤压/延伸部分44的轮廓具有如图12中图示的斜坡型轮廓。
因此,如上所述,提供用于功率晶体管或功率放大器布置45的电路封装件32,其中电路封装件32结合ACP封装件和QFN封装件两者的优点,诸如低成本和低寄生效应,同时与现有的ACP封装件和QFN封装件相比提供增加的散热。特别地,电路封装件32有利地展现出低封装寄生效应,这意味着与常规的/现有的ACP封装件相比,性能和带宽操作得到改善。同时,与ACP封装件相比,电路封装件32还提供显著的成本优势。
特别地,将电路封装件32与常规的QFN型封装件相比,电路封装件32提供更好的热传递。另外,在不需要嵌入硬币的情况下,电路封装件32为无线电板提供成本节约,并且与QFN型封装件相比,还在部件/元件之间需要少一个界面层,这改善导热性。虽然相对于电路封装件32在功率晶体管封装或无线电板中的使用来描述电路封装件32,但是电路封装件32同样适用于可能需要增强热传递的情形或使用情况。
结合以上描述和附图,在本文中已经公开许多不同的实施例。将理解,从字面上描述和图示这些实施例的每个组合和子组合将为过度重复和混淆的。相应地,所有实施例可以任何方式和/或组合来结合,并且本说明书,包括附图,应当被解释为构成对在本文中描述的实施例的所有组合和子组合以及制造和使用它们的方式和工艺的完整书面描述,并且将支持对任何这样的组合或子组合的权利要求。
本领域技术人员将会理解,在本文中描述的实施例不限于上面已经具体示出和描述的内容。另外,除非上面有相反的说明,否则应该注意的是所有所附附图都不是按比例绘制的。根据上述教导,在不背离所附权利要求的范围的情况下,各种修改和变化为可能的。
Claims (18)
1.一种电路封装件(32),被配置为位于印刷电路板PCB(24)和散热器(26)上,所述电路封装件(32)包括:
主体部分(34),具有第一表面(36);
多个引线(40),在逻辑平面(46)上并且固定在所述主体部分(34)的所述第一表面(36)上,所述多个引线(40)能定位为与所述PCB(24)接触;以及
中心叶片(42),固定至所述主体部分(34)并且在基本上垂直于所述逻辑平面(46)的方向上延伸,所述中心叶片(42)被配置用于支撑在所述逻辑平面(46)附近的至少一个晶体管管芯(12),并且充当在所述至少一个晶体管管芯(12)和所述散热器(26)之间的热界面。
2.根据权利要求1所述的电路封装件(32),其中所述中心叶片(42)的第一端(52)位于所述逻辑平面(46)上,并且所述中心叶片(42)的第二端(54)能位于所述散热器(26)上。
3.根据权利要求1所述的电路封装件(32),其中所述中心叶片(42)的第一端(52)位于与所述逻辑平面(46)偏移的位置处,并且所述中心叶片(42)的第二端(54)能位于所述散热器(26)上。
4.根据权利要求1至3中任一项所述的电路封装件(32),其中所述多个引线(40)被定位为防止所述多个引线(40)和所述中心叶片(42)之间在垂直于所述逻辑平面(46)的所述方向上重叠。
5.根据权利要求1至4中任一项所述的电路封装件(32),其中所述中心叶片(42)包括延伸的接地导体。
6.根据权利要求1至5中任一项所述的电路封装件(32),其中所述电路封装件(32)能位于所述PCB(24)的槽中。
7.根据权利要求6所述的电路封装件(32),其中所述多个引线(40)能定位为与所述PCB(24)的第一侧(48)上的信号迹线接触,所述散热器(26)位于所述PCB(24)的第二侧(50)上,并且所述中心叶片(42)被配置为延伸穿过在所述PCB(24)的所述第一侧和所述第二侧(48,50)之间的所述槽。
8.根据权利要求1至7中任一项所述的电路封装件(32),其中所述电路封装件(32)包括延伸超过所述逻辑平面(46)并且平行于所述中心叶片(42)的至少一个延伸部分(44)。
9.根据权利要求1至8中任一项所述的电路封装件(32),其中所述多个引线(40)被配置为直接焊接至所述PCB(24);并且
所述中心叶片(42)被配置为直接焊接至所述散热器(26)。
10.一种功率放大器(45),包括:
印刷电路板(24);
散热器(26);和
功率晶体管封装件(32),位于所述印刷电路板PCB(24)和所述散热器(26)上,所述功率晶体管封装件(32)包括:
主体部分(34),具有第一表面(36);
多个引线(40),固定在所述主体部分(34)的所述第一表面(36)上并且在逻辑平面(46)上,所述多个引线(40)能定位为与所述PCB(24)接触;以及
中心叶片(42),固定至所述主体部分(34)并且在基本上垂直于所述逻辑平面(46)的方向上延伸,所述中心叶片(42)被配置用于支撑在所述逻辑平面(46)附近的至少一个晶体管管芯(12),并且充当在所述至少一个晶体管管芯(12)和所述散热器(26)之间的热界面。
11.根据权利要求10所述的功率放大器(45),其中所述中心叶片(42)的第一端(52)沿着所述逻辑平面(46)定位,并且所述中心叶片(42)的第二端(54)能位于所述散热器(26)上。
12.根据权利要求10所述的功率放大器(45),其中所述中心叶片(42)的第一端(52)位于与所述逻辑平面(46)偏移的位置处,并且所述中心叶片(42)的第二端(54)位于所述散热器(26)上。
13.根据权利要求10至12中任一项所述的功率放大器(45),其中所述多个引线(40)被定位为防止所述多个引线(40)和所述中心叶片(42)之间在垂直于所述逻辑平面(46)的所述方向上重叠。
14.根据权利要求10至13中任一项所述的功率放大器(45),其中所述中心叶片(42)包括延伸的接地导体。
15.根据权利要求10至14中任一项所述的功率放大器(45),其中所述功率晶体管封装件(45)能位于所述PCB(24)的槽中。
16.根据权利要求15所述的功率放大器(45),其中所述多个引线(40)能定位为与所述PCB(24)的第一侧(48)上的信号迹线接触,所述散热器(26)位于所述PCB(24)的第二侧(50)上,并且所述中心叶片(42)被配置为延伸穿过在所述PCB(24)的所述第一侧和所述第二侧(48,50)之间的所述槽。
17.根据权利要求10至16中任一项所述的功率放大器(45),其中所述功率晶体管封装件(32)包括延伸超过所述逻辑平面(46)并且平行于所述中心叶片(42)的至少一个延伸部分(44)。
18.根据权利要求10至17中任一项所述的功率放大器(45),其中所述多个引线(40)被配置为直接焊接至所述PCB(24),并且所述中心叶片(42)被配置为直接焊接至所述散热器(26)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2021/054069 WO2022238733A1 (en) | 2021-05-12 | 2021-05-12 | Circuitry package for power applications |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117321759A true CN117321759A (zh) | 2023-12-29 |
Family
ID=76034918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180098098.7A Pending CN117321759A (zh) | 2021-05-12 | 2021-05-12 | 用于功率应用的电路封装件 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4338201A1 (zh) |
CN (1) | CN117321759A (zh) |
WO (1) | WO2022238733A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5969414A (en) * | 1994-05-25 | 1999-10-19 | Advanced Technology Interconnect Incorporated | Semiconductor package with molded plastic body |
SE517455C2 (sv) * | 1999-12-15 | 2002-06-11 | Ericsson Telefon Ab L M | Effekttransistormodul, effektförstärkare samt förfarande för framställning därav |
US6630373B2 (en) * | 2002-02-26 | 2003-10-07 | St Assembly Test Service Ltd. | Ground plane for exposed package |
US7489026B2 (en) * | 2006-10-31 | 2009-02-10 | Freescale Semiconductor, Inc. | Methods and apparatus for a Quad Flat No-Lead (QFN) package |
US20090284932A1 (en) * | 2008-03-25 | 2009-11-19 | Bridge Semiconductor Corporation | Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry |
US20160005680A1 (en) * | 2014-07-02 | 2016-01-07 | Nxp B.V. | Exposed-Heatsink Quad Flat No-Leads (QFN) Package |
-
2021
- 2021-05-12 CN CN202180098098.7A patent/CN117321759A/zh active Pending
- 2021-05-12 WO PCT/IB2021/054069 patent/WO2022238733A1/en active Application Filing
- 2021-05-12 EP EP21726991.9A patent/EP4338201A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4338201A1 (en) | 2024-03-20 |
WO2022238733A1 (en) | 2022-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015963B2 (ja) | 半導体パッケージ、その製造方法及び金型 | |
CN101207117B (zh) | 系统级封装体及其制造方法 | |
CN103367268B (zh) | 基于pcb的射频功率封装窗口框架 | |
US8242588B2 (en) | Lead frame based ceramic air cavity package | |
US7489022B2 (en) | Radio frequency over-molded leadframe package | |
US9641163B2 (en) | Bandwidth limiting methods for GaN power transistors | |
JP2006526280A (ja) | 放射線を発する構成素子に用いられるハウジング、該ハウジングを製造するための方法および放射線を発する構成素子 | |
CN1187037A (zh) | 半导体封装及其制造方法 | |
CN102403298A (zh) | 用于半导体器件的引线框 | |
JP6395865B2 (ja) | オーバーモールド・プラスチックパッケージ型ワイドバンドギャップ・パワートランジスタ及びmmic | |
US20210074612A1 (en) | Semiconductor device | |
CN1797760A (zh) | 微型引线框架塑料封装的连接布置结构 | |
WO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
JP6480060B2 (ja) | ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング | |
CN117321759A (zh) | 用于功率应用的电路封装件 | |
CN210403716U (zh) | 射频功放模组封装结构及通信基站 | |
US20190318974A1 (en) | Circuit module and method of manufacturing the same | |
KR102351764B1 (ko) | 반도체 장치 | |
JP2023549784A (ja) | Pcbルーティングを備えるパッケージングされたrf電力装置 | |
CN115440680A (zh) | 热界面结构、具有热界面结构的电气系统和其制造方法 | |
US20220157699A1 (en) | Electronic Molded Package | |
CN115765645A (zh) | 射频放大器 | |
US20160071777A1 (en) | Semiconductor package and semiconductor device | |
CN108538728A (zh) | 制造半导体器件的方法 | |
KR102305952B1 (ko) | 플립 칩 본딩 기반 반도체 디바이스 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |