JP2003273148A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003273148A5 JP2003273148A5 JP2002075863A JP2002075863A JP2003273148A5 JP 2003273148 A5 JP2003273148 A5 JP 2003273148A5 JP 2002075863 A JP2002075863 A JP 2002075863A JP 2002075863 A JP2002075863 A JP 2002075863A JP 2003273148 A5 JP2003273148 A5 JP 2003273148A5
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- circuit board
- semiconductor element
- electrodes
- brought
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
請求項4記載の発明は、請求項2記載のフリップチップ実装方法であって、前記回路基板の電極上に、下段バンプを形成するとともに、この下段バンプよりバンプ径が小さい上段バンプを複数形成し、前記半導体素子側の金バンプの一部が、前記回路基板側の複数の上段バンプ間の隙間に嵌合するようにして接触させ、前記回路基板上に前記半導体素子を実装することを特徴とするものである。
この発明では、前記半導体素子側の金バンプの一部を、前記回路基板側の複数の上段バンプ間の隙間に嵌合するようにして接触させて金属接合を行うことから、接合強度を強くすることができるとともに、実装時に多少の位置ずれが発生しても接続不良になりにくくフリップチップ実装品の歩留まりを高くすることができる。
Claims (1)
- 前記回路基板の電極上に、下段バンプを形成するとともに、この下段バンプよりバンプ径が小さい上段バンプを複数形成し、
前記半導体素子側の金バンプの一部が、前記回路基板側の複数の上段バンプ間の隙間に嵌合するようにして接触させ、前記回路基板上に前記半導体素子を実装することを特徴とする請求項2記載のフリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002075863A JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002075863A JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003273148A JP2003273148A (ja) | 2003-09-26 |
JP2003273148A5 true JP2003273148A5 (ja) | 2005-06-02 |
JP3746719B2 JP3746719B2 (ja) | 2006-02-15 |
Family
ID=29204824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002075863A Expired - Fee Related JP3746719B2 (ja) | 2002-03-19 | 2002-03-19 | フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3746719B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7491769B2 (ja) | 2020-08-04 | 2024-05-28 | 株式会社ジャパンディスプレイ | 回路基板、ledモジュール及び表示装置、並びにledモジュールの作製方法及び表示装置の作製方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318974A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Components Co Ltd | バンプ構造を用いた半導体素子及びその製造方法 |
KR102534735B1 (ko) | 2016-09-29 | 2023-05-19 | 삼성전자 주식회사 | 필름형 반도체 패키지 및 그 제조 방법 |
CN111670488B (zh) | 2018-02-01 | 2021-08-17 | 新唐科技日本株式会社 | 半导体装置 |
-
2002
- 2002-03-19 JP JP2002075863A patent/JP3746719B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7491769B2 (ja) | 2020-08-04 | 2024-05-28 | 株式会社ジャパンディスプレイ | 回路基板、ledモジュール及び表示装置、並びにledモジュールの作製方法及び表示装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008520111A5 (ja) | ||
JP2007267113A5 (ja) | ||
JP2003309223A5 (ja) | ||
JP2003086737A5 (ja) | ||
JP2006210745A5 (ja) | ||
CN104685622A (zh) | Bva中介结构 | |
WO2006105015A3 (en) | Flip chip interconnection having narrow interconnection sites on the substrate | |
TW200610078A (en) | Packaging with metal studs formed on solder pads | |
JP2005503660A5 (ja) | ||
JP2009110983A5 (ja) | ||
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
WO2006058030A3 (en) | Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys | |
JP2013066021A5 (ja) | ||
JP2009141169A5 (ja) | ||
JP2004103843A5 (ja) | ||
JP2006013421A5 (ja) | ||
JP2005150647A5 (ja) | ||
JP2003273148A5 (ja) | ||
JP2009099905A5 (ja) | ||
JP2005286126A5 (ja) | ||
JP2004104259A5 (ja) | ||
JP6909629B2 (ja) | 半導体装置 | |
TW200504962A (en) | Micromachine package and method for manufacturing the same | |
JP2004153260A5 (ja) | ||
TWI495052B (zh) | 基板結構與使用該基板結構之半導體封裝件 |