CN102290404A - 半导体芯片封装及其制造方法 - Google Patents

半导体芯片封装及其制造方法 Download PDF

Info

Publication number
CN102290404A
CN102290404A CN2011101556675A CN201110155667A CN102290404A CN 102290404 A CN102290404 A CN 102290404A CN 2011101556675 A CN2011101556675 A CN 2011101556675A CN 201110155667 A CN201110155667 A CN 201110155667A CN 102290404 A CN102290404 A CN 102290404A
Authority
CN
China
Prior art keywords
layer
via hole
circuit
runs
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101556675A
Other languages
English (en)
Inventor
吴台荣
朴光一
裴升浚
梁润硕
孙宁洙
金始弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102290404A publication Critical patent/CN102290404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体芯片封装，包括基板、放置在基板上的第一层以及放置在第一层上并基本上类似于第一层的第二层。第一层具有第一输入/输出(I/O)电路、延伸通过第一载体主体并连接至第一输入/输出(I/O)电路的第一贯穿过孔以及与第一I/O电路不连接的第二贯穿过孔。第二层包括第二I/O电路、连接至第二I/O电路的第三贯穿过孔以及延与第二I/O电路不连接的第四贯穿过孔。第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔。可以通过堆叠层，改变第二层相对于第一层的取向以确保第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔，来制造封装。

Description

半导体芯片封装及其制造方法
优先权声明
本申请要求2010年6月17日在韩国知识产权局提交的韩国专利申请No.10-2010-0057570的权益。
技术领域
本发明涉及半导体芯片封装及其制造方法，更具体地，本发明涉及具有多个层的3D半导体芯片封装，每一层包括支持集成电路(IC)和电连接至IC的输入/输出(I/O)电路的硅载体主体、以及延伸通过载体主体的贯穿硅过孔(through-silicon via，TSV)。
背景技术
包含半导体集成电路(IC)的常规半导体封装的数据通信执行速度受到IC的集成度以及封装中能够提供的管脚的数目的限制。因此，各自均包括半导体IC和连接至IC的输入/输出(I/O)电路并使用贯穿硅过孔(TSV)来提供电互连的堆叠层被认为是增加传输带宽而不增大封装所占面积的一种方法。然而，当堆叠各自包括半导体IC的多个层时，连接至TSV形成的线路的输入/输出(I/O)电路可能成为寄生电容的源，从而限制了经由TSV线路的数据传输的速度。
发明内容
根据本发明一方面，提供了一种半导体芯片封装，包括第一层和放置在第一层上的第二层，其中，第一层包括第一载体主体、第一输入/输出(I/O)电路、延伸通过第一载体主体并电连接至第一输入/输出(I/O)电路的第一导电贯穿过孔(through-via)、以及延伸通过第一载体主体并与第一I/O电路电隔离的第二导电贯穿过孔；第二层包括第二载体主体、第二输入/输出(I/O)电路、延伸通过第二载体主体并电连接至第二I/O电路的第三导电贯穿过孔、以及延伸通过第二载体主体并与第二I/O电路电隔离的第四导电贯穿过孔；其中，第一贯穿过孔电连接至第四贯穿过孔，并且第二贯穿过孔电连接至第三贯穿过孔。
根据本发明另一方面，提供了一种半导体芯片封装，包括：堆叠在基板上的多个层，每一层包括至少一个I/O电路；以及多个贯穿过孔，所述多个贯穿过孔形成连接至I/O电路的信号传输线；其中，连接至每条信号传输线的I/O电路的总数小于构成封装的层的总数。每一层还包括载体主体、以及由载体主体支持的至少一个半导体集成电路(IC)，每一个半导体IC分别与该层中相应的I/O电路电连接。在这方面，电路可以放置在载体主体的表面处。此外，每一层的导电贯穿过孔延伸通过该层的载体主体并彼此电隔离。此外，每一层的I/O电路电连接至该层中相应的一个贯穿过孔，层中每一个贯穿过孔电连接至其他层中每一层的过孔之一，使得成组的电连接的贯穿过孔的分别构成信号传输线。
根据本发明另一方面，提供了一种制造半导体芯片封装的方法，包括：形成具有实质上相同结构的第一层和第二层；以及将第一层与第二层彼此电连接；其中，第一层包括载体主体、所述封装的第一输入/输出(I/O)电路、以及与第一I/O电路电连接的半导体集成电路(IC)；其中，第二层包括载体主体、所述封装的第二输入/输出(I/O)电路、以及与第二I/O电路电连接的半导体集成电路(IC)；其中，通过形成贯穿每一层的载体主体的多个贯穿过孔，使得每一层的贯穿过孔之一连接至该层的I/O电路，而该层中其他贯穿过孔中每一个贯穿过孔与该层的所述I/O电路电隔离，来将第一层和第二层彼此电连接，使得第一层的贯穿过孔分别电连接至第二层的贯穿过孔，并且使得第一层中电连接至第一I/O电路的贯穿过孔电连接至第二层中与第二I/O电路电隔离的贯穿过孔。这可以通过堆叠层并在第一层上堆叠第二层之前改变第二层相对于第一层的取向来实现。
附图说明
从下面结合附图对优选实施例的具体描述中，将更加清楚地理解本发明的各个方面，附图中：
图1是根据本发明的半导体芯片封装的实施例的横截面图；
图2是根据本发明的半导体芯片封装的另一实施例的横截面图；
图3是根据本发明的半导体芯片封装的另一实施例的放大透视图；
图4是根据本发明的半导体芯片封装的另一实施例的放大透视图；
图5是根据本发明的半导体芯片封装的另一实施例的放大透视图；
图6是根据本发明的半导体芯片封装的另一实施例的放大透视图；
图7是根据本发明的半导体芯片封装的另一实施例的透视图；
图8是根据本发明的半导体芯片封装的示意图；
图9是根据本发明的计算系统的框图；
图10是根据本发明的存储卡的框图；以及
图11是根据本发明的制造半导体芯片封装的方法的流程图。
具体实施方式
下面参照附图更加详细地描述本发明的各个实施例以及实施例示例。在图中，为了清楚起见，可能放大了元件和层的尺寸、相对尺寸和形状。特别地，器件的横截面图是示意性的。
此外，空间相对关系术语，例如“上”、“下”、“水平”和“垂直”等用于描述图中所示的关系。术语“顺时针”和“逆时针”一般是指图中俯视时的情况。因此，空间相对关系术语可以应用于与图中所示取向不同的所使用的取向。显然，所有这些空间相对关系术语参照图中所示取向，以方便描述，但是不是限制性的，因为在使用中根据本发明的实施例可以采用与图中所示取向不同的取向。
将理解，当将元件或层称作在另一元件或层“上”或“连接至”另一元件或层时，该元件或层可以直接在另一元件或层上或直接连接至另一元件或层，或者可以存在中介元件或层。相反，当将元件或层称作“直接”在另一元件或层“上”或“直接连接至”另一元件或层时，不存在中介元件或层。
此外，虽然本文中使用第一、第二、第三等术语来描述多种元件、层等，但是这些元件和/或层不受这些术语的限制。这些术语仅仅用于区分一个元件或层与其他元件或层。
本文使用的其他术语是为了描述本发明的具体示例或实施例的目的，并应该在上下文中使用。例如，在本说明书中，术语“包括”或“包含”表明所记载的特征或过程的存在，但是不排除附加的特征或过程的存在。此外，术语“结构”一般用于涵盖具体部件的所有特征，即，部件的组成部分以及它们的相对位置、取向、尺寸和形状等。使用的术语“连接”描述例如过孔等导电元件之间的连接，一般是指导电连接，这在描述的上下文中清楚可见。
下面参照图1详细描述根据本发明的半导体芯片封装100的第一实施例。
半导体芯片封装100包括半导体基板110、以及堆叠在半导体基板110上的第一层120和第二层130。在本实施例的示例中，第一层120直接堆叠在半导体基板110上，第二层130直接堆叠在第一层120上，虽然图中为了图示方便而示出了层之间的一些间隔。半导体基板110、第一层120和第二层130分别可以是具有集成电路(IC)晶元或晶片。例如，半导体基板110、第一层120和第二层130可以是晶元堆叠(die stack)或晶片堆叠(wafer stack)。备选地，半导体基板110可以是晶片，第一层120和第二层130可以是晶元。即，半导体基板110、第一层120和第二层130可以是晶元到晶片堆叠(die to waferstack)。
在本实施例中，半导体基板110具有绝缘体、放置在绝缘体的顶表面上的半导体集成电路(IC)、第一电极焊盘114和第二电极焊盘115、以及放置在绝缘体的底表面上的多个导电凸起113。在这方面，绝缘体、焊盘114、115等可以构成印刷电路板(PCB)。半导体基板110的半导体IC分别经由第一和第二电极焊盘114和115电连接至第一层120和第二层130的半导体IC，并且电连接至导电凸起113。导电凸起113用作外部端子，使得该封装的半导体IC能够与其他电子器件连接。为此，导电凸起113可以是焊球。
第一层120还具有连接至第一层IC的(第一)输入/输出(I/O)电路122、连接至输入/输出(I/O)电路122的(第一)贯穿过孔127a、以及不连接至I/O电路122的(第二)贯穿过孔127b。在本示例中，第一和第二贯穿过孔127a、127b是贯穿硅过孔(TSV)。第二层130具有连接至第二层IC的(第二)I/O电路132、连接至第二I/O电路132的(第三)贯穿过孔137a、以及不连接至第二I/O电路132的(第四)贯穿过孔137b。在本示例中，第三和第四贯穿过孔137a、137b也是TSV。即，第一层120和第二层130各自均包括硅载体主体，导电过孔延伸通过硅载体主体。第一贯穿过孔127a(第一层120的过孔)连接至第四贯穿过孔137b(第二层130的过孔)，并且第二贯穿过孔127b(第一层120的另一过孔)连接至第三贯穿过孔137a(第二层130的另一过孔)。
注意，虽然图1示出了半导体封装，其中第一层120具有两个贯穿过孔，第二层130具有两个贯穿过孔，但是半导体封装110是为了图示和描述的方便而以简化方式示出的，即，本发明不限于具有任何特定数目的贯穿过孔的层。实际中，根据本发明的半导体芯片封装可以具有几千个贯穿过孔或更多贯穿过孔。
在根据本发明的半导体芯片封装的该实施例的一个示例中，第一层120和第二层130的第一到第四贯穿过孔127a、127b、137a和137b可以一起构成数据总线，在这种情况下，第一层120和第二层130的半导体IC经由第一到第四贯穿过孔127a、127b、137a和137b来接收或发送数据。此外，在根据本发明的半导体芯片封装的该实施例的示例中，半导体基板110与第一层120和第二层130可以点到点的方式连接，以允许自由访问第一层120和第二层130。在这种情况下，第一到第四贯穿过孔127a、127b、137a和137b可以构成数据总线或命令/地址总线。
第一I/O电路122和第二I/O电路132中每一个可以包括输入缓冲器和输出驱动器。因此，经由第一贯穿过孔127a，第一I/O电路122可以接收来自外部的信号并将该信号传递给第一层120的半导体IC，并且相反地，经由第一贯穿过孔127a，可以接收来自半导体IC的信号并将该信号传递给外部。类似地，经由第三贯穿过孔137a，第二I/O电路132可以接收来自外部的信号并将该信号传递给第二层130的半导体IC，并且相反地，经由第三贯穿过孔137a，可以接收来自半导体IC的信号并将该信号传递给外部。
仍然参照图1，在该实施例中，第二层130的结构与第一层120相同，但是在水平面上相对于第一层120旋转了180°。因此，第一层120的第一贯穿过孔127a与第二层130中的第四贯穿过孔137b垂直对齐，第一层120的第二贯穿过孔127b与第二层130的第三贯穿过孔137a垂直对齐。
从以上半导体芯片封装100的描述可以清楚看到，对于贯穿过孔127a和137b(即，位于不同层但是彼此连接的贯穿过孔)，第一贯穿过孔127a连接至第一I/O电路122，但是第四贯穿过孔137b不连接至第二I/O电路132。类似地，对于贯穿过孔127b和137a，第三贯穿过孔137a连接至第二I/O电路132，但是第二贯穿过孔127b不连接至第一I/O电路122。因此，对于接收到的数据或命令/地址输入，第二贯穿过孔127b和第四贯穿过孔137b用于将它们的层旁路，并用于将第一层120和第二层130彼此接合。
换言之，在彼此电连接的第一和第四贯穿过孔127a和137b以及彼此电连接的第二和第三贯穿过孔127b和137a之中，只有第一和第三贯穿过孔127a和137a在相应的层中连接至I/O电路。更具体地，在半导体芯片封装100中，相连的第一和第四贯穿过孔127a和137b的线路以及相连的第二和第三贯穿过孔127b和137a的线路不是都连接至第一层120的第一I/O电路122和第二层130的第二I/O电路132。因此，在半导体芯片封装100中，最小化由于第一I/O电路122和第二I/O电路132而产生的寄生电容，以最大化例如由第一到第四贯穿过孔127a、127b、137a和137b构成的数据总线的传输带宽。
下面参照图2描述根据本发明的另一实施例半导体芯片封装200。
半导体芯片封装200包括半导体基板210、第一层220和第二层230。第一层220直接堆叠在半导体基板210上，第二层230直接堆叠在第一层220上。半导体基板210与参照图1描述的半导体基板110类似。
在本实施例中，第一层220具有载体主体、由载体主体支持的半导体IC、也由载体主体支持并连接至IC的(第一)I/O电路222、延伸通过载体主体并连接至第一I/O电路222的(第一)贯穿过孔227a、以及延伸通过载体主体但不连接至第一I/O电路222的(第二)贯穿过孔227b。在本实施例的该示例中，第一贯穿过孔227a和第二贯穿过孔227b是TSV。因此，第一层220的总体结构与图1实施例的第一层120的总体结构相同。
第二层230具有载体主体、由载体主体支持的半导体IC、也由载体主体支持并连接至IC的(第二)I/O电路232、延伸通过载体主体并连接至第二I/O电路232的(第三)贯穿过孔237a、以及延伸通过载体主体但不连接至第二I/O电路232的(第四)贯穿过孔237b。在本实施例的该示例中，第三贯穿过孔237a和第四贯穿过孔237b也是TSV。
注意，虽然图2示出了半导体封装，其中与图1实施例一样，第一层220具有两个贯穿过孔，第二层230具有两个贯穿过孔，但是半导体封装200是为了图示和描述的方便而以简化方式示出的，即，本发明不限于具有任何特定数目的贯穿过孔的层。实际中，根据本发明图2所示的半导体芯片封装可以具有几千个贯穿过孔或更多贯穿过孔。
在半导体芯片封装200中，第一到第四贯穿过孔227a、227b、237a和237b可以构成数据总线，在这种情况下，第一层220和第二层230的半导体IC经由第一到第四贯穿过孔227a、227b、237a和237b来接收或发送数据。此外，在半导体芯片封装200中，半导体基板210与第一层220和第二层230可以点到点的方式连接，以允许自由访问第一层220和第二层230。
第一I/O电路222和第二I/O电路232中每一个可以包括输入缓冲器和输出驱动器。在这种情况下，经由第一贯穿过孔227a，第一I/O电路222可以接收来自外部的信号并将该信号传递给第一层220的第一半导体IC，并且相反地，经由第一贯穿过孔227a，可以接收来自第一半导体IC的信号并将该信号传递给外部。类似地，经由第三贯穿过孔237a，第二I/O电路232可以接收来自外部的信号并将该信号传递给第二层230的第二半导体IC，并且相反地，经由第三贯穿过孔237a，可以接收来自第二半导体IC的信号并将该信号传递给外部。
仍然参照图2，在该实施例中，第二层230的结构与第一层220相同，但是被翻转(即，围绕水平轴旋转了180°)。因此，第二层230的I/O电路232面对第一层220。此外，第一层220的(第一)贯穿过孔227a与第二层230的(第四)贯穿过孔237b垂直对齐，第一层220的(第二)贯穿过孔227b与第二层230的(第三)贯穿过孔237a垂直对齐。
参照图2，类似于图1的半导体芯片封装100，在半导体芯片封装200中彼此连接的第一和第四贯穿过孔227a和237b之中，第一贯穿过孔227a连接至第一I/O电路222，但是第四贯穿过孔237b不连接至第二I/O电路232。类似地，对于彼此连接的第二和第三贯穿过孔227b和237a，第三贯穿过孔237a连接至第二I/O电路232，但是第二贯穿过孔227b不连接至第一I/O电路222。因此，对于接收到的数据或命令/地址输入，第二贯穿过孔227b和第四贯穿过孔237b将它们的层旁路，并且可以是用于将第一层220和第二层230彼此接合的TSV。
因此，类似于图1的实施例，在半导体芯片封装200中，相连的贯穿过孔(即，相连的第一和第四贯穿过孔227a和237b或者相连的第二和第三贯穿过孔227b和237a)不是都连接至第一层220的第一I/O电路222和第二层230的第二I/O电路232。而是，在相连的第一和第四贯穿过孔227a和237b之中，只有第一贯穿过孔227a连接至其延伸过的层中的I/O电路。类似地，在相连的第二和第三贯穿过孔227b和237a之中，只有第三贯穿过孔237a连接至其延伸过的层中的I/O电路。因此，在半导体芯片封装200中，最小化由于第一层220和第二层230的第一I/O电路222和第二I/O电路232而产生的寄生电容，以最大化例如由第一到第四贯穿过孔227a、227b、237a和237b构成的数据总线的传输带宽。
下面参照图3描述根据本发明的另一实施例半导体芯片封装300。
半导体芯片封装300包括第一层310、第二层320、第三层330和第四层340。可以按照第四层340、第三层330、第二层320和第一层310的顺序，将它们堆叠在与图1和2所示的半导体基板110或210类似的半导体基板上。然而，本发明不限于此，而是可以按照不同的顺序将一个层堆叠在另一层之上。例如，在图3实施例的另一示例中，可以按照第四层340、第二层320、第三层330和第一层310的顺序，将它们堆叠在半导体基板上。
此外，参照图3，示出了第一到第四层310到340彼此分隔开，但是在半导体芯片封装300中，第一到第四层310到340可以直接地一个堆叠在另一个上，与图1和2的半导体芯片封装100和200的实施例的层堆叠方式类似，即，可以堆叠层，彼此之间无插入物。在这方面，第一到第四层310到340可以各自具有矩形平行六面体的形式，并且可以具有相同的维度(高度、宽度和深度)。
半导体基板、第一到第四层310到340也可以是晶元或晶片。例如，半导体基板、第一到第四层310到340可以是晶元堆叠或晶片堆叠。备选地，半导体基板可以是晶片，第一到第四层310到340可以是晶元。在这种情况下，半导体基板、第一到第四层310到340可以构成晶元到晶片堆叠。
第一到第四层310到340中每一个均包括载体主体、由载体主体支持的至少一个半导体IC、也由载体主体支持并连接至IC的至少一个I/O电路、延伸通过载体主体的多个贯穿过孔。为了清楚起见，图中(以及随后描述的实施例的图)省去了IC(或多个IC)，但是IC的说明可以参照图1和2。
例如，第一层310包括I/O电路312以及第一到第四贯穿过孔317a、317b、317c和317d。类似的，第二层320包括I/O电路322以及第一到第四贯穿过孔327a、327b、327c和327d，第三层330包括I/O电路332以及第一到第四贯穿过孔337a、337b、337c和337d，第四层340包括I/O电路342以及第一到第四贯穿过孔347a、347b、347c和347d。贯穿过孔可以是TSV。此外，虽然图3示出了第一到第四层310到340中每一个包括仅一个I/O电路和仅四个贯穿过孔，但是本发明不限于此。而是，第一到第四层310到340中每一个可以包括多个I/O电路和多于四个贯穿过孔。
在本实施例的所示示例中，第一层310的第一贯穿过孔317a连接至第一层的I/O电路312，第二到第四贯穿过孔317b到317d不连接至I/O电路312。因此，在这种情况下，第二到第四贯穿过孔317b到317d是针对接收到的数据或命令/地址输入，将它们的层旁路的贯穿过孔，并且可以是将第一到第四层310到340彼此接合的TSV。I/O电路312可以包括输入缓冲器和输出驱动器。因此，经由第一贯穿过孔317a，I/O电路312可以接收来自外部的信号并将该信号传递给第一层310的(第一)半导体IC，并且相反地，经由第一贯穿过孔317a，可以接收来自第一半导体IC的信号并将该信号传递给外部。
第二到第四层320到340中每一个可以具有与第一层310相同的组件/特征。即，第二层320的第一贯穿过孔327a连接至第二层的I/O电路322，第二到第四贯穿过孔327b、327c和327d不连接至I/O电路322。第三层330的第一贯穿过孔337a连接至第三层的I/O电路332，第二到第四贯穿过孔337b、337c和337d不连接至I/O电路332。第四层340的第一贯穿过孔347a连接至I/O电路342，第二到第四贯穿过孔347b、347c和347d不连接至I/O电路342。因此，针对接收到的数据或命令/地址输入，第二到第四贯穿过孔327b、327c、327d、337b、337c、337d、347b、347c和347d将它们的层旁路，并且可以是将第一到第四层310到340彼此接合的TSV。
此外，第二层320的结构可以与第一层310的结构相同，但是在水平面上逆时针旋转了90°。在这种情况下，第一层310的第一贯穿过孔317a与第二层320的第四贯穿过孔327d垂直对齐。此外，如图3所示，第一层310的第二到第四贯穿过孔317b、317c和317d分别与第二层320的第一到第三贯穿过孔327a、327b和327c垂直对齐。
类似地，第三层330的结构可以与第一层310的结构相同，但是在水平面上逆时针或顺时针旋转了180°。更具体地，第三层330的结构可以与第二层320的结构相同，但是在水平面上逆时针旋转了90°。因此，在这种情况下，第二层320的第一贯穿过孔327a与第三层330的第四贯穿过孔337d垂直对齐。此外，第二层320的第二到第四贯穿过孔327b、327c和327d分别与第三层330的第一到第三贯穿过孔337a、337b和337c垂直对齐。
第四层340的结构可以与第一层310的结构相同，但是在水平面上逆时针旋转了270°。更具体地，第四层340的结构可以与第三层330的结构相同，但是在水平面上逆时针旋转了90°。因此，在这种情况下，封装300中第一到第四层310到340的结构相同，但是层的取向彼此不同。此外，第三层330的第一贯穿过孔337a与第四层340的第四贯穿过孔347d垂直对齐。此外，第三层330的第二到第四贯穿过孔337b、337c和337d分别与第四层340的第一到第三贯穿过孔347a、347b和347c垂直对齐。
但是注意，第一到第四层310到340的取向不限于图3所示。例如，在图3实施例的另一示例中，第二层320的结构可以与第一层310的结构相同，但是在水平面上逆时针旋转了270°。第三层330的结构可以与第一层310的结构相同，但是在水平面上逆时针或顺时针旋转了180°。第四层340的结构可以与第一层310的结构相同，但是在水平面上逆时针旋转了90°。
在任何情况下，图3实施例的半导体芯片封装300中，在第一到第四层310到340中每一个中，(四个)贯穿过孔中只有一个连接至I/O电路312到342之一。此外，在彼此连接的每一组四个贯穿过孔中，只有一个贯穿过孔连接至该贯穿过孔延伸所在的层的I/O电路。例如，参照图3，第一层310的第一贯穿过孔317a、第二层320的第四贯穿过孔327d、第三层330的第三贯穿过孔337c和第四层340的第二贯穿过孔347b彼此相连。在这些贯穿过孔中，第一贯穿过孔317a连接至I/O电路312，但是第四贯穿过孔327d、第三贯穿过孔337c和第二贯穿过孔347b分别均不连接至I/O电路322、332和342。
因此，彼此连接的每一组四个贯穿过孔形成相应的信号传输线(传导路径)，从而沿着四条相应的传输线，第一到第四层310到340的I/O电路312、322、332和342(以及因此IC)连接至基板。由此，连接至四条线路中每一条的I/O电路的数目(在本示例中是1)小于封装中线路延伸通过(直至基板)的包含I/O电路的层的数目(4个)。这与常规的半导体芯片封装中层中每一个贯穿过孔均连接至该层的I/O电路的情况相反。因此，在图3的实施例中，连接至每一条传输线的I/O电路的数目是具有常规TSV架构的对应半导体芯片封装中连接至传输线的I/O电路的数目的1/4。
此外，如上所述，第一到第四层310、320、330和340中每一个可以包括多个I/O电路。在这种情况下，每一层中贯穿过孔的数目仍然超过该层的I/O电路的数目，并且每一层各个贯穿过孔中相应的一个连接至该层的相应I/O电路。例如，参照图3，第一到第四层310到340中每一个可以包括两个I/O电路，每一层的第一贯穿过孔317a、327a、337a或347a和第二贯穿过孔317b、327b、337b或347b可以分别连接至该层的两个I/O电路。因此，比较图3实施例的该示例与对应的常规半导体芯片封装，连接至每条信号传输线的I/O电路的数目减少一半。
由此，在根据图3所示本发明的半导体芯片封装的实施例中，由于I/O电路312到342而产生的寄生电容小于具有常规TSV架构的对应半导体芯片封装中产生的寄生电容，由第一到第四贯穿过孔317a到347d构成的数据总线的传输带宽相比之下更大了。
下面参照图4描述根据本发明的另一实施例半导体芯片封装400。
半导体芯片封装400包括第一层410、第二层420、第三层430和第四层440。可以按照第四层440、第三层430、第二层420和第一层410的顺序，将它们堆叠在与图1和2所示实施例的基板类似的半导体基板上。此外，如上所述，半导体基板、第一到第四层410到440可以是晶元或晶片。
在图4的半导体芯片封装400中，第一到第四层410、420、430和440中每一个均包括载体主体、由载体主体支持的至少一个半导体IC、也由载体主体支持并连接至IC的至少一个I/O电路、以及多个贯穿过孔，与图3的半导体芯片封装300的实施例类似。例如，第一层410包括I/O电路412以及第一到第四贯穿过孔417a、417b、417c和417d。类似的，第二层420包括I/O电路422以及第一到第四贯穿过孔427a、427b、427c和427d，第三层430包括I/O电路432以及第一到第四贯穿过孔437a、437b、437c和437d，第四层440包括I/O电路442以及第一到第四贯穿过孔447a、447b、447c和447d。贯穿过孔可以是TSV。此外，为了清楚示出，图4中示出了第一到第四层410到440彼此分隔开，但是第一到第四层410到440可以直接堆叠在彼此上，与图1和2实施例的半导体芯片封装100和200类似，即，层之间没有中间的插入物。
在本实施例的所示示例中，第一层410的第一贯穿过孔417a连接至第一层410的I/O电路412，但是第一层410的第二到第四贯穿过孔417b、417c、417d不连接至I/O电路412。因此，第二到第四贯穿过孔417b到417针对接收到的数据或命令/地址输入，将它们的层旁路，并且可以是将第一到第四层410到440彼此接合的TSV。
I/O电路412可以包括输入缓冲器和输出驱动器。因此，经由第一贯穿过孔417a，I/O电路412可以接收来自外部的信号并将该信号传递给第一层410的半导体IC，并且相反地，经由第一贯穿过孔417a，可以接收来自第一层410的半导体IC的信号并将该信号传递给外部。
类似地，第二层420的第一贯穿过孔427a连接至I/O电路422，但是第二层420的第二到第四贯穿过孔427b、427c和427d不连接至I/O电路422。第三层430的第一贯穿过孔437a连接至第三层430的I/O电路432，但是第三层430的第二到第四贯穿过孔437b、437c和437d不连接至I/O电路432。第四层440的第一贯穿过孔447a连接至I/O电路442，但是第四层440的第二到第四贯穿过孔447b、447c和447d不连接至I/O电路442。因此，针对接收到的数据或命令/地址输入，第二到第四贯穿过孔427b、427c、427d、437b、437c、437d、447b、447c和447d将它们的层旁路，并且可以是将第一到第四层410到440彼此接合的TSV。
此外，在该示例中，第二层420的结构与第一层410的结构相同，但是是翻转的，即，围绕水平轴(图中，X轴)旋转了180°。因此，第一层410的第一贯穿过孔417a与第二层420的第二贯穿过孔427b垂直对齐。类似地，第一层410的第二到第四贯穿过孔417b、417c和417d分别与第二层420的第一贯穿过孔417a、第四贯穿过孔417d和第三贯穿过孔417c垂直对齐。
此外，在该示例中，第三层430的结构与第一层410的结构相同，但是在水平面(图中，X-Y平面)上逆时针或顺时针旋转了180°。因此，第二层420的第一贯穿过孔427a与第三层430的第四贯穿过孔437d垂直对齐。类似地，第二层420的第二到第四贯穿过孔427b、427c和427d分别与第三层420的第三贯穿过孔437c、第二贯穿过孔437b和第一贯穿过孔437a垂直对齐。
此外，在该示例中，第四层440的结构与第一层410的结构相同，但是是翻转的，即，围绕水平轴旋转了180°(在这种情况下，Y轴垂直于X轴)。因此，第三层430的第一贯穿过孔437a与第四层440的第二贯穿过孔447b垂直对齐。类似地，第三层430的第二到第四贯穿过孔437b、437c和437d分别与第四层440的第一贯穿过孔447a、第四贯穿过孔447d和第三贯穿过孔447c垂直对齐。
由此，第一层410的第一贯穿过孔417a、第二层420的第二贯穿过孔427b、第三层430的第三贯穿过孔437c和第四层440的第四贯穿过孔447d彼此相连。在这些贯穿过孔中，第一贯穿过孔417a连接至I/O电路412，而第二贯穿过孔427b、第三贯穿过孔437c和第四贯穿过孔447d均不连接至它们层中的I/O电路422、432和442。类似地，在彼此连接的每一组四个贯穿过孔中，只有一个贯穿过孔连接至I/O电路412到442之一。如上结合图3实施例所述，这种彼此连接的每一组四个贯穿过孔形成延伸过层并直到基板的相应传导路径。因此，四条相应的信号传输线彼此电隔离地延伸通过第一到第四层410到440，并且四条传输线分别连接至第一到第四层410到440的I/O电路412、422、432和442。
在所示示例中，如上所述，每一组相连的四个贯穿过孔连接至I/O电路412、422、432和442中相应的一个。因此，在半导体芯片封装400中，连接至每条传输线的I/O电路的数目(1个)小于层的总数(4个)。因此，半导体芯片封装400中，连接至传输线的I/O电路的数目是具有常规TSV架构的对应半导体芯片封装中连接至传输线的I/O电路的数目的1/4。由此，在半导体芯片封装400中，最小化由于I/O电路412到442而产生的寄生电容，以最大化由例如第一到第四贯穿过孔417a到447d构成的数据总线的传输带宽。此外，第一到第四层410到440中每一层的I/O电路的数目少于具有常规TSV架构的对应半导体芯片封装中的数目。
因此，图4实施例提供了与图3实施例相同的优点，并且涵盖与图3实施例的所示示例的变体类似的变体。
具体而言，对于这些变体，本发明不限于图4所示第一到第四层410到440的取向。例如，在根据本发明的半导体芯片封装400的另一示例中，第二层420的结构与第一层410的结构相同，但是是围绕Y轴翻转的。第三层430的结构与第一层410的结构相同，但是在水平面上逆时针或顺时针旋转了180°。第四层440的结构与第一层410的结构相同，但是是围绕X轴翻转的。
在根据本发明的半导体芯片封装400的另一示例中，第二层420的结构与第一层410的结构相同，但是在水平面上逆时针旋转了90°。第三层430的结构与第一层410的结构相同，但是在水平面上逆时针或顺时针旋转了180°。第四层440的结构与第一层410的结构相同，但是是围绕Y轴翻转的。
在根据本发明的半导体芯片封装400的另一示例中，按照第四层440、第二层420、第三层430和第一层410的顺序堆叠这些层。
此外，在半导体芯片封装400的所示示例中，每一层只有一个I/O电路，对于每一组相连的四个贯穿过孔，相连的四个贯穿过孔中只有一个连接至I/O电路。备选地，只要每一层的贯穿过孔的数目仍然超过该层I/O电路的数目，第一到第四层410到440中每一层可以包括多个I/O电路。在这种情况下，每一层的贯穿过孔中相应的各个贯穿过孔连接至该层的各个I/O电路。
例如，参照图4，第一到第四层410到440中每一层可以包括两个I/O电路。每一层的第一贯穿过孔417a、427a、437a或447a和第二贯穿过孔417b、427b、437b或447b可以分别连接至该层的两个I/O电路。因此，比较图4实施例的该示例与对应的常规半导体芯片封装，连接至每条信号传输线的I/O电路的数目减少一半。
下面参照图5描述根据本发明的另一实施例半导体芯片封装500。
半导体芯片封装500包括第一层510、第二层520、第三层530和第四层540。可以按照第四层540、第三层530、第二层520和第一层510的顺序，将它们堆叠在图1和2所示类型的半导体基板上。
半导体基板、第一到第四层510到540可以是晶元或晶片。例如，半导体基板、第一到第四层510到540可以是晶元堆叠或晶片堆叠。备选地，半导体基板可以是晶片，第一到第四层510到540可以是晶元。在这种情况下，半导体基板、第一到第四层510到540可以构成晶元到晶片堆叠。
第一到第四层510到540中每一个均包括载体主体、由载体主体支持的半导体集成电路(IC)、也由载体主体支持并连接至IC的至少一个I/O电路、以及多个贯穿过孔。图5示出了第一到第四层510到540中每一个包括两个I/O电路和八个贯穿过孔，但是本发明不限于此。而是，第一到第四层510到540中每一个可以包括多于两个I/O电路和更多数目的贯穿过孔。
此外，为了清楚示出，图5中示出了第一到第四层510到540彼此垂直分隔开，但是在半导体芯片封装500中这些层可以直接堆叠在彼此上，与图1和2实施例的半导体芯片封装100和200的层类似，即，层可以堆叠，之间没有插入物。
第一层510的第一贯穿过孔517a连接至第一层510的第一I/O电路512，第一层510的第五贯穿过孔517e连接至第一层510的第二I/O电路514。此外，第一层510的第二到第四贯穿过孔517b、517c、517d和第六到第八贯穿过孔517f、517g、517h不连接至第一I/O电路512和第二I/O电路514。第一到第八贯穿过孔517a到517h可以是TSV。因此，第二到第四贯穿过孔517b、517c、517d和第六到第八贯穿过孔517f、517g、517h将接收到的数据或命令/地址输入旁路，并且可以是将第一到第四层510到540彼此接合的TSV。
第一I/O电路512和第二I/O电路514各自可以包括输入缓冲器和输出驱动器。第一I/O电路512和第二I/O电路514可以参照图1到4实施例所述的方式而操作。
第二到第四层520到540具有与第一层510相同的组件。具体而言，第二层520包括连接至第一I/O电路522的第一贯穿过孔527a以及连接至第二I/O电路524的第五贯穿过孔527e。第三层530包括连接至第一I/O电路532的第一贯穿过孔537a以及连接至第二I/O电路534的第五贯穿过孔537e。第四层540包括连接至第一I/O电路542的第一贯穿过孔547a以及连接至第二I/O电路544的第五贯穿过孔547e。此外，第二到第四层520到540的第二到第四贯穿过孔527b、527c、527d、537b、537c、537d、547b、547c、547d和第六到第八贯穿过孔527f、527g、527h、537f、537g、537h、547f、547g、547h不连接至I/O电路522、524、532、534、542和544。第一到第八贯穿过孔517a到547h可以是TSV。因此，第二到第四贯穿过孔527b、527c、527d、537b、537c、537d、547b、547c、547d和第六到第八贯穿过孔527f、527g、527h、537f、537g、537h、547f、547g、547h将接收到的数据或命令/地址输入旁路，并且可以是将第一到第四层510到540彼此接合的TSV。
对于层的取向，第二层520的结构与第一层510的结构相同，但是是围绕水平轴(图中，X轴)翻转的。此外，第三层530的结构与第一层510的结构相同，但是在水平面(图中，X-Y平面)上逆时针或顺时针旋转了180°。第四层540的结构与第一层510的结构相同，但是是围绕垂直于前述X轴的水平轴(即，图中，Y轴)翻转的。
因此，半导体芯片封装中，对于每一组彼此相连的四个贯穿过孔，贯穿过孔中只有一个连接至I/O电路，与图4中实施例的半导体芯片封装400类似。
因此，彼此电连接的每一组四个贯穿过孔形成信号传输线。因此，在图5所示示例中，八条相应的信号传输线从半导体基板延伸通过第一到第四层510到540，并且分别电连接至第一到第四层510到540的I/O电路512、514、522、524、532、534、542和544。因此，连接至每条传输线的I/O电路的数目(1个)小于层的总数(4个)。
因此，在半导体芯片封装500中，连接至每条传输线的I/O电路的数目(1个)小于层的总数(4个)。因此，半导体芯片封装500中，连接至传输线的I/O电路的数目是具有常规TSV架构的对应半导体芯片封装中连接至传输线的I/O电路的数目的1/4。由此，在半导体芯片封装500中，最小化由于I/O电路512到544而产生的寄生电容，以最大化由例如第一到第八贯穿过孔517a到547h构成的数据总线的传输带宽。此外，第一到第四层510到540中每一层的I/O电路的数目少于具有常规TSV架构的对应半导体芯片封装中的数目。
因此，图5实施例提供了与图3和4实施例相同的优点，并且涵盖与图3和4实施例的所示示例的变体类似的变体。
具体而言，对于这些变体，本发明不限于图5所示第一到第四层510到540的取向。根据本发明，第二层520的结构与第一层510的结构相同，但是是围绕水平轴(图中，Y轴)翻转的。第三层530的结构与第一层510的结构相同，但是在水平面上逆时针或顺时针旋转了180°。第四层540的结构与第一层510的结构相同，但是是围绕X轴翻转的。
此外，在图5的半导体芯片封装500的另一示例中，按照第四层540、第二层520、第三层530和第一层510的顺序堆叠这些层在半导体基板上。
此外，如上所述，图5的实施例不限于第一到第四层510到540中每一层只有两个I/O电路的半导体芯片封装。例如，第一到第四层510到540中每一层可以包括四个I/O电路，每一层的第一、第二、第五和第六贯穿过孔(或者，层中的任何四个过孔)可以分别连接至该层的四个I/O电路。在这种情况下，与具有常规TSV架构的半导体芯片封装相比，1/2数目的I/O电路连接至每条信号传输线(每组相连的贯穿过孔)。
下面参照图6描述根据本发明的另一实施例半导体芯片封装600。在该示例中，半导体芯片封装600包括第一到第八层610到680。可以按照第一到第八层610到680的顺序，将它们堆叠在图1和2所示类型的半导体基板(未示出)上。
半导体基板、第一到第八层610到680可以是晶元或晶片。例如，半导体基板、第一到第八层610到680可以是晶元堆叠或晶片堆叠。备选地，半导体基板可以是晶片，第一到第八层610到680可以是晶元。在这种情况下，半导体基板、第一到第八层610到680可以构成晶元到晶片堆叠。
参照图6，在该示例中，第一到第四层610到640类似于图3的半导体芯片封装300的第一到第四层310到340，第五到第八层650到680类似于图4的半导体芯片封装400的第一到第四层410到440。即，图6的半导体芯片封装600可以是图3的半导体芯片封装300和图4的半导体芯片封装400的组合。
因此，第一到第八层610到680中每一个均包括载体主体、由载体主体支持的至少一个半导体IC、也由载体主体支持并各自连接至IC的至少一个I/O电路(分别是I/O电路612、622...682)、以及第一到第四贯穿过孔(分别是第一过孔617a、627a...687a；分别是第二过孔617b、627b...687b；分别是第三过孔617c、627c...687c；以及分别是第四过孔617d、627d...687d)。该实施例的其他特征和优点从图3和4实施例的描述中明显可见。因此，为了简要起见，将不详细描述这些特征和优点。此外，图6实施例涵盖与图3和4实施例的所示示例的变体类似的变体。即，图6实施例不限于图中所示的层的取向、层堆叠的顺序、每一层I/O电路的数目、层之间的间隔。因此，为了简要起见，将不详细描述这些变体。
下面参照图7描述根据本发明的另一实施例半导体芯片封装700。
半导体芯片封装700包括第一层710、第二层720、第三层730和第四层740。可以按照第四层740、第三层730、第二层720和第一层710的顺序，将它们堆叠在半导体基板上。
半导体基板、第一到第四层710到740可以是晶元或晶片。例如，半导体基板、第一到第四层710到740可以是晶元堆叠或晶片堆叠。备选地，半导体基板可以是晶片，第一到第四层710到740可以是晶元。在这种情况下，半导体基板、第一到第四层710到5740可以构成晶元到晶片堆叠。
在图7的半导体芯片封装700中，第一到第四层710到740中每一个均包括载体主体、由载体主体支持的至少一个IC、也由载体主体支持并连接至IC的至少一个I/O电路(I/O电路712、722、732或742)、以及多个贯穿过孔(第一贯穿过孔717a、727a、737a或747a，第二贯穿过孔717b、727b、737b或747b；第三贯穿过孔717c、727c、737c或747c；以及第四贯穿过孔717d、727d、737d或747d)。
如上所述，图7所述实施例的示例中，第一到第四层710到740中每一个包括仅一个I/O电路和四个贯穿过孔，但是本发明不限于此。而是，第一到第四层710到740中每一个可以包括多个I/O电路，在这种情况下，每一层中贯穿过孔之中相应的贯穿过孔分别连接至该层的I/O电路。以上已经结合图1到6的实施例描述该变体，这里不再描述。
在该示例中，第一到第四层710到740全部具有相同结构，即，全部具有相同的特征/组件和取向。因此，第一贯穿过孔717a到747a垂直地对齐，第二贯穿过孔717b到747b垂直地对齐，第三贯穿过孔717c到747c垂直地对齐，第四贯穿过孔717d到747d垂直地对齐。但是，由于下述原因，半导体芯片封装700也可以具有插入在第一到第四层710到740之间的第一到第三重分布层715、725和735。
第一重分布层715具有插入物主体、以及延伸通过插入物主体的重分布线715a、715b、715c和715d。重分布线715a、715b、715c和715d将第一层710的第一到第四贯穿过孔717a到717d连接至第二层720的第一到第四贯穿过孔727a到727d。
更具体地，重分布线715a、715b、715c和715d中每一条将第一层710的第一到第四贯穿过孔717a到717d中相应的一个与第二层720的第一到第四贯穿过孔727a到727d中相应的一个相连接，相连接的两个贯穿过孔不是垂直对齐的，即，在水平方向上存在偏移。例如，重分布线715a将第一层710的第一贯穿过孔717a与第二层720的第二贯穿过孔727b(而不是与第一贯穿过孔717a垂直对齐的第一贯穿过孔727a)相连接。通过重分布线将其他贯穿过孔类似地彼此连接。
由此，在图7的半导体芯片封装700中，对于彼此相连的每一组四个贯穿过孔，经由重分布线之一，将这些贯穿过孔中的仅一个贯穿过孔连接至相应层的I/O电路。例如，参照图7，第一层710的第一贯穿过孔717a、第二层720的第二贯穿过孔727b、第三层730的第三贯穿过孔727c和第四层740的第四贯穿过孔747d通过重分布线715a彼此相连。在这些贯穿过孔中，第一贯穿过孔717a连接至I/O电路712，但是第二贯穿过孔727b不连接至I/O电路722，第三贯穿过孔727c不连接至I/O电路732，第四贯穿过孔747d不连接至I/O电路742。
此外，在该示例中，每一组四个贯穿过孔以及将这些贯穿过孔连接的重分布线形成传导路径，即，去往/来自基板的信号传输线。由此，半导体基板和第一到第四层710到740(的半导体IC)沿着四条分立(电隔离)的信号传输线彼此相连。即，四条传输线分别连接至第一到第四层710到740的I/O电路712、722、732和742。
因此，连接至每条传输线的I/O电路的数目小于封装中层的数目。在该示例中，连接至每一组四个贯穿过孔(在半导体芯片封装700中，每一组四个贯穿过孔通过重分布线彼此连接)的I/O电路的数目是具有常规TSV架构的对应半导体芯片封装中的数目的1/4。
此外，如前述实施例的情况一样，图7的实施例不限于第一到第四层710到740中每一层只有一个I/O电路的半导体芯片封装700。例如，第一到第四层710到740中每一层可以包括两个I/O电路，每一层的第一贯穿过孔717a、727a、737a或747a和第二贯穿过孔717b、727b、737b或747b可以分别连接至该层的四I/O电路。在这种情况下，与常规半导体芯片封装相比，连接至相连的四个贯穿过孔的I/O电路的数目是1/2。
下面参照图8描述根据本发明的另一实施例半导体芯片封装800。
半导体芯片封装800具有中央处理单元(CPU)810、以及堆叠在中央处理单元(CPU)810上的多个存储单元821、822、823和824。CPU 810包括存储控制器815，存储单元821、822、823和824经由多个贯穿过孔830与存储控制器815相连。存储单元821、822、823和824可以由以上参照图1到7描述的半导体芯片封装100、200、300、400、500、600和700中的任何一个的层构成。
下面参照图9描述根据本发明的计算系统900。计算系统900包括处理器910、存储设备920、电源930、输入/输出(I/O)设备940以及用户接口单元950。处理器910、存储设备920、电源930、I/O设备940以及用户接口单元950经由总线960彼此通信。
在计算系统900中，处理器910和存储设备920由根据本发明的半导体芯片封装构成，并具有与以上参照图1到7描述的半导体芯片封装中任何一个的特征类似的特征。此外，存储设备920可以如上参照图8所述的一样放置在处理器910上。
处理器910执行程序以控制计算系统900。存储设备920存储用于操作处理器910的代码和数据。可以经由I/O设备940向计算系统900输入或从计算系统900输出数据。电源930和用户接口单元950的结构和操作的细节本身可以是常规的，在此不再详细描述。
计算系统900可以用在需要存储器的任何类型的电子设备中。例如，计算系统900可以用在计算机、移动电话、MP3播放器、导航设备、固态盘(SSD)或家用电器中。在计算系统900用在移动设备中的情况下，电源130是电池。
下面参照图10描述根据本发明的存储卡1000。存储卡1000可以用作针对多种类型的移动设备的数据存储介质。存储卡1000的示例可以包括多媒体卡(MMC)和安全数字(SD)卡。
存储卡1000包括控制器1010和存储单元1020。存储单元1020可以包括闪速存储器、相变随机存取存储器(PRAM)或非易失性存储器。控制器1010控制数据输入至存储单元1020或从存储单元1020输出。因此，在存储卡1000中，数据可以存储在存储单元1020中或者从存储单元1020传输至外部。
在存储卡1000中，控制器1010和存储单元1020由根据本发明的半导体芯片封装构成，并具有与以上参照图1到7描述的半导体芯片封装中任何一个的特征类似的特征。此外，存储单元1020可以如上参照图8所述的一样放置在控制器1010上。
由此，根据本发明的这种存储卡1000可以具有相对大的存储容量和提高的功能性。此外，根据本发明通过使存储卡1000的互连长度最小，可以使存储卡1000的厚度最小，并且可以增强存储卡1000的性能。
图11示出了根据本发明用于制造半导体芯片封装的方法1100的实施例。
参照图11，该方法1100包括提供相同的第一层和第二层。如上所述，第一层和第二层中每一层包括载体主体、彼此连接并由载体主体支持的半导体IC和I/O电路(各自至少一个)、以及延伸通过载体主体并彼此电隔离的多个贯穿过孔。在载体主体的上表面处形成每个半导体IC和I/O电路。贯穿过孔可以是TSV。贯穿过孔之一连接至I/O电路，而其他各个贯穿过孔不连接至该I/O电路。
因此，在该步骤中，根据过孔优先工艺(via-first process)来制造层。此外，可以通过本身已知的制造技术，在每一层的载体主体上形成IC(或多个IC)以及I/O电路(或多个I/O电路)。在例如层是晶元的情况下，在晶片上形成IC和I/O电路，然后将晶片切分成支持IC(或多个IC)以及I/O电路(或多个I/O电路)的各个晶元。
此外，从图1到7应该清楚可见，贯穿过孔具有关于垂直轴(与层垂直的轴)的对称性，这允许贯穿过孔共同占据空间中相同的地方，无论层围绕该垂直轴旋转任何90°增量。类似地，贯穿过孔具有关于与层平行的水平轴(或者关于两条正交水平轴中每一条轴)的对称性，使得贯穿过孔可以共同占据相同的空间，无论层关于水平轴之一是正面朝上还是翻转的。虽然图中未示出，但是这些轴的位置，如同叠置在第二层上一样，对于本领域技术人员而言是显而易见的。
接下来，在半导体基板上堆叠第一层(S111)。基板可以是上述参照1和2所述的类型。此时，可以将第一层的贯穿过孔电连接至半导体基板的电极，例如导电焊盘。
接着，旋转(S112)或翻转(S113)第二层。在制造工艺中，该步骤可以在步骤S111之前。
在任何情况下，如果确定应该旋转第二层，则围绕位于中心的垂直轴(即，在水平面上)将第二层逆时针旋转90°、180°或270°。
另一方面，如果确定应该翻转第二层，则围绕水平轴将第二层旋转180°，在该水平轴的相对两侧提供有相等数目的贯穿过孔。
在这种状态下，在第一层上堆叠第二层(S114)。由此，第二层的贯穿过孔分别与第一层的贯穿过孔垂直对齐。该堆叠工艺也可以将第二层的贯穿过孔与第一层的贯穿过孔电连接。注意，在这方面，可以执行S112或S113，以确保第一层中与第一层的I/O电路相连的贯穿过孔不与第二层中与第二层的I/O电路相连的贯穿过孔垂直对齐并且不连接。
此外，虽然参照过孔优先工艺(适用于图1到6实施例的制造)描述了上述方法，但是可以通过根据本发明的如下方法来制造图7所示类型的芯片封装：该方法使用过孔中间工艺(via-middle process)，其方式对于本领域普通技术人员而言是显而易见的，在此不详细描述。
在任何情况下，已经参照图1到7描述了根据本发明的方法而制造的半导体芯片封装的优点，在此不再详细描述。
最后，以上已经详细描述了本发明的实施例。然而，本发明可以按照许多形式来具体实现，不应视为限于上述实施例。而是，描述这些实施例，使得本公开完整和透彻，并向本领域技术人员完整地传达本发明。因此，本发明的真实精神和范围不由上述实施例限制，而由所附权利要求限定。

Claims (28)

1.一种半导体芯片封装，包括：
第一层，包括第一载体主体、第一输入/输出I/O电路、延伸通过第一载体主体并电连接至第一输入/输出I/O电路的第一导电贯穿过孔、以及延伸通过第一载体主体并与第一I/O电路电隔离的第二导电贯穿过孔；以及
放置在第一层上的第二层，第二层包括第二载体主体、第二输入/输出I/O电路、延伸通过第二载体主体并电连接至第二I/O电路的第三导电贯穿过孔、以及延伸通过第二载体主体并与第二I/O电路电隔离的第四导电贯穿过孔；
其中，第一层的第一贯穿过孔电连接至第四贯穿过孔，并且第一层的第二贯穿过孔电连接至第三贯穿过孔。
2.根据权利要求1所述的半导体芯片封装，其中，第二层的结构与第一层的结构实质上相同，但是在平行于层平面的平面中旋转了90°、180°或270°。
3.根据权利要求1所述的半导体芯片封装，其中，第二层的结构与第一层的结构实质上相同，但是是翻转的。
4.根据权利要求1所述的半导体芯片封装，其中，每一层包括晶片或晶元，贯穿过孔是贯穿硅过孔TSV。
5.根据权利要求1所述的半导体芯片封装，还包括：半导体基板，第一层放置在半导体基板上。
6.根据权利要求5所述的半导体芯片封装，其中，半导体基板包括：绝缘体，具有上表面和下表面；传导端子，在绝缘体的上表面处，并放置为与第一层的贯穿过孔接触；以及外部端子，暴露在半导体基板的外部，并电连接至传导端子。
7.一种半导体芯片封装，包括：
多个层，一个层堆叠在另一个之上；
每一层包括载体主体、由载体主体支持并放置在载体主体表面处的至少一个输入/输出I/O电路、由载体主体支持并各自电连接至该层的相应I/O电路的至少一个半导体集成电路IC、以及延伸通过载体主体并彼此电隔离的多个导电贯穿过孔，
其中，每一层的I/O电路电连接至该层的贯穿过孔中相应一个贯穿过孔，
所述多个层之中一个层的每一个贯穿过孔电连接至其他层的贯穿过孔之一，使得所述多个层具有成组的电连接的贯穿过孔，每一组电连接的贯穿过孔构成封装中相应的信号传输线，
每一个I/O电路电连接至信号传输线之一，以及
其中，连接至每条信号传输线的I/O电路的总数小于构成封装的层的总数。
8.根据权利要求7所述的半导体芯片封装，其中，每一层包括晶片或晶元，贯穿过孔是贯穿硅过孔TSV。
9.根据权利要求7所述的半导体芯片封装，其中，每一层的贯穿过孔关于垂直于该层的轴而对称放置。
10.根据权利要求8所述的半导体芯片封装，其中，每一层的贯穿过孔以四个一组而成组放置，这些组以90°为相等的角度增量而围绕轴布置。
11.根据权利要求10所述的半导体芯片封装，其中，所述多个层之一的结构与所述多个层中另一层的结构实质上相同，但是围绕轴旋转了90°、180°或270°。
12.根据权利要求7所述的半导体芯片封装，其中，每一层的贯穿过孔关于平行于该层的轴而对称放置。
13.根据权利要求12所述的半导体芯片封装，其中，所述多个层之一的结构与所述多个层中另一层的结构实质上相同，但是是围绕轴翻转的。
14.根据权利要求7所述的半导体芯片封装，其中，每一层的贯穿过孔关于平行于该层且彼此正交的两个轴中的每个轴而对称放置。
15.根据权利要求14所述的半导体芯片封装，其中，所述多个层之一的结构与所述多个层中另一层的结构实质上相同，但是是围绕轴之一翻转的。
16.根据权利要求7所述的半导体芯片封装，其中，每一个I/O电路包括输入缓冲器和输出驱动器。
17.根据权利要求7所述的半导体芯片封装，其中，所述多个层的贯穿过孔一起构成数据总线或命令/地址总线。
18.根据权利要求7所述的半导体芯片封装，其中，所述多个层之一的每一个贯穿过孔与其他层的贯穿过孔中相应的贯穿过孔对齐并且电连接。
19.根据权利要求7所述的半导体芯片封装，还包括：重分布层，包括在每对相邻层之间延伸的一系列传导重分布线，
其中，通过重分布线中相应的一条，相邻层之一的每一个贯穿过孔与该对相邻层中另一个层的贯穿过孔之一电连接，由此，每一组贯穿过孔以及将该组贯穿过孔电连接的重分布线一起构成相应的一条信号传输线，
该对相邻层中通过重分布线彼此电连接的贯穿过孔在平行于层的平面中彼此偏移。
20.根据权利要求7所述的半导体芯片封装，其中，每一层包括多个I/O电路。
21.根据权利要求7所述的半导体芯片封装，还包括：半导体基板，所述多个层放置在半导体基板上，
半导体基板包括：绝缘体，具有上表面和下表面；传导端子，在绝缘体的上表面处，并放置为与所述多个层之一的贯穿过孔接触；以及外部端子，暴露在半导体基板的外部，并电连接至传导端子。
22.根据权利要求7所述的半导体芯片封装，还包括：中央处理单元CPU，所述多个层放置在CPU上，CPU具有与所述多个层的贯穿过孔电连接的电路。
23.一种电子设备，包括如权利要求7所述的半导体芯片封装、用户接口和电源，其中，半导体芯片封装构成该电子设备的处理器和存储器。
24.一种存储卡，包括由权利要求7所述的半导体芯片封装构成的控制器和存储器。
25.一种制造半导体芯片封装的方法，包括：
形成具有实质上相同结构的第一层和第二层，其中，第一层包括载体主体、所述封装的第一输入/输出I/O电路、以及与第一I/O电路电连接的半导体集成电路IC，第二层包括载体主体、所述封装的第二输入/输出I/O电路、以及与第二I/O电路电连接的半导体集成电路IC；以及
通过形成贯穿每一层的载体主体的多个贯穿过孔，使得每一层的贯穿过孔之一连接至该层的I/O电路，而该层中其他贯穿过孔中每一个贯穿过孔与该层的所述I/O电路电隔离，来将第一层和第二层彼此电连接，
第一层的贯穿过孔分别电连接至第二层的贯穿过孔，
第一层中电连接至第一I/O电路的贯穿过孔电连接至第二层中与第二I/O电路电隔离的贯穿过孔。
26.根据权利要求25所述的方法，其中，连接第一层和第二层包括：在基板上堆叠第一层，并在第一层上堆叠第二层。
27.根据权利要求26所述的方法，其中，贯穿过孔以四个一组而成组形成，这些组以90°为相等的角度增量而围绕轴布置，
所述方法还包括：在第一层上堆叠第二层之前，在平行于第二层的平面中将第二层逆时针旋转90°、180°或270°。
28.根据权利要求26所述的方法，其中，在每一层中，贯穿过孔是关于平行于该层的轴而对称形成的，
所述方法还包括：在第一层上堆叠第二层之前，翻转第二层。
CN2011101556675A 2010-06-17 2011-06-10 半导体芯片封装及其制造方法 Pending CN102290404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100057570A KR20110137565A (ko) 2010-06-17 2010-06-17 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
KR10-2010-0057570 2010-06-17

Publications (1)

Publication Number Publication Date
CN102290404A true CN102290404A (zh) 2011-12-21

Family

ID=45327920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101556675A Pending CN102290404A (zh) 2010-06-17 2011-06-10 半导体芯片封装及其制造方法

Country Status (5)

Country Link
US (1) US20110309468A1 (zh)
JP (1) JP2012004559A (zh)
KR (1) KR20110137565A (zh)
CN (1) CN102290404A (zh)
TW (1) TW201203498A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104503617A (zh) * 2014-12-26 2015-04-08 合肥鑫晟光电科技有限公司 触摸屏的边框结构及其制造方法、触摸屏和显示装置
CN105680843A (zh) * 2014-12-05 2016-06-15 台湾积体电路制造股份有限公司 用于集成电路的输入输出
CN106409795A (zh) * 2015-07-31 2017-02-15 瑞萨电子株式会社 半导体器件
CN104051425B (zh) * 2013-03-13 2017-04-12 英特尔公司 用于减少通道串扰的耦合通孔
CN102759697B (zh) * 2012-07-26 2017-05-03 上海华虹宏力半导体制造有限公司 Mos晶体管封装级测试方法以及mos晶体管制造方法
CN107275323A (zh) * 2017-07-25 2017-10-20 睿力集成电路有限公司 一种芯片堆栈立体封装结构
CN108987354A (zh) * 2017-05-31 2018-12-11 乐金电子研发中心(上海)有限公司 一种宽禁带功率半导体模块封装结构
CN110299344A (zh) * 2018-03-22 2019-10-01 东芝存储器株式会社 半导体装置
CN110416174A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 包括贯穿模制通孔的堆叠封装
CN111508921A (zh) * 2019-01-02 2020-08-07 王智彬 具有双面对外接点的半导体芯片组
WO2024040749A1 (zh) * 2022-08-26 2024-02-29 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法
WO2024050930A1 (zh) * 2022-09-07 2024-03-14 长鑫存储技术有限公司 半导体芯片、半导体器件及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5980556B2 (ja) * 2012-04-27 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置
US9570398B2 (en) * 2012-05-18 2017-02-14 Xintec Inc. Chip package and method for forming the same
CN103514313A (zh) * 2012-06-29 2014-01-15 联想(北京)有限公司 一种信息处理方法
WO2014097916A1 (ja) * 2012-12-18 2014-06-26 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102041500B1 (ko) 2013-03-08 2019-11-06 삼성전자 주식회사 반도체 패키지
US9087846B2 (en) 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
WO2014167867A1 (ja) * 2013-04-11 2014-10-16 株式会社ニコン 積層半導体装置および積層半導体製造方法
JP6207228B2 (ja) * 2013-05-10 2017-10-04 キヤノン株式会社 集積回路装置およびその構成方法
US9606916B2 (en) * 2013-09-13 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor devices including application processor connected to high-bandwidth memory and low-bandwidth memory, and channel interleaving method thereof
TWI569403B (zh) * 2014-05-30 2017-02-01 旺宏電子股份有限公司 包含多晶片疊層的三維多晶片封裝
KR102252786B1 (ko) * 2014-09-24 2021-05-17 에스케이하이닉스 주식회사 멀티 칩 패키지
KR102188644B1 (ko) 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR102264548B1 (ko) * 2014-11-21 2021-06-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TW202404049A (zh) * 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US10515173B2 (en) * 2017-12-29 2019-12-24 Advanced Micro Devices, Inc. Input-output processing on a remote integrated circuit chip
US20210319145A1 (en) * 2018-08-10 2021-10-14 Cryptography Research, Inc. Memory bus protection
US11233010B2 (en) 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Assembly structure and package structure
KR102322727B1 (ko) * 2019-07-29 2021-11-05 에스케이하이닉스 주식회사 데이터 스왑을 위한 메모리 시스템 및 그 동작방법
KR20210095754A (ko) * 2020-01-23 2021-08-03 삼성전자주식회사 반도체 장치
US11594477B2 (en) * 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
TWI791324B (zh) * 2021-11-12 2023-02-01 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其之晶片裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167812A1 (en) * 2003-01-15 2005-08-04 Fujitsu Limited Semiconductor device, three-dimensional semiconductor device, and method of manufacturing semiconductor device
CN101261945A (zh) * 2007-03-09 2008-09-10 台湾积体电路制造股份有限公司 半导体结构的制造方法
US20080272470A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Same Size Through-Hole Via Die Stacked Package
US20090146297A1 (en) * 2007-12-06 2009-06-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11120075A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体記憶装置及び半導体記憶システム
US7948272B2 (en) * 2003-11-27 2011-05-24 Samsung Electronics Co., Ltd. Input buffer for detecting an input signal
US20080142941A1 (en) * 2006-12-19 2008-06-19 Advanced Chip Engineering Technology Inc. 3d electronic packaging structure with enhanced grounding performance and embedded antenna
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US7993976B2 (en) * 2009-06-12 2011-08-09 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias with trench in saw street

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167812A1 (en) * 2003-01-15 2005-08-04 Fujitsu Limited Semiconductor device, three-dimensional semiconductor device, and method of manufacturing semiconductor device
CN101261945A (zh) * 2007-03-09 2008-09-10 台湾积体电路制造股份有限公司 半导体结构的制造方法
US20080272470A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Same Size Through-Hole Via Die Stacked Package
US20090146297A1 (en) * 2007-12-06 2009-06-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wafer Level Ground Plane and Power Ring

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759697B (zh) * 2012-07-26 2017-05-03 上海华虹宏力半导体制造有限公司 Mos晶体管封装级测试方法以及mos晶体管制造方法
US10103054B2 (en) 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
CN104051425B (zh) * 2013-03-13 2017-04-12 英特尔公司 用于减少通道串扰的耦合通孔
CN105680843A (zh) * 2014-12-05 2016-06-15 台湾积体电路制造股份有限公司 用于集成电路的输入输出
CN105680843B (zh) * 2014-12-05 2019-05-21 台湾积体电路制造股份有限公司 用于集成电路的输入输出
CN104503617B (zh) * 2014-12-26 2017-10-13 合肥鑫晟光电科技有限公司 触摸屏的边框结构及其制造方法、触摸屏和显示装置
US10007367B2 (en) 2014-12-26 2018-06-26 Boe Technology Group Co., Ltd. Bezel structure of touch screen and method for manufacturing the same, touch screen and display device
CN104503617A (zh) * 2014-12-26 2015-04-08 合肥鑫晟光电科技有限公司 触摸屏的边框结构及其制造方法、触摸屏和显示装置
CN106409795A (zh) * 2015-07-31 2017-02-15 瑞萨电子株式会社 半导体器件
CN106409795B (zh) * 2015-07-31 2021-07-23 瑞萨电子株式会社 半导体器件
CN108987354A (zh) * 2017-05-31 2018-12-11 乐金电子研发中心(上海)有限公司 一种宽禁带功率半导体模块封装结构
CN108987354B (zh) * 2017-05-31 2020-07-24 乐金电子研发中心(上海)有限公司 一种宽禁带功率半导体模块封装结构
CN107275323A (zh) * 2017-07-25 2017-10-20 睿力集成电路有限公司 一种芯片堆栈立体封装结构
CN110299344A (zh) * 2018-03-22 2019-10-01 东芝存储器株式会社 半导体装置
CN110299344B (zh) * 2018-03-22 2023-09-19 铠侠股份有限公司 半导体装置
CN110416174A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 包括贯穿模制通孔的堆叠封装
CN111508921A (zh) * 2019-01-02 2020-08-07 王智彬 具有双面对外接点的半导体芯片组
CN111508921B (zh) * 2019-01-02 2022-03-08 王智彬 具有双面对外接点的半导体芯片组
WO2024040749A1 (zh) * 2022-08-26 2024-02-29 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法
WO2024050930A1 (zh) * 2022-09-07 2024-03-14 长鑫存储技术有限公司 半导体芯片、半导体器件及其形成方法

Also Published As

Publication number Publication date
TW201203498A (en) 2012-01-16
US20110309468A1 (en) 2011-12-22
KR20110137565A (ko) 2011-12-23
JP2012004559A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102290404A (zh) 半导体芯片封装及其制造方法
US11693801B2 (en) Stacked semiconductor device assembly in computer system
CN108155174B (zh) 包括堆叠芯片的半导体存储器件及具有其的存储模块
JP5584512B2 (ja) パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
US7772708B2 (en) Stacking integrated circuit dies
EP2220681B1 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
CN108074912B (zh) 包括互连器的半导体封装
US9847248B2 (en) Method of making a stacked device assembly
US10037983B2 (en) Semiconductor device with modified current distribution
MX2010014181A (es) Interconexion de puente de vias a traves de silicio.
US9349707B1 (en) Contact arrangements for stackable microelectronic package structures with multiple ranks
US11302674B2 (en) Modular stacked silicon package assembly
US20130320560A1 (en) Distributed on-chip decoupling apparatus and method using package interconnect
CN112117267A (zh) 具有中介层的层叠半导体封装件
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
US20190319009A1 (en) Chip stack packages
US20120049361A1 (en) Semiconductor integrated circuit
WO2016123607A2 (en) Contact arrangements for stackable microelectronic package structures
US9337170B1 (en) Contact arrangements for stackable microelectronic package structures
CN101465341B (zh) 堆叠式芯片封装结构
CN111146193A (zh) 半导体装置组合件和其制造方法
US8283787B2 (en) Semiconductor device
CN115440709A (zh) 堆叠式半导体器件
CN114446961A (zh) 中介板结构及其制造方法
CN113224021A (zh) 半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221