TWI805592B - 層疊式半導體裝置和半導體系統 - Google Patents

層疊式半導體裝置和半導體系統 Download PDF

Info

Publication number
TWI805592B
TWI805592B TW107121146A TW107121146A TWI805592B TW I805592 B TWI805592 B TW I805592B TW 107121146 A TW107121146 A TW 107121146A TW 107121146 A TW107121146 A TW 107121146A TW I805592 B TWI805592 B TW I805592B
Authority
TW
Taiwan
Prior art keywords
signal
tsv
transmission
driver
pull
Prior art date
Application number
TW107121146A
Other languages
English (en)
Other versions
TW201919172A (zh
Inventor
洪尹起
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201919172A publication Critical patent/TW201919172A/zh
Application granted granted Critical
Publication of TWI805592B publication Critical patent/TWI805592B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明揭示了一種層疊式半導體裝置和半導體系統。半導體裝置可以 包括將第一晶片與第二晶片耦接的穿通通孔和冗餘穿通通孔。傳輸電路可以用冗餘穿通通孔對穿通通孔執行修復操作，或者基於穿通通孔缺陷資訊來將電源電壓供應給冗餘穿通通孔。

Description

層疊式半導體裝置和半導體系統
各種實施例整體而言關於一種半導體技術，並且更具體地，關於一種層疊式半導體裝置和半導體系統。
為了提高半導體裝置的集成度，已經開發了在單個封裝體中層疊並封裝複數個晶片的三維(3D)半導體裝置。在3D半導體裝置中，由於兩個或更多個晶片垂直層疊，因此可以在同一面積內實現最大程度的集成。可以應用各種方法來實現3D半導體裝置。在其中一種方法中，具有相同結構的複數個晶片被層疊並且使用諸如金屬線的導線彼此電耦接以作為一個半導體裝置來操作。
最近，在本領域中已經揭示了穿通矽通孔(through-silicon via,TSV)型半導體裝置，其中通孔被形成為穿過複數個層疊晶片，使得所有晶片彼此電耦接。在TSV型半導體裝置中，因為通孔垂直穿過各個晶片以將它們彼此電耦接，所以當與其中各個晶片透過使用導線的週邊佈線而彼此電耦接的半導體裝置相比，其可以有效地減小封裝體的面積。
在一個實施例中，半導體裝置可以包括將第一晶片與第二晶片耦接的正常穿通通孔和冗餘穿通通孔。所述半導體裝置可以包括傳輸電路，所述傳輸電路被配置為當所述正常穿通通孔中存在缺陷時，使被分配為要經由所述正常穿通通孔傳輸的傳輸信號繞行到所述冗餘穿通通孔，而當所述正常穿通通孔中不存在缺陷時，用電源電壓驅動所述冗餘穿通通孔。
在一個實施例中，半導體裝置可以包括將第一晶片與第二晶片耦接的第一穿通通孔、第二穿通通孔和冗餘穿通通孔。所述半導體裝置可以包括第一傳輸電路，所述第一傳輸電路被配置為當所述第一穿通通孔和所述第二穿通通孔中的任何一個中存在缺陷時，使被分配為要經由所述第二穿通通孔傳輸的第一傳輸信號繞行到所述冗餘穿通通孔，而當所述第一穿通通孔和所述第二穿通通孔中不存在缺陷時，用電源電壓驅動所述冗餘穿通通孔。
在一個實施例中，半導體裝置可以包括設置在第一通道中並將第一晶片與第二晶片耦接的第一穿通通孔。所述半導體裝置可以包括第一傳輸電路，所述第一傳輸電路被配置為基於被啟動的所述第一通道來經由所述第一穿通通孔傳輸第一信號，而所述第一傳輸電路基於被止動的所述第一通道來經由所述第一穿通通孔供應電源電壓。
在一個實施例中，半導體裝置可以包括將第一晶片與第二晶片耦接的穿通通孔和冗餘穿通通孔。傳輸電路可以用所述冗餘穿通通孔來對所述穿通通孔執行修復操作，或者基於穿通通孔缺陷資訊來將電源電壓供應給所述冗餘穿通通孔。
相關申請案的交叉引用： 本申請案請求於2017年11月13日向韓國智慧財產局提交的申請號為10-2017-0150573的韓國專利申請案的優先權，其全部內容透過引用合併於此。
1:半導體系統
110:封裝基底
120:中介層
130:第一半導體裝置
140:第二半導體裝置
150:電耦接裝置
160:微凸塊
2:半導體裝置
201:微凸塊
210:第一晶片
211:核心電路
212:測試電路
220:第二晶片
221:核心電路
222:測試電路
230:第三晶片
231:核心電路
232:測試電路
240:第四晶片
241:核心電路
242:測試電路
4:半導體裝置
410:第一晶片
411:傳輸電路
412:傳輸電路
420:第二晶片
421:傳輸電路
422:傳輸電路
431:冗餘控制電路
432:冗餘控制電路
441:傳輸驅動器
441-1:上拉驅動器
441-2:下拉驅動器
442:傳輸驅動器
442-1:上拉驅動器
442-2:下拉驅動器
451:傳輸控制電路
452:傳輸控制電路
461:傳輸驅動器
461-1:上拉驅動器
461-2:下拉驅動器
462:傳輸驅動器
462-1:上拉驅動器
462-2:下拉驅動器
510:多工器
520:驅動器致能電路
521:反或閘
522:反相器
523:或閘
530:驅動控制信號產生電路
531:反及閘
532:反相器
533:及閘
610:多工器
620:驅動器致能電路
621:反或閘
630:驅動控制信號產生電路
631:反及閘
632:反相器
633:及閘
7:半導體裝置
701:微凸塊
710:第一晶片
720:第二晶片
730:第三晶片
740:第四晶片
8:半導體裝置
810:第一晶片
811:第一傳輸電路
812:第二傳輸電路
820:第二晶片
821:第一傳輸電路
822:第二傳輸電路
831:傳輸控制電路
832:傳輸控制電路
833:傳輸控制電路
834:傳輸控制電路
841:傳輸驅動器
841-1:上拉驅動器
841-2:下拉驅動器
842:傳輸驅動器
842-1:上拉驅動器
842-2:下拉驅動器
843:傳輸驅動器
843-1:上拉驅動器
843-2:下拉驅動器
844:傳輸驅動器
844-1:上拉驅動器
844-2:下拉驅動器
910:多工器
920:驅動器致能電路
921:反及閘
930:驅動控制信號產生電路
931:反及閘
932:反相器
933:及閘
ACH<1：2>:通道致能信號
ACH<1>:第一通道致能信號
ACH<2>:第二通道致能信號
CH1:第一通道
CH2:第二通道
DFA:穿通通孔缺陷資訊
DFA:整體缺陷資訊
DF<n>和DF<r>:穿通通孔缺陷資訊
DF<n>:個別缺陷資訊
DF<r>:個別缺陷資訊
DN<1>:驅動控制信號
DN<2>:驅動控制信號
DN<1>:下拉信號
DN<2>:下拉信號
DI<n>:傳輸信號
DI<n-1>:傳輸信號
DI1:第一傳輸信號
DI2:第二傳輸信號
DN<r>:下拉信號
DN<n>:下拉信號
DQ<1>:第一資料線
DQ<2>:第二資料線
ENTX<1>:驅動器致能信號
ENTX<n>:驅動器致能信號
ENTX<r>:驅動器致能信號
OE:輸出致能信號
RTSV:冗餘穿通通孔
RTSV1:第一冗餘穿通通孔
RTSV2:第二冗餘穿通通孔
RTX:傳輸電路
RX:接收電路
SPC:補充電力控制信號
TSV1~TSVn:穿通通孔
TSV1:第一穿通通孔
TSV2:第二穿通通孔
TSV3:第三穿通通孔
TSV4:第四穿通通孔
TSV5:第五穿通通孔
TSVn:第n穿通通孔
TX:傳輸電路
UP<1>:驅動控制信號
UP<2>:驅動控制信號
UP<1>:上拉信號
UP<2>:上拉信號
UP<n>和DN<n>:驅動控制信號
UP<r>和DN<r>:驅動控制信號
UP<n:上拉信號
UP<r>:上拉信號
VDD:第一電源電壓
VSS:第二電源電壓
圖1是示出根據一個實施例的半導體系統的配置的示例代表的示圖。
圖2是示出根據一個實施例的半導體裝置的配置的示例代表的示圖。
圖3A和圖3B是用於幫助解釋根據一個實施例的半導體裝置的修復操作的概念的示例代表的示圖。
圖4是示出根據一個實施例的半導體裝置的部分配置的示例代表的示圖。
圖5是示出圖4中所示的冗餘控制電路的配置的示例代表的示圖。
圖6是示出圖4中所示的傳輸控制電路的配置的示例代表的示圖。
圖7是示出根據一個實施例的半導體裝置的配置的示例代表的示圖。
圖8是示出根據一個實施例的半導體裝置的部分配置的示例代表的示圖。
圖9是示出圖8中所示的傳輸控制電路的配置的示例代表的示圖。
在下文中，下面將參考圖式透過各種示例的實施例來描述層疊式半導體裝置和半導體系統。
各種實施例可以關於一種層疊式半導體裝置，其包括穿通通孔和能夠修復有缺陷的穿通通孔或額外供應電力的傳輸電路。
在圖1中，根據一個實施例的半導體系統1可以包括封裝基底110、中介層120、第一半導體裝置130和第二半導體裝置140。中介層120可 以層疊在封裝基底110上。中介層120和封裝基底110可以經由電耦接裝置150(諸如凸球、球網格陣列或C4凸塊)彼此耦接。透過其傳輸信號的信號路徑可以形成在中介層120和封裝基底110中。雖然未示出，但是封裝基底110可以包括封裝球(package ball)(未示出)，並且半導體系統1可以經由封裝球與外部電子裝置耦接。
第一半導體裝置130和第二半導體裝置140可以層疊在中介層120上，並且可以經由微凸塊160與中介層120耦接。第一半導體裝置130和第二半導體裝置140可以經由形成在中介層120中的信號路徑而彼此通信。半導體系統1的組件可以被封裝到單個封裝體中，並且可以以系統單晶片(system-on-chip,SOC)、系統級封裝(system-in-package,SIP)、多晶片封裝體或倒裝晶片封裝體(flip chip package)的形式實現。
第一半導體裝置130可以是控制第二半導體裝置140的主裝置。第一半導體裝置130可以是中央處理單元(CPU)、圖形處理單元(GPU)、數位信號處理器(DSP)、應用處理器(AP)、控制器晶片或記憶體控制器晶片。
第二半導體裝置140可以是由第一半導體裝置130控制的從屬裝置。第二半導體裝置140可以是諸如DRAM的揮發性記憶體，或者可以是諸如快閃記憶體、相變隨機存取記憶體(phase change random access memory,PCRAM)、電阻式隨機存取記憶體(resistive random access memory,ReRAM)、鐵電隨機存取記憶體(ferroelectric random access memory,FeRAM)、磁隨機存取記憶體(magnetic random access memory,MRAM)和自旋轉移力矩隨機存取記憶體(spin transfer torque random access memory, STTRAM)的非揮發性記憶體。可選擇地，第二半導體裝置140可以透過組合揮發性記憶體和非揮發性記憶體之中的至少兩個來配置。在一個實施例中，第二半導體裝置140可以是包括複數個晶片的層疊式記憶體裝置。
圖2是示出根據一個實施例的半導體裝置2的配置的示例代表的示圖。在圖2中，半導體裝置2可以應用為第一半導體裝置130和第二半導體裝置140中的任意一個。以下，將作為示例描述半導體裝置2應用為第二半導體裝置140的情況。半導體裝置2可以包括複數個晶片。複數個晶片可以彼此層疊並且可以構成單個半導體裝置。雖然在圖2中示出了層疊具有相同結構的四個晶片，晶片210、晶片220、晶片230和晶片240，但應當注意，可以層疊兩個、八個或者十六個晶片。第一晶片210、第二晶片220、第三晶片230至第四晶片240可以是相同類型的晶片，或者層疊在底部的第一晶片210或層疊在頂部的第四晶片240可以與其他晶片具有不同的結構。複數個穿通通孔，穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV(n是2或更大的整數)可以形成在相應的第一晶片210、第二晶片220、第三晶片230至第四晶片240中，並且第一晶片210、第二晶片220、第三晶片230至第四晶片240可以經由複數個穿通通孔，穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV電耦接。複數個穿通通孔，穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV可以經由微凸塊201將一個晶片與另一個晶片電耦接。複數個複數個穿通通孔，穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV可以包括一個或更多個正常穿通通孔以及至少一個冗餘穿通通孔。
第一晶片210可以包括核心電路211、第一穿通通孔TSV1、第n穿通通孔TSVn和冗餘穿通通孔RTSV。核心電路211可以包括用於儲存和輸 出資料的配置和電路。雖然未示出，但核心電路211可以包括包含用於儲存資料的複數個記憶體單元的記憶體單元陣列、用於將資料儲存在記憶體單元陣列中的電路、用於輸出儲存在記憶體單元陣列中的資料的電路等。第一穿通通孔TSV1和第n穿通通孔TSVn可以是正常穿通通孔，並且可以是能夠分別傳輸分配給其的傳輸信號的信號路徑。例如，被分配的傳輸信號可以是資料，並且該資料可以從核心電路211輸出或者可以從外部裝置(例如，圖1中示出的第一半導體裝置130)接收。冗餘穿通通孔RTSV可以是能夠在第一穿通通孔TSV1或第n穿通通孔TSVn中出現缺陷時透過替換第一穿通通孔TSV1或第n穿通通孔TSVn以執行修復操作來傳輸信號的信號路徑。第一穿通通孔TSV1和第n穿通通孔TSVn中的每一個可以與傳輸電路TX和接收電路RX耦接。冗餘穿通通孔RTSV可以與傳輸電路RTX和接收電路RX耦接。第一晶片210的傳輸電路TX和傳輸電路RTX可以基於從核心電路211輸出的信號來驅動相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV。第一晶片210的接收電路RX可以接收經由相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV傳輸的信號，並且可以將接收到的信號提供給核心電路211。第二晶片220的傳輸電路TX和傳輸電路RTX可以基於從核心電路221輸出的信號來驅動相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV。第二晶片220的接收電路RX可以接收經由相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV傳輸的信號，並且可以將接收到的信號提供給核心電路221。第三晶片230的傳輸電路TX和傳輸電路RTX可以基於從核心電路231輸出的信號來驅動相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV。第三晶片230的接收電路RX可以接收經由相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV傳 輸的信號，並且可以將接收到的信號提供給核心電路231。第四晶片240的傳輸電路TX和傳輸電路RTX可以基於從核心電路241輸出的信號來驅動相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV。第四晶片240的接收電路RX可以接收經由相應的穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV傳輸的信號，並且可以將接收到的信號提供給核心電路241。雖然經由穿通通孔TSV1、穿通通孔TSVn和穿通通孔RTSV傳輸的信號可以包括命令信號、位址信號、時脈信號和資料信號，但它們可以是諸如資料的雙向傳輸信號。當正常穿通通孔TSV1或穿通通孔TSVn中存在缺陷時，與冗餘穿通通孔RTSV耦接的傳輸電路RTX可以將要經由正常穿通通孔TSV1或穿通通孔TSVn傳輸的傳輸信號繞行到冗餘穿通通孔RTSV。當在正常的第一穿通通孔TSV1和正常的第n穿通通孔TSVn中的任意一個中出現缺陷時，傳輸電路RTX可以控制冗餘穿通通孔RTSV代替其中出現了缺陷的正常穿通通孔TSV1或穿通通孔TSVn來傳輸傳輸信號。當正常的第一穿通通孔TSV1和正常的第n穿通通孔TSVn中不存在缺陷且冗餘穿通通孔RTSV充當不傳輸用於正常的第一穿通通孔TSV1和正常的第n穿通通孔TSVn中的任意一個的任何信號的虛設穿通通孔時，傳輸電路RTX可以用電源電壓驅動冗餘穿通通孔RTSV。
與第一晶片210類似，第二晶片220、第三晶片230至第四晶片240可以包括核心電路221、核心電路231和核心電路241、第一穿通通孔TSV1、第n穿通通孔TSVn以及冗餘穿通通孔RTSV。第二晶片220、第三晶片230至第四晶片240的第一穿通通孔TSV1和第n穿通通孔TSVn中的每一個可以與傳輸電路TX和接收電路RX耦接。第二晶片220、第三晶片230至第 四晶片240的每個冗餘穿通通孔RTSV可以與傳輸電路RTX和接收電路RX耦接。
第一晶片210、第二晶片220、第三晶片230至第四晶片240可以分別包括測試電路212、測試電路222、測試電路232和測試電路242。測試電路212、測試電路222、測試電路232和測試電路242可以是能夠測試第一晶片210、第二晶片220、第三晶片230至第四晶片240的正常穿通通孔TSV1和穿通通孔TSVn中是否出現缺陷的電路。測試電路212、測試電路222、測試電路232和測試電路242可以透過對第一晶片210、第二晶片220、第三晶片230至第四晶片240的第一穿通通孔TSV1和第n穿通通孔TSVn執行開路/短路測試並且監測其中已經出現缺陷的穿通通孔來產生穿通通孔缺陷資訊。傳輸電路TX和傳輸電路RTX可以基於穿通通孔缺陷資訊來執行修復操作。
圖3A和圖3B是用於幫助解釋根據一個實施例的半導體裝置的修復操作的概念的示例代表的示圖。在圖3A和圖3B中，作為示例示出了一個晶片包括n個正常穿通通孔TSV1~TSVn以及兩個冗餘穿通通孔，冗餘穿通通孔RTSV1和冗餘穿通通孔RTSV2。第一穿通通孔TSV1至第n穿通通孔TSVn可以分別傳輸分配給其的傳輸信號。如圖3A所示，在第二穿通通孔TSV2中已經出現缺陷的情況下，由於第二穿通通孔TSV2不能正常地傳輸分配給其的傳輸信號，因此需要用於改變信號路徑的修復操作。因此，被分配為要經由第二穿通通孔TSV2傳輸的傳輸信號可以被繞行為要經由第三穿通通孔TSV3傳輸。被分配為要經由第三穿通通孔TSV3至第n穿通通孔TSVn傳輸的傳輸信號可以透過分別被移位至第四穿通通孔TSV4至第n穿通通孔TSVn和第一冗餘穿通通孔RTSV1(這些通孔向右與第三穿通通孔TSV3至第n穿通通孔 TSVn相鄰)而經由繞行傳輸。在這種情況下，第二冗餘穿通通孔RTSV2可以是不傳輸任何信號的虛設穿通通孔。
如圖3B所示，在第一穿通通孔TSV1和第三穿通通孔TSV3中已經出現缺陷的情況下，第二穿通通孔TSV2可以經由繞行來傳輸被分配為要經由第一穿通通孔TSV1傳輸的傳輸信號，並且與第三穿通通孔TSV3相鄰的第四穿通通孔TSV4可以經由繞行來傳輸被分配為要經由第二穿通通孔TSV2傳輸的傳輸信號。被分配為經由第三穿通通孔TSV3至第n穿通通孔TSVn傳輸的傳輸信號可以以繞行的方式分別經由第五穿通通孔TSV5至第n穿通通孔TSVn以及第一冗餘穿通通孔VTSV1和第二冗餘穿通通孔RTSV2來傳輸。
當如圖3A所示已經在正常穿通通孔中出現一處缺陷或如圖3B所示已經在正常穿通通孔中出現多處缺陷時，圖2中所示的傳輸電路TX和傳輸電路RTX可以透過繞行信號路徑來執行修復操作。如圖3A所示，當冗餘穿通通孔RTSV未被使用並充當不傳輸任何信號的虛設穿通通孔時，與冗餘穿通通孔RTSV耦接的傳輸電路RTX可以用電源電壓來驅動冗餘穿通通孔RTSV(即，RTSV2)。再次參考圖2，半導體裝置2可以從外部裝置接收電源電壓，並且電源電壓可以經由其他穿通通孔供應給第一晶片210、第二晶片220、第三晶片230至第四晶片240。在頂部處相對層疊的第四晶片240可能由於諸如電壓下降和延遲的問題而導致在配電網路中劣化。在配電網路中劣化的晶片會存在性能降低的問題。根據該實施例的半導體裝置2可以透過使未被使用的冗餘穿通通孔RTSV作為供應電源電壓的穿通通孔來改善配電網路。
圖4是示出根據一個實施例的半導體裝置4的配置的示例代表的示圖。在圖4中，為了清楚說明起見，示出了將兩個晶片耦接的一個正常穿通 通孔和一個冗餘穿通通孔。半導體裝置4可以包括第一晶片410和第二晶片420。半導體裝置4可以包括將第一晶片410與第二晶片420耦接的正常穿通通孔TSVn(n是2或更大的整數)和冗餘穿通通孔RTSV。第一晶片410的冗餘穿通通孔RTSV可以與傳輸電路411耦接，而第二晶片420的冗餘穿通通孔RTSV可以與傳輸電路421耦接。第一晶片410可以與第二晶片420具有基本上相同的結構，並且將代表性地描述在第二晶片420中包括的傳輸電路421。第二晶片420可以包括傳輸電路421。傳輸電路421可以應用為圖2中所示的與冗餘穿通通孔RTSV耦接的傳輸電路RTX中的每一個。傳輸電路421可以與冗餘穿通通孔RTSV耦接，並且可以驅動冗餘穿通通孔RTSV。當正常穿通通孔TSVn中存在缺陷時，傳輸電路421可以將被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號繞行到冗餘穿通通孔RTSV。當正常穿通通孔TSVn中不存在缺陷時，傳輸電路421可以利用電源電壓來驅動冗餘穿通通孔RTSV。
傳輸電路421可以包括冗餘控制電路431和傳輸驅動器441。冗餘控制電路431可以接收穿通通孔缺陷資訊DFA和穿通通孔缺陷資訊DF<r>、傳輸信號DI<n>以及補充電力控制信號SPC。根據穿通通孔缺陷資訊DFA和穿通通孔缺陷資訊DF<r>，冗餘控制電路431可以基於傳輸信號DI<n>和補充電力控制信號SPC中的一種來產生驅動控制信號UP<r>和驅動控制信號DN<r>。冗餘控制電路431可以在正常穿通通孔TSVn中存在缺陷時基於傳輸信號DI<n>來產生驅動控制信號UP<r>和驅動控制信號DN<r>，而可以在正常穿通通孔TSVn中不存在缺陷時基於補充電力控制信號SPC來產生驅動控制信號UP<r>和驅動控制信號DN<r>。傳輸電路421還可以接收輸出致能信號OE。輸出致能信號OE可以在傳輸信號DI<n>實際上經由第一晶片410和第二晶片 420的正常穿通通孔TSVn或冗餘穿通通孔RTSV傳輸時的時刻被致能。當正常穿通通孔TSVn中存在缺陷時，冗餘控制電路431可以基於輸出致能信號OE來產生驅動控制信號UP<r>和驅動控制信號DN<r>以經由冗餘穿通通孔RTSV來傳輸該傳輸信號DI<n>。當正常穿通通孔TSVn中不存在缺陷時，冗餘控制電路431可以不管輸出致能信號OE如何而用電源電壓來驅動冗餘穿通通孔RTSV。
傳輸驅動器441可以基於驅動控制信號UP<r>和驅動控制信號DN<r>來驅動冗餘穿通通孔RTSV。驅動控制信號UP<r>和驅動控制信號DN<r>可以包括上拉信號UP<r>和下拉信號DN<r>，並且傳輸驅動器441可以基於上拉信號UP<r>和下拉信號DN<r>而用第一電源電壓VDD和第二電源電壓VSS來驅動冗餘穿通通孔RTSV。作為高電壓的第一電源電壓VDD可以與從外部裝置施加的電源電壓相對應，而作為低電壓的第二電源電壓VSS可以與接地電壓相對應。然而，並非意在指定第一電源電壓VDD和第二電源電壓VSS的類型，而是任何電壓都可以作為第一電源電壓VDD，只要它是位準比第二電源電壓VSS的位準高的電壓即可。傳輸驅動器441可以包括上拉驅動器441-1和下拉驅動器441-2。上拉驅動器441-1可以基於上拉信號UP<r>而用第一電源電壓VDD來驅動冗餘穿通通孔RTSV。下拉驅動器441-2可以基於下拉信號DN<r>而用第二電源電壓VSS來驅動冗餘穿通通孔RTSV。與傳輸電路421類似，傳輸電路411可以包括冗餘控制電路432和傳輸驅動器442。傳輸驅動器442可以包括上拉驅動器442-1和下拉驅動器442-2。
半導體裝置4還可以包括傳輸電路412和傳輸電路422。傳輸電路412和傳輸電路422可以分別設置在第一晶片410和第二晶片420中，並且 可以分別與第一晶片410的正常穿通通孔TSVn和第二晶片420的正常穿通通孔TSVn耦接。將代表性地描述第二晶片420中包括的傳輸電路422。傳輸電路422可以應用為圖2中所示的與第一穿通通孔TSV1和第n穿通通孔TSVn耦接的傳輸電路TX中的每一個。當正常穿通通孔TSVn中存在缺陷時，傳輸電路422可以將被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>繞行到冗餘穿通通孔RTSV。當正常穿通通孔TSVn中不存在缺陷時，傳輸電路422可以基於被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>來驅動正常穿通通孔TSVn。半導體裝置4還可以包括如圖2、圖3A和圖3B所示的複數個正常穿通通孔。當複數個正常穿通通孔中的任何一個中存在缺陷時，傳輸電路422可以基於被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>來驅動正常穿通通孔TSVn。
傳輸電路422可以包括傳輸控制電路451和傳輸驅動器461。傳輸控制電路451可以接收穿通通孔缺陷資訊DFA和穿通通孔缺陷資訊DF<n>、被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>以及被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>。根據穿通通孔缺陷資訊DFA和穿通通孔缺陷資訊DF<n>，傳輸控制電路451可以基於被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>和被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>中的一種來產生驅動控制信號UP<n>和驅動控制信號DN<n>。例如，當複數個穿通通孔中的任何一個中存在缺陷時，傳輸控制電路451可以基於被分配為要經由相鄰的正常穿通通孔來傳輸的傳輸信號DI<n-1>而產生驅動控制信號UP<n>和驅動控制信號DN<n>。當包括正常穿通通孔TSVn的複數個穿通通孔中不存在缺陷時，傳輸控制電路451可以基於 被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>來產生驅動控制信號UP<n>和驅動控制信號DN<n>。
傳輸驅動器461可以基於驅動控制信號UP<n>和驅動控制信號DN<n>來驅動正常穿通通孔TSVn。驅動控制信號UP<n>和驅動控制信號DN<n>可以包括上拉信號UP<n>和下拉信號DN<n>，並且傳輸驅動器461可以包括上拉驅動器461-1和下拉驅動器461-2。上拉驅動器461-1可以基於上拉信號UP<n>而用第一電源電壓VDD來驅動正常穿通通孔TSVn。下拉驅動器461-2可以基於下拉信號DN<n>而用第二電源電壓VSS來驅動正常穿通通孔TSVn。與傳輸電路422類似，傳輸電路412可以包括傳輸控制電路452和傳輸驅動器462。傳輸驅動器462可以包括上拉驅動器462-1和下拉驅動器462-2。
當包括正常穿通通孔TSVn的複數個穿通通孔中不存在缺陷時，冗餘控制電路431和冗餘控制電路432可以基於補充電力控制信號SPC來產生驅動控制信號UP<r>和驅動控制信號DN<r>，並且傳輸驅動器441和傳輸驅動器442可以用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動冗餘穿通通孔RTSV。例如，傳輸電路411和傳輸電路421可以透過使傳輸驅動器442的上拉驅動器442-1和傳輸驅動器441的上拉驅動器441-1導通而用第一電源電壓VDD來驅動冗餘穿通通孔RTSV，並且用第一電源電壓VDD驅動的冗餘穿通通孔RTSV可以將額外電力供應給與第一電源電壓VDD的端子耦接的電力網。而且，傳輸電路411和傳輸電路421可以透過使傳輸驅動器442的下拉驅動器442-2和傳輸驅動器441的下拉驅動器441-2導通而用第二電源電壓VSS來驅動冗餘穿通通孔RTSV，並且用第二電源電壓VSS驅動的冗餘穿通通孔RTSV可以將額外電力供應給與第二電源電壓VSS的端子耦接的電力網。因 此，可以改善半導體裝置4的配電網路，並且可以改善半導體裝置4的性能和可靠性。
圖5是示出圖4中所示的冗餘控制電路431的配置的示例代表的示圖。在圖5中，冗餘控制電路431可以包括多工器510、驅動器致能電路520和驅動控制信號產生電路530。穿通通孔缺陷資訊DFA和穿通通孔缺陷資訊DF<r>可以包括整體缺陷資訊DFA和個別缺陷資訊DF<r>。當包括正常穿通通孔TSVn的複數個穿通通孔中不存在缺陷時，整體缺陷資訊DFA可以被失能而為低位準，而當複數個穿通通孔中的甚至任何一個中存在缺陷時，整體缺陷資訊DFA可以被致能為高位準。個別缺陷資訊DF<r>是與其中存在缺陷的穿通通孔有關的個別資訊。例如，當冗餘穿通通孔RTSV中存在缺陷時，與冗餘穿通通孔RTSV相關聯的個別缺陷資訊DF<r>可以被致能為高位準。多工器510可以基於整體缺陷資訊DFA來輸出被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>和補充電力控制信號SPC中的一種。補充電力控制信號SPC可以是第一電源電壓VDD和第二電源電壓VSS中的一種。
驅動器致能電路520可以基於輸出致能信號OE和個別缺陷資訊DF<r>來產生驅動器致能信號ENTX<r>，或者基於整體缺陷資訊DFA來產生驅動器致能信號ENTX<r>。輸出致能信號OE可以在傳輸信號DI<n>被實際傳輸時被致能為低位準。驅動器致能電路520可以包括(作為示例但不限於)：反或(NOR)閘521、反相器522和或(OR)閘523。反或閘521可以接收輸出致能信號OE和個別缺陷資訊DF<r>。反相器522可以使整體缺陷資訊DFA反相並輸出一輸出。或閘523可以接收反或閘521的輸出和反相器522的輸出，並產生驅動器致能信號ENTX<r>。當輸出致能信號OE被致能為低位準並 且個別缺陷資訊DF<r>被失能而為低位準時，驅動器致能電路520可以致能驅動器致能信號ENTX<r>為高位準。而且，當整體缺陷資訊DFA被失能而為低位準時，驅動器致能電路520可以致能驅動器致能信號ENTX<r>為高位準。
驅動控制信號產生電路530可以基於多工器510的輸出和驅動器致能信號ENTX<r>來產生驅動控制信號UP<r>和驅動控制信號DN<r>。驅動控制信號產生電路530可以包括(作為示例但不限於)：反及(NAND)閘531、反相器532和及(AND)閘533。反及閘531可以接收多工器510的輸出和驅動器致能信號ENTX<r>，並產生上拉信號UP<r>。反相器532可以使多工器510的輸出反相並輸出一輸出。及閘533可以接收反相器532的輸出和驅動器致能信號ENTX<r>，並且產生下拉信號DN<r>。
冗餘控制電路431和傳輸電路421可以如下操作。當正常穿通通孔TSVn中存在缺陷時，整體缺陷資訊DFA可以被致能為高位準，而個別缺陷資訊DF<r>可以被失能而為低位準。多工器510可以基於整體缺陷資訊DFA來輸出傳輸信號DI<n>。當輸出致能信號OE被致能為低位準時，驅動器致能電路520可以致能驅動器致能信號ENTX<r>為高位準。當傳輸信號DI<n>為高位準時，驅動控制信號產生電路530可以致能上拉信號UP<r>為低位準並且失能下拉信號DN<r>而為低位準。當傳輸信號DI<n>為低位準時，驅動控制信號產生電路530可以失能上拉信號UP<r>而為高位準，並且致能下拉信號DN<r>為高位準。根據這個事實，上拉信號UP<r>和下拉信號DN<r>可以根據輸出致能信號OE被致能的定時來輸出，並且傳輸驅動器441可以用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動冗餘穿通通孔RTSV。因此，傳輸信號DI<n>可以經由替代正常穿通通孔TSVn的冗餘穿通通孔RTSV來傳輸。
當正常穿通通孔TSVn和冗餘穿通通孔RTSV中不存在缺陷時，整體缺陷資訊DFA和個別缺陷資訊DF<r>兩者都可以被失能而為低位準。多工器510可以基於被失能而為低位準的整體缺陷資訊DFA來輸出補充電力控制信號SPC。基於被失能而為低位準的整體缺陷資訊DFA，驅動器致能電路520可以不管輸出致能信號OE如何而致能驅動器致能信號ENTX<r>為高位準。驅動控制信號產生電路530可以基於補充電力控制信號SPC來致能上拉信號UP<r>和下拉信號DN<r>中的一種，並且傳輸驅動器441可以用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動冗餘穿通通孔RTSV。因此，冗餘穿通通孔RTSV可以將額外電力供應給第一電源電壓VDD的端子和第二電源電壓VSS的端子，由此改善配電網路。
圖6是示出圖4中所示的傳輸控制電路451的配置的示例代表的示圖。在圖6中，傳輸控制電路451可以包括多工器610、驅動器致能電路620和驅動控制信號產生電路630。多工器610可以接收被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>、被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>以及整體缺陷資訊DFA。多工器610可以基於整體缺陷資訊DFA來輸出傳輸信號DI<n-1>和傳輸信號DI<n>中的一種。當整體缺陷資訊DFA被失能而為低位準時，多工器610可以輸出被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>，而當整體缺陷資訊DFA被致能為高位準時，多工器610可以輸出被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>。
驅動器致能電路620可以基於輸出致能信號OE和個別缺陷資訊DF<n>來致能驅動器致能信號ENTX<n>。驅動器致能電路620可以包括反或 (NOR)閘621。當個別缺陷資訊DF<n>被失能而為低位準並且輸出致能信號OE被致能為低位準時，反或閘621可以致能驅動器致能信號ENTX<n>為高位準。
驅動控制信號產生電路630可以接收多工器610的輸出和驅動器致能信號ENTX<n>，並產生驅動控制信號UP<n>和驅動控制信號DN<n>。驅動控制信號產生電路630可以包括反及(NAND)閘631、反相器632和及(AND)閘633。反及閘631可以接收多工器610的輸出和驅動器致能信號ENTX<n>，並且產生上拉信號UP<n>。反相器632可以使多工器610的輸出反相並輸出一輸出。及閘633可以接收反相器632的輸出和驅動器致能信號ENTX<n>，並且產生下拉信號DN<n>。
傳輸控制電路451和傳輸電路422可以如下操作。當正常穿通通孔TSVn中存在缺陷時，整體缺陷資訊DFA和個別缺陷資訊DF<n>兩者都可以被致能為高位準。因此，驅動器致能電路620可以失能驅動器致能信號ENTX<n>。驅動控制信號產生電路630可以失能上拉信號UP<n>和下拉信號DN<n>兩者，並且傳輸驅動器461可以不驅動正常穿通通孔TSVn。
當除了正常穿通通孔TSVn之外的複數個穿通通孔中的任何一個穿通通孔中存在缺陷時，整體缺陷資訊DFA可以被致能為高位準，而個別缺陷資訊DF<n>可以被失能而為低位準。基於被致能為高位準的整體缺陷資訊DFA，多工器610可以輸出被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>。由於驅動器致能電路620接收被失能而為低位準的個別缺陷資訊DF<n>，因此當輸出致能信號OE被致能為低位準時，驅動器致能電路620可以致能驅動器致能信號ENTX<n>為高位準。驅動控制信號產生電路630可以 基於傳輸信號DI<n-1>來產生上拉信號UP<n>和下拉信號DN<n>。當傳輸信號DI<n-1>為高位準時，驅動控制信號產生電路630可以致能上拉信號UP<n>為低位準並且失能下拉信號DN<n>而為低位準。當傳輸信號DI<n-1>為低位準時，驅動控制信號產生電路630可以失能上拉信號UP<n>而為高位準並且致能下拉信號DN<n>為高位準。傳輸驅動器461可以基於上拉信號UP<n>和下拉信號DN<n>而用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動正常穿通通孔TSVn，並且被分配為要經由相鄰的正常穿通通孔傳輸的傳輸信號DI<n-1>可以透過繞行而經由正常穿通通孔TSVn傳輸。
當包括正常穿通通孔TSVn的複數個穿通通孔中不存在缺陷時，整體缺陷資訊DFA和個別缺陷資訊DF<n>兩者都可以被失能而為低位準。基於被失能而為低位準的整體缺陷資訊DFA，多工器610可以輸出被分配為要經由正常穿通通孔TSVn傳輸的傳輸信號DI<n>。當輸出致能信號OE被致能時，驅動器致能電路620可以致能驅動器致能信號ENTX<n>。驅動控制信號產生電路630可以基於傳輸信號DI<n>來產生上拉信號UP<n>和下拉信號DN<n>。傳輸驅動器461可以基於上拉信號UP<n>和下拉信號DN<n>而用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動正常穿通通孔TSVn，並且傳輸信號DI<n>可以經由正常穿通通孔TSVn來傳輸。
圖7是示出根據一個實施例的半導體裝置7的配置的示例代表的示圖。在圖7中，半導體裝置7可以包括複數個晶片，並且複數個晶片可以經由穿通通孔層疊。半導體裝置7可以應用為圖1所示的第一半導體裝置130和第二半導體裝置140中的任何一個。以下，將作為示例描述半導體裝置7應用為第二半導體裝置140的情況。半導體裝置7可以包括複數個通道。半導體裝 置7可以透過被劃分成複數個通道來執行資料輸入/輸出操作。複數個通道可以獨立地接收命令信號和位址信號，並且可以共同使用時脈信號和資料。因此，複數個通道的資料輸入/輸出操作可以彼此獨立地執行。在圖7中，半導體裝置7可以包括第一通道CH1和第二通道CH2，並且第一通道CH1和第二通道CH2中的每一個可以包括第一資料線DQ<1>和第二資料線DQ<2>。第一通道CH1和第二通道CH2的第一資料線DQ<1>和第二資料線DQ<2>可以共同與耦接有外部裝置(例如，圖1中所示的第一半導體裝置130)的資料匯流排耦接。在圖7中，為了解釋清楚起見，示出了半導體裝置7包括兩個通道，並且兩個通道中的每一個包括兩條資料線。然而，應該注意的是，本實施例不限於此，並且根據應用示例可以不同地改變通道的數量和資料線的數量。
半導體裝置7可以包括第一晶片710、第二晶片720、第三晶片730至第四晶片740，並且第一晶片710、第二晶片720、第三晶片730至第四晶片740可以經由第一穿通通孔TSV1、第二穿通通孔TSV2、第三穿通通孔TSV3、第四穿通通孔TSV4至第五穿通通孔TSV5電耦接。第一穿通通孔TSV1、第二穿通通孔TSV2、第三穿通通孔TSV3、第四穿通通孔TSV4至第五穿通通孔TSV5可以經由微凸塊701將一個晶片與另一個晶片電耦接。第一穿通通孔TSV1可以是第一通道CH1的第一資料線DQ<1>，而第二穿通通孔TSV2可以是第一通道CH1的第二資料線DQ<2>。第三穿通通孔TSV3可以是第二通道CH2的第一資料線DQ<1>，而第四穿通通孔TSV4可以是第二通道CH2的第二資料線DQ<2>。第一晶片710、第二晶片720、第三晶片730至第四晶片740中的每一個可以包括複數個傳輸電路TX和複數個接收電路RX。在第一晶片710、第二晶片720、第三晶片730至第四晶片740中的每一個中，複 數個傳輸電路TX和複數個接收電路RX可以分別與第一穿通通孔TSV1、第二穿通通孔TSV2、第三穿通通孔TSV3至第四穿通通孔TSV4耦接。複數個傳輸電路TX可以將第一晶片710、第二晶片720、第三晶片730至第四晶片740的資料傳輸到第一穿通通孔TSV1、第二穿通通孔TSV2、第三穿通通孔TSV3至第四穿通通孔TSV4，並且複數個接收電路RX可以接收經由第一穿通通孔TSV1、第二穿通通孔TSV2、第三穿通通孔TSV3至第四穿通通孔TSV4傳輸的信號。
第五穿通通孔TSV5可以傳輸通道致能信號ACH<1：2>。通道致能信號ACH<1：2>可以基於從外部裝置(例如，圖1中所示的第一半導體裝置130)傳輸的命令信號來產生。通道致能信號ACH<1：2>是能夠選擇要執行資料輸入/輸出操作的通道的信號。例如，在第一通道致能信號ACH<1>被致能的情況下，第一通道CH1可以被啟動並且執行資料輸入/輸出操作。在第二通道致能信號ACH<2>被致能的情況下，第二通道CH2可以被啟動並且執行資料輸入/輸出操作。通道致能信號ACH<1：2>可以被輸入到複數個傳輸電路TX。第一通道致能信號ACH<1>可以被輸入到分別與第一穿通通孔TSV1和第二穿通通孔TSV2耦接的複數個傳輸電路TX。第二通道致能信號ACH<2>可以被輸入到分別與第三穿通通孔TSV3和第四穿通通孔TSV4耦接的複數個傳輸電路TX。
基於第一通道致能信號ACH<1>，與第一穿通通孔TSV1和第二穿通通孔TSV2耦接的複數個傳輸電路TX可以經由第一穿通通孔TSV1和第二穿通通孔TSV2傳輸資料，或者用電源電壓驅動第一穿通通孔TSV1和第二穿通通孔TSV2。與第一穿通通孔TSV1和第二穿通通孔TSV2耦接的複數個傳輸電路TX可以在第一通道致能信號ACH<1>被致能時基於從第一晶片710、 第二晶片720、第三晶片730至第四晶片740輸出的資料來驅動第一穿通通孔TSV1和第二穿通通孔TSV2，而可以在第一通道致能信號ACH<1>被失能時用電源電壓驅動第一穿通通孔TSV1和第二穿通通孔TSV2。當第二通道CH2被啟動並執行資料輸入/輸出操作時，用電源電壓驅動的第一穿通通孔TSV1和第二穿通通孔TSV2可以作為額外電力線，並且可以將額外電力提供給與第三穿通通孔TSV3和第四穿通通孔TSV4耦接的複數個傳輸電路TX。
基於第二通道致能信號ACH<2>，與第三穿通通孔TSV3和第四穿通通孔TSV4耦接的複數個傳輸電路TX可以經由第三穿通通孔TSV3和第四穿通通孔TSV4來傳輸資料，或者用電源電壓來驅動第三穿通通孔TSV3和第四穿通通孔TSV4。與第三穿通通孔TSV3和第四穿通通孔TSV4耦接的複數個傳輸電路TX可以在第二通道致能信號ACH<2>被致能時基於從第一晶片710、第二晶片720、第三晶片730至第四晶片740輸出的資料來驅動第三穿通通孔TSV3和第四穿通通孔TSV4，而可以在第二通道致能信號ACH<2>被失能時用電源電壓驅動第三穿通通孔TSV3和第四穿通通孔TSV4。當第一通道CH1被啟動並執行資料輸入/輸出操作時，用電源電壓驅動的第三穿通通孔TSV3和第四穿通通孔TSV4可以作為額外電力線，並且可以將額外電力提供給與第一穿通通孔TSV1和第二穿通通孔TSV2耦接的複數個傳輸電路TX。
圖8是示出根據一個實施例的半導體裝置8的部分配置的示例代表的示圖。在圖8中，半導體裝置8可以包括第一晶片810和第二晶片820。半導體裝置8可以包括第一通道CH1和第二通道CH2。當從水平虛線看時，下部可以示出第一晶片810的配置，而上部可以示出第二晶片820的配置。當從垂直虛線看時，左部可以示出第一通道CH1的配置，而右部可以示出第二通 道CH2的配置。第一晶片810和第二晶片820可以包括將第一晶片810與第二晶片820耦接的第一穿通通孔TSV1。第一晶片810和第二晶片820可以包括用於驅動第一穿通通孔TSV1的第一傳輸電路811和第一傳輸電路821。第一晶片810和第二晶片820可以包括將第一晶片810與第二晶片820耦接的第二穿通通孔TSV2。第一晶片810和第二晶片820可以包括用於驅動第二穿通通孔TSV2的第二傳輸電路812和第二傳輸電路822。第一穿通通孔TSV1可以是第一通道CH1的資料線，而第二穿通通孔TSV2可以是第二通道CH2的資料線。
當第一通道CH1被啟動時，第一傳輸電路811和第一傳輸電路821可以基於第一傳輸信號DI1來分別驅動第一穿通通孔TSV1，使得資料可以經由第一穿通通孔TSV1來傳輸。當第一通道CH1被止動時，第一傳輸電路811和第一傳輸電路821可以用電源電壓來驅動第一穿通通孔TSV1。第一傳輸電路811和第一傳輸電路821可以分別包括傳輸控制電路831和傳輸控制電路833以及傳輸驅動器841和傳輸驅動器843。傳輸控制電路831和傳輸控制電路833可以接收第一傳輸信號DI1、補充電力控制信號SPC和第一通道致能信號ACH<1>。根據第一通道致能信號ACH<1>，傳輸控制電路831和傳輸控制電路833可以基於第一傳輸信號DI1和補充電力控制信號SPC中的一種來產生驅動控制信號UP<1>和驅動控制信號DN<1>。當第一通道致能信號ACH<1>被致能時，傳輸控制電路831和傳輸控制電路833可以基於第一傳輸信號DI1來產生驅動控制信號UP<1>和驅動控制信號DN<1>。當第一通道致能信號ACH<1>被失能時，傳輸控制電路831和傳輸控制電路833可以基於補充電力控制信號SPC來產生驅動控制信號UP<1>和驅動控制信號DN<1>。傳輸控制 電路831和傳輸控制電路833中的每一個還可以接收輸出致能信號OE。傳輸驅動器841和傳輸驅動器843可以基於驅動控制信號UP<1>和驅動控制信號DN<1>來分別驅動第一穿通通孔TSV1。驅動控制信號UP<1>和驅動控制信號DN<1>可以包括上拉信號UP<1>和下拉信號DN<1>，並且傳輸驅動器841和傳輸驅動器843可以分別包括上拉驅動器841-1和上拉驅動器843-1以及下拉驅動器841-2和下拉驅動器843-2。當上拉信號UP<1>被致能時，上拉驅動器841-1和上拉驅動器843-1可以用第一電源電壓VDD驅動第一穿通通孔TSV1，而當下拉信號DN<1>被致能時，下拉驅動器841-2和下拉驅動器843-2可以用第二電源電壓VSS驅動第一穿通通孔TSV1。
當第二通道CH2被啟動時，第二傳輸電路812和第二傳輸電路822可以基於第二傳輸信號DI2分別驅動第二穿通通孔TSV2，使得資料可以經由第二穿通通孔TSV2來傳輸。當第二通道CH2被止動時，第二傳輸電路812和第二傳輸電路822可以用電源電壓驅動第二穿通通孔TSV2。第二傳輸電路812和第二傳輸電路822可以分別包括傳輸控制電路832和傳輸控制電路834以及傳輸驅動器842和傳輸驅動器844。傳輸控制電路832和傳輸控制電路834可以接收第二傳輸信號DI2、補充電力控制信號SPC和第二通道致能信號ACH<2>。根據第二通道致能信號ACH<2>，傳輸控制電路832和傳輸控制電路834可以基於第二傳輸信號DI2和補充電力控制信號SPC中的一種來產生驅動控制信號UP<2>和驅動控制信號DN<2>。當第二通道致能信號ACH<2>被致能時，傳輸控制電路832和傳輸控制電路834可以基於第二傳輸信號DI2來產生驅動控制信號UP<2>和驅動控制信號DN<2>。傳輸控制電路832和傳輸控制電路834中的每一個還可以接收輸出致能信號OE。當第二通道致能信號 ACH<2>被失能時，傳輸控制電路832和傳輸控制電路834可以基於補充電力控制信號SPC來產生驅動控制信號UP<2>和驅動控制信號DN<2>。傳輸驅動器842和傳輸驅動器844可以基於驅動控制信號UP<2>和驅動控制信號DN<2>來分別驅動第二穿通通孔TSV2。驅動控制信號UP<2>和驅動控制信號DN<2>可以包括上拉信號UP<2>和下拉信號DN<2>，並且傳輸驅動器842和傳輸驅動器844可以分別包括上拉驅動器842-1和上拉驅動器844-1以及下拉驅動器842-2和下拉驅動器844-2。當上拉信號UP<2>被致能時，上拉驅動器842-1和上拉驅動器844-1可以用第一電源電壓VDD驅動第二穿通通孔TSV2，而當下拉信號DN<2>被致能時，下拉驅動器842-2和下拉驅動器844-2可以用第二電源電壓VSS驅動第二穿通通孔TSV2。
半導體裝置8可以經由啟動通道中的穿通通孔來傳輸傳輸信號，並且可以用止動通道中的電源電壓來驅動穿通通孔。因此，額外電力可以經由止動通道的穿通通孔而被供應給電源電壓的端子，並且可以改善半導體裝置8的配電網路。此外，由於經由止動通道的穿通通孔改善配電網路，因此啟動通道可以以精確可靠的方式來執行信號傳輸。
圖9是示出圖8中所示的傳輸控制電路831的配置的示例代表的示圖。傳輸控制電路833可以與圖9中所示的傳輸控制電路831具有基本上相同的配置，並且除了接收第二通道致能信號ACH<2>而不是第一通道致能信號ACH<1>之外，傳輸控制電路832和傳輸控制電路834也可以與傳輸控制電路831具有基本相同的配置。在圖9中，傳輸控制電路831可以包括多工器910、驅動器致能電路920和驅動控制信號產生電路930。多工器910可以接收第一通道致能信號ACH<1>、第一傳輸信號DI1和補充電力控制信號SPC，並且可 以基於第一通道致能信號ACH<1>來輸出第一傳輸信號DI1和補充電力控制信號SPC中的一種。
驅動器致能電路920可以接收第一通道致能信號ACH<1>和輸出致能信號OE。驅動器致能電路920可以包括(作為示例但不限於)：反及(NAND)閘921。反及閘921可以基於第一通道致能信號ACH<1>和輸出致能信號OE來產生驅動器致能信號ENTX<1>。當第一通道致能信號ACH<1>被致能為高位準時，驅動器致能電路920可以基於輸出致能信號OE來致能驅動器致能信號ENTX<1>為高位準。當第一通道致能信號ACH<1>被失能而為低位準時，驅動器致能電路920可以不管輸出致能信號OE如何而致能驅動器致能信號ENTX<1>為高位準。
驅動控制信號產生電路930可以基於多工器910的輸出和驅動器致能信號ENTX<1>來產生驅動控制信號UP<1>和驅動控制信號DN<1>。驅動控制信號產生電路930可以包括(作為示例但不限於)：反及(NAND)閘931、反相器932和及(AND)閘933。反及閘931可以接收多工器910的輸出和驅動致能信號ENTX<1>，並產生上拉信號UP<1>。反相器932可以使多工器910的輸出反相並輸出一輸出。及閘933可以接收反相器932的輸出和驅動器致能信號ENTX<1>，並產生下拉信號DN<1>。
傳輸控制電路831和傳輸電路811可以如下操作。當第一通道致能信號ACH<1>被致能為高位準時，多工器910可以輸出第一傳輸信號DI1。當輸出致能信號OE被致能為低位準時，驅動器致能電路920可以致能驅動器致能信號ENTX<1>為高位準。當驅動器致能信號ENTX<1>被致能時，驅動控制信號產生電路930可以基於從多工器910輸出的第一傳輸信號DI1來產生上 拉信號UP<1>和下拉信號DN<1>。當第一傳輸信號DI1為高位準時，上拉信號UP<1>可以被致能為低位準，並且下拉信號DN<1>可以被失能而為低位準。傳輸驅動器841的上拉驅動器841-1可以基於上拉信號UP<1>而用第一電源電壓VDD來驅動第一穿通通孔TSV1，並且高位準的第一傳輸信號DI1可以經由第一穿通通孔TSV1來傳輸。當第一傳輸信號DI1為低位準時，上拉信號UP<1>可以被失能而為高位準，而下拉信號DN<1>可以被致能為高位準。傳輸驅動器841的下拉驅動器841-2可以基於下拉信號DN<1>而用第二電源電壓VSS來驅動第一穿通通孔TSV1，並且低位準的第一傳輸信號DI1可以經由第一穿通通孔TSV1來傳輸。
當第一通道致能信號ACH<1>被失能而為低位準時，多工器910可以輸出補充電力控制信號SPC，並且驅動器致能電路920可以不管輸出致能信號OE如何而致能驅動器致能信號ENTX<1>。驅動控制信號產生電路930可以基於補充電力控制信號SPC來致能上拉信號UP<1>和下拉信號DN<1>中的一種，並且第一穿通通孔TSV1可以用第一電源電壓VDD和第二電源電壓VSS中的一種來驅動。因此，當第一通道CH1被止動時，第一穿通通孔TSV1可以作為額外電力線，並且可以在啟動的第二通道CH2中精確可靠地執行資料輸入/輸出操作。
雖然上面已經描述了各種實施例，但是本領域技術人員將會理解，所描述的實施例僅是示例。因此，本文描述的層疊式半導體裝置和半導體系統不應該基於所描述的實施例進行限制。
2:半導體裝置
201:微凸塊
210:第一晶片
211:核心電路
212:測試電路
220:第二晶片
221:核心電路
222:測試電路
230:第三晶片
231:核心電路
232:測試電路
240:第四晶片
241:核心電路
242:測試電路
RTSV:冗餘穿通通孔
RTX:傳輸電路
RX:接收電路
TSV1:第一穿通通孔
TSVn:第n穿通通孔
TX:傳輸電路

Claims (19)

  1. 一種半導體裝置，包括：正常穿通通孔和冗餘穿通通孔，其將第一晶片與第二晶片耦接；以及傳輸電路，其被配置為當所述正常穿通通孔中存在缺陷時，使被分配為要經由所述正常穿通通孔傳輸的傳輸信號繞行到所述冗餘穿通通孔，而當所述正常穿通通孔中不存在缺陷時，用電源電壓驅動所述冗餘穿通通孔。
  2. 如請求項1所述的半導體裝置，其中，所述傳輸電路包括：冗餘控制電路，其被配置為根據穿通通孔缺陷資訊而基於所述傳輸信號和補充電力控制信號中的一種來產生驅動控制信號；以及傳輸驅動器，其被配置為基於所述驅動控制信號來驅動所述冗餘穿通通孔。
  3. 如請求項2所述的半導體裝置，其中，所述冗餘控制電路包括：多工器，其被配置為基於整體缺陷資訊來輸出所述傳輸信號和所述補充電力控制信號中的一種；驅動器致能電路，其被配置為基於所述整體缺陷資訊來產生驅動器致能信號或者基於個別缺陷資訊和輸出致能信號來產生所述驅動器致能信號；以及驅動控制信號產生電路，其被配置為基於所述多工器的輸出和所述驅動器致能信號來產生上拉信號和下拉信號。
  4. 如請求項3所述的半導體裝置，其中，所述傳輸驅動器包括： 上拉驅動器，其被配置為基於所述上拉信號而用第一電源電壓來驅動所述冗餘穿通通孔；以及下拉驅動器，其被配置為基於所述下拉信號而用第二電源電壓來驅動所述冗餘穿通通孔。
  5. 一種半導體裝置，包括：第一穿通通孔、第二穿通通孔和冗餘穿通通孔，其將第一晶片與第二晶片耦接；以及第一傳輸電路，其被配置為當所述第一穿通通孔和所述第二穿通通孔中的任何一個中存在缺陷時，使被分配為要經由所述第二穿通通孔傳輸的第一傳輸信號繞行到所述冗餘穿通通孔，而當所述第一穿通通孔和所述第二穿通通孔中不存在缺陷時，用電源電壓驅動所述冗餘穿通通孔。
  6. 如請求項5所述的半導體裝置，其中，所述第一傳輸電路包括：冗餘控制電路，其被配置為根據穿通通孔缺陷資訊而基於所述第一傳輸信號和補充電力控制信號中的一種來產生驅動控制信號；以及傳輸驅動器，其被配置為基於所述驅動控制信號來驅動所述冗餘穿通通孔。
  7. 如請求項6所述的半導體裝置，其中，所述冗餘控制電路包括：多工器，其被配置為基於整體缺陷資訊來輸出所述第一傳輸信號和所述補充電力控制信號中的一種； 驅動器致能電路，其被配置為基於所述整體缺陷資訊來產生驅動器致能信號或者基於個別缺陷資訊和輸出致能信號來產生所述驅動器致能信號；以及驅動控制信號產生電路，其被配置為基於所述多工器的輸出和所述驅動器致能信號來產生上拉信號和下拉信號。
  8. 如請求項7所述的半導體裝置，其中，所述傳輸驅動器包括：上拉驅動器，其被配置為基於所述上拉信號而用第一電源電壓來驅動所述冗餘穿通通孔；以及下拉驅動器，其被配置為基於所述下拉信號而用第二電源電壓來驅動所述冗餘穿通通孔。
  9. 如請求項5所述的半導體裝置，還包括：第二傳輸電路，其被配置為當所述第一穿通通孔中存在缺陷時，基於被分配為要經由所述第一穿通通孔傳輸的第二傳輸信號來驅動所述第二穿通通孔，而當所述第一穿通通孔和所述第二穿通通孔中不存在缺陷時，基於所述第一傳輸信號來驅動所述第二穿通通孔。
  10. 如請求項9所述的半導體裝置，其中，所述第二傳輸電路包括：傳輸控制電路，其被配置為根據穿通通孔缺陷資訊而基於所述第二傳輸信號和所述第一傳輸信號中的一種來產生驅動控制信號；以及傳輸驅動器，其被配置為基於所述驅動控制信號來驅動所述第二穿通通孔。
  11. 如請求項10所述的半導體裝置，其中，所述傳輸控制電路包括：多工器，其被配置為基於整體缺陷資訊來輸出所述第二傳輸信號和所述第一傳輸信號中的一種；驅動器致能電路，其被配置為基於個別缺陷資訊和輸出致能信號來產生驅動器致能信號；以及驅動控制信號產生電路，其被配置為基於所述多工器的輸出和所述驅動器致能信號來產生上拉信號和下拉信號。
  12. 如請求項11所述的半導體裝置，其中，所述傳輸驅動器包括：上拉驅動器，其被配置為基於所述上拉信號而用第一電源電壓來驅動所述第二穿通通孔；以及下拉驅動器，其被配置為基於所述下拉信號而用第二電源電壓來驅動所述第二穿通通孔。
  13. 一種半導體裝置，包括：第一穿通通孔，其被包括在第一通道中並將第一晶片與第二晶片耦接；第一傳輸電路，其被配置為基於被啟動的第一通道來經由所述第一穿通通孔傳輸第一信號，而基於被止動的第一通道來經由所述第一穿通通孔供應電源電壓，其中，所述第一傳輸電路透過基於第一傳輸信號來驅動所述第一穿通通孔而經由所述第一穿通通孔傳輸所述第一信號，以及其中，所述第一傳輸電路透過用所述電源電壓驅動所述第一穿通通孔來經由所述第一穿通通孔供應所述電源電壓。
  14. 如請求項13所述的半導體裝置，還包括：第二穿通通孔，其設置在第二通道中並將所述第一晶片與所述第二晶片耦接；第二傳輸電路，其被配置為基於被啟動的第二通道來經由所述第二穿通通孔傳輸第二信號，而基於被止動的第二通道來經由所述第二穿通通孔供應電源電壓。
  15. 如請求項13所述的半導體裝置，其中，所述第一傳輸電路包括：傳輸控制電路，其被配置為根據第一通道致能信號而基於所述第一傳輸信號和補充電力控制信號中的一種來產生驅動控制信號；以及傳輸驅動器，其被配置為基於所述驅動控制信號來驅動所述第一穿通通孔。
  16. 如請求項15所述的半導體裝置，其中，所述傳輸控制電路包括：多工器，其被配置為基於所述第一通道致能信號來輸出所述第一傳輸信號和所述補充電力控制信號中的一種；驅動器致能電路，其被配置為基於所述第一通道致能信號和輸出致能信號來產生驅動器致能信號；以及驅動控制信號產生電路，其被配置為基於所述多工器的輸出和所述驅動器致能信號來產生上拉信號和下拉信號。
  17. 如請求項16所述的半導體裝置，其中，所述傳輸驅動器包括： 上拉驅動器，其被配置為基於所述上拉信號而用第一電源電壓來驅動所述第一穿通通孔；以及下拉驅動器，其被配置為基於所述下拉信號而用第二電源電壓來驅動所述第一穿通通孔。
  18. 如請求項14所述的半導體裝置，其中，所述第二傳輸電路透過基於第二傳輸信號來驅動所述第二穿通通孔來經由所述第二穿通通孔傳輸所述第二信號，以及其中，所述第二傳輸電路透過用電源電壓驅動所述第二穿通通孔來經由所述第二穿通通孔供應所述電源電壓。
  19. 一種半導體裝置，包括：穿通通孔和冗餘穿通通孔，其將第一晶片與第二晶片耦接；以及傳輸電路，其被配置為用所述冗餘穿通通孔來對所述穿通通孔執行修復操作或者基於穿通通孔缺陷資訊來將電源電壓供應給所述冗餘穿通通孔。
TW107121146A 2017-11-13 2018-06-20 層疊式半導體裝置和半導體系統 TWI805592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0150573 2017-11-13
KR10-2017-0150573 2017-11-13
KR1020170150573A KR102416942B1 (ko) 2017-11-13 2017-11-13 적층 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
TW201919172A TW201919172A (zh) 2019-05-16
TWI805592B true TWI805592B (zh) 2023-06-21

Family

ID=66432304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121146A TWI805592B (zh) 2017-11-13 2018-06-20 層疊式半導體裝置和半導體系統

Country Status (4)

Country Link
US (1) US10332829B2 (zh)
KR (1) KR102416942B1 (zh)
CN (1) CN109785873B (zh)
TW (1) TWI805592B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217144B2 (en) 2019-11-06 2022-01-04 Silicon Works Co., Ltd. Driver integrated circuit and display device including the same
US11531621B2 (en) 2020-01-30 2022-12-20 Microsoft Technology Licensing, Llc Selective endpoint isolation for self-healing in a cache and memory coherent system
US20220320045A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including power management die in a stack and methods of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201444023A (zh) * 2013-03-13 2014-11-16 Invensas Corp 具有主／從可組態設定的微電子元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0119888B1 (ko) * 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
US6556658B2 (en) * 2001-09-17 2003-04-29 International Business Machines Corporation Method for adding redundant vias on VLSI chips
KR101038996B1 (ko) * 2009-11-30 2011-06-03 주식회사 하이닉스반도체 리페어 회로 및 이를 포함하는 반도체 장치
KR101153796B1 (ko) * 2009-12-24 2012-06-14 에스케이하이닉스 주식회사 반도체 장치의 리페어 회로
KR101143443B1 (ko) 2010-03-29 2012-05-23 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
KR20120045366A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 3차원 적층 반도체 집적회로 및 그 ｔｓｖ 리패어 방법
KR20120088450A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 리페어 방법
WO2013057886A1 (ja) * 2011-10-17 2013-04-25 パナソニック株式会社 集積回路、マルチコアプロセッサ装置及び集積回路の製造方法
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
WO2013095673A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Self-repair logic for stacked memory architecture
WO2013095676A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Separate microchannel voltage domains in stacked memory architecture
KR20130095044A (ko) * 2012-02-17 2013-08-27 에스케이하이닉스 주식회사 집적회로 시스템
US9461000B2 (en) * 2013-05-21 2016-10-04 Esilicon Corporation Parallel signal via structure
KR102451650B1 (ko) * 2016-02-05 2022-10-11 에스케이하이닉스 주식회사 적층형 반도체 장치
US9995785B2 (en) * 2016-09-30 2018-06-12 Intel Corporation Stacked semiconductor package and method for performing bare die testing on a functional die in a stacked semiconductor package
US10249590B2 (en) * 2017-06-06 2019-04-02 Globalfoundries Inc. Stacked dies using one or more interposers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201444023A (zh) * 2013-03-13 2014-11-16 Invensas Corp 具有主／從可組態設定的微電子元件

Also Published As

Publication number Publication date
KR102416942B1 (ko) 2022-07-07
KR20190054382A (ko) 2019-05-22
US20190148285A1 (en) 2019-05-16
CN109785873B (zh) 2023-06-02
CN109785873A (zh) 2019-05-21
TW201919172A (zh) 2019-05-16
US10332829B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN105679748B (zh) 用于在多芯片封装体中测试辅助部件的方法和装置
US8837191B2 (en) Semiconductor apparatus
US9423454B2 (en) Test circuit and semiconductor apparatus including the same
US20120262196A1 (en) Semiconductor device including plural core chips and interface chip that controls the core chips and control method thereof
US20180358332A1 (en) Multi-chip semiconductor apparatus
TWI805592B (zh) 層疊式半導體裝置和半導體系統
US8717839B2 (en) Semiconductor device having plural penetration electrodes penetrating through semiconductor substrate and testing method thereof
US9035444B2 (en) Semiconductor device having penetration electrodes penetrating through semiconductor chip
TW201301472A (zh) 半導體裝置
US20140063990A1 (en) Multi-chip semiconductor apparatus
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
US12009043B2 (en) Integrated circuit chip and die test without cell array
CN111540391A (zh) 层叠存储器件及包括其的存储系统
US9343438B1 (en) Semiconductor apparatus having multiple channels
US9940979B2 (en) Semiconductor device including a redistribution layer
CN113096719A (zh) 层叠半导体器件和包括其的半导体系统
US9305909B2 (en) 3D semiconductor apparatus for initializing channels
US9202802B2 (en) Semiconductor apparatus having through via capable of testing connectivity of through via
US10079221B2 (en) Semiconductor apparatus including a plurality of channels and through-vias
US11568950B2 (en) Semiconductor device having micro-bumps and test method thereof
KR20220146216A (ko) 멀티 칩 시스템 및 메모리 시스템
JP2022027742A (ja) 半導体装置及びその製造方法