TWI611416B - 資料輸出電路及驅動其之方法 - Google Patents
資料輸出電路及驅動其之方法 Download PDFInfo
- Publication number
- TWI611416B TWI611416B TW102132064A TW102132064A TWI611416B TW I611416 B TWI611416 B TW I611416B TW 102132064 A TW102132064 A TW 102132064A TW 102132064 A TW102132064 A TW 102132064A TW I611416 B TWI611416 B TW I611416B
- Authority
- TW
- Taiwan
- Prior art keywords
- data transmission
- data
- charge
- transmission line
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc Digital Transmission (AREA)
Abstract
本發明揭示一種資料輸出電路,其包括:一資料驅動單元,其適合於在一資料傳輸操作期間藉助對應於資料之一驅動電壓來驅動一資料傳輸線;及一充電/放電單元,其適合於儲存該資料傳輸線上之電荷並重新使用該等所儲存電荷作為該驅動電壓。
Description
本申請案主張於2013年4月11日提出申請之第10-2013-0040057號韓國專利申請案之優先權,該專利申請案全盤地以引用方式併入本文中。
本發明之例示性實施例係關於一種半導體裝置,且更特定而言,係關於一種資料輸出電路及一種用於驅動其之方法。
通常,包括一雙倍資料速率同步動態隨機存取記憶體(DDR SDRAM)之一半導體裝置自一外部控制器接收一命令、一位址及資料並執行一讀取操作及一寫入操作。因此,用於輸入並輸出一命令、一位址及資料之電路可安置於該外部控制器及該記憶體裝置中之兩者中。
圖1係圖解說明一習用資料交換系統之一方塊圖。
參閱圖1,一習用資料交換系統包括一第一半導體裝置110及一第二半導體裝置120。第一半導體裝置110包含一第一輸出驅動單元111及一第一輸入驅動單元112。第二半導體裝置120包括一第二輸出驅動單元121及一第二輸入驅動單元122。
第一半導體裝置110之一輸出資料DAT_OUT_01輸入至第一輸出
驅動單元111。第一輸出驅動單元111經由一資料傳輸線DQ傳送輸出資料DAT_OUT_01至第二半導體裝置120。第二半導體裝置120之第二輸入驅動單元122經由資料傳輸線DQ接收第一半導體裝置110之輸出資料DAT_OUT_01,並輸出用於第二半導體裝置120之各種效能中之第二半導體裝置120之一輸入資料DAT_IN_02。
第二半導體裝置120之一輸出資料DAT_OUT_02輸入至第二輸出驅動單元121。第二輸出驅動單元121經由資料傳輸線DQ傳送輸出資料DAT_OUT_02至第一半導體裝置110。第一半導體裝置110之第一輸入驅動單元112經由資料傳輸線DQ接收第二半導體裝置120之輸出資料DAT_OUT_02,並輸出用於第二半導體裝置110之各種效能中之第一半導體裝置110之一輸入資料DAT_IN_01。
同時,近來,已開發出一種以高速度及以低電力操作之半導體裝置。此處,其廣泛用於增加資料線之數目或提高操作頻率以實施該半導體裝置之一高速操作。
然而,可能很難無限地增加資料線之數目或提高操作頻率,此乃因電力消耗增加。
可能需要開發用於半導體裝置之高速操作及低電力消耗之各種方法。
本發明之例示性實施例係關於一種資料輸出電路及一種用於驅動其之方法以在一資料傳輸操作中重新使用用於傳送資料之一能量。
此外,本發明之實施例係關於一種包括用於在一資料傳輸操作中重新使用用於傳送資料之一能量之一資料輸出電路之多晶片封裝。
根據本發明之一例示性實施例,一種資料輸出電路包括:一資料驅動單元,其適合於在一資料傳輸操作期間藉助對應於資料之一驅動電壓來驅動一資料傳輸線;及一充電/放電單元,其適合於儲存該
資料傳輸線上之電荷並重新使用該等所儲存電荷作為該驅動電壓。
根據本發明之另一例示性實施例,一種用於驅動一輸出資料電路之方法包括:藉助對應於待輸出之資料之一驅動電壓來驅動一資料傳輸線以傳輸該資料;在該資料傳輸線之該驅動之後使用該資料傳輸線上之電荷來執行一充電操作以產生一回收電力驅動電壓;及藉助至少該回收電力驅動電壓來驅動該資料傳輸線以傳輸該資料。
根據本發明之又一例示性實施例,一種資料輸出電路包括:複數個資料驅動單元,其適合於接收複數個驅動電壓並在一資料傳輸操作期間藉助該複數個驅動電壓之中對應於資料之一驅動電壓來驅動複數個資料傳輸線中之每一者;及一共同充電單元,其適合於由該複數個資料傳輸線共用,儲存該複數個資料傳輸線上之電荷作為一回收電力驅動電壓並提供該回收電力驅動電壓作為該複數個驅動電壓中之一者。
根據本發明之再一例示性實施例,一種多晶片封裝包括:複數個從屬晶片,其適合於經由複數個資料傳輸穿晶片導通體來輸出具有一多位階之資料;一主控晶片,其適合於控制該複數個從屬晶片;一共同充電單元,其適合於儲存該複數個資料傳輸穿晶片導通體上之電荷;及一第一電力穿晶片導通體,其共同耦合至該複數個從屬晶片,且適合於接收並傳送該共同充電單元之該等所儲存電荷。
110‧‧‧第一半導體裝置
111‧‧‧第一輸出驅動單元
112‧‧‧第一輸入驅動單元
120‧‧‧第二半導體裝置
121‧‧‧第二輸出驅動單元
122‧‧‧第二輸入驅動單元
210‧‧‧資料驅動單元
220‧‧‧充電/放電單元
310‧‧‧第一充電/放電單元
320‧‧‧第二充電/放電單元
510‧‧‧第一資料驅動單元
520‧‧‧第二資料驅動單元
530‧‧‧共同充電單元
600‧‧‧電荷供應單元
610‧‧‧電荷量偵測單元
620‧‧‧電荷量調整單元
700‧‧‧電荷供應單元
710‧‧‧電荷量偵測單元
711‧‧‧電壓偵測單元
712‧‧‧信號產生單元
720‧‧‧電荷量調整單元
800‧‧‧多晶片封裝
810‧‧‧主控晶片
820‧‧‧從屬晶片
821‧‧‧第一至第n輸出驅動單元
822‧‧‧共同充電單元
830‧‧‧從屬晶片
/DAT_CTR‧‧‧充電/放電控制信號
/DAT_CTR2‧‧‧互補第二驅動控制信號
/DAT_CTR3‧‧‧互補第三驅動控制信號
C‧‧‧電容器
C1‧‧‧第一電容器
C2‧‧‧第二電容器
CC‧‧‧共同電容器
CC1‧‧‧第一電容器
CC2‧‧‧第二電容器
CTR1‧‧‧第一充電控制信號
CTR2‧‧‧第二充電控制信號
DAT_CTR‧‧‧充電/放電控制信號
DAT_CTR1‧‧‧第一驅動控制信號
DAT_CTR2‧‧‧第二驅動控制信號
DAT_CTR3‧‧‧第三驅動控制信號
DAT_CTR4‧‧‧第四驅動控制信號
DAT_CTR11‧‧‧第一驅動控制信號
DAT_CTR12‧‧‧第二驅動控制信號
DAT_CTR13‧‧‧第三驅動控制信號
DAT_CTR21‧‧‧第四驅動控制信號
DAT_CTR22‧‧‧第四驅動控制信號
DAT_CTR23‧‧‧第五驅動控制信號
DAT_IN-01‧‧‧輸入資料
DAT_IN_02‧‧‧輸入資料
DAT_OUT‧‧‧輸出資料
DAT_OUT-01‧‧‧輸出資料
DAT_OUT-02‧‧‧輸出資料
DAT<1>‧‧‧第一資料
DAT<2>‧‧‧第二資料
DAT<n>‧‧‧第n資料
DQ‧‧‧資料傳輸線
DQ1‧‧‧第一資料傳輸線
DQ2‧‧‧第二資料傳輸線
EN‧‧‧啟用信號
NM‧‧‧下拉驅動單元
PM‧‧‧上拉驅動單元
PS‧‧‧經啟動信號
SW1‧‧‧第一控制信號
SW2‧‧‧第二控制信號
SW3‧‧‧第三控制信號
TR‧‧‧切換器
TR1‧‧‧第一切換器/第一傳送單元
TR2‧‧‧第二切換器/第二傳送單元
TR3‧‧‧第三傳送單元
TR11‧‧‧第一切換器/
TR12‧‧‧第三切換器
TR21‧‧‧第二切換器
TR22‧‧‧第四切換器
TR31‧‧‧第一切換器
TR32‧‧‧第二切換器
TSV_D1‧‧‧資料穿矽導通体
TSV_Dn‧‧‧資料穿矽導通体
TSV_P1‧‧‧電力穿矽導通体
TSV_P2‧‧‧電力穿矽導通体
TSV_P3‧‧‧電荷穿矽導通体
VDD‧‧‧電源電壓
VM‧‧‧回收電力驅動電壓
VM1‧‧‧第一回收電力驅動電壓
VM2‧‧‧第二回收電力驅動電壓
VSS‧‧‧接地電壓
圖1係圖解說明一習用資料交換系統之一方塊圖。
圖2係根據本發明之一實施例之一資料輸出電路之一電路圖。
圖3係圖解說明根據本發明之另一實施例之一資料輸出電路之一電路圖。
圖4係圖解說明具有使用圖3中所示之本發明之實施例之複數個資料傳輸線之資料輸出電路之一電路圖。
圖5係圖解說明根據本發明之另一實施例之一資料輸出電路之一電路圖。
圖6係圖解說明根據本發明之另一實施例之一電荷供應單元之一方塊圖。
圖7係圖解說明根據本發明之另一實施例之一電荷供應單元之一電路圖。
圖8係圖解說明根據本發明之另一實施例之一多晶片封裝之一電路圖。
下文將參照隨附圖式更詳細地闡述本發明之例示性實施例。然而,本發明可以不同形式體現且不應視為僅限於本文中所陳述之實施例。而是,提供此等實施例旨在使本揭示內容透徹和完整,且向熟習此項技術者全面傳達本發明之範疇。在整個揭示內容中,元件符號直接對應於本發明之各圖及實施例中之類似編號部分。
亦應注意,在本發明書中,「連接/耦合」係指不僅直接耦合另一組件而且透過一中間組件間接耦合另一組件之一組件。此外,一單數形式可包括一複數形式,只要其未在一句子中具體提及。
圖2係圖解說明根據本發明之一實施例之一資料輸出電路之一電路圖。
如圖2中所示,根據本發明之一實施例之一資料輸出電路包括一資料驅動單元210及一充電/放電單元220。
資料驅動單元210在一資料傳輸操作期間基於待輸出之資料DAT_OUT驅動一資料傳輸線DQ,且包括一上拉驅動單元PM及一下拉驅動單元NM。上拉驅動單元PM基於資料DAT_OUT對資料傳輸線DQ執行一上拉驅動操作。下拉驅動單元NM基於資料DAT_OUT對資料傳輸線DQ執行一下拉驅動操作。在本文中,上拉驅動操作表示資
料傳輸線DQ驅動至一電源電壓VDD,舉例而言,一邏輯高位準,且下拉操作表示資料傳輸線DQ驅動至一接地電壓VSS,舉例而言,一邏輯低位準。上拉操作及下拉操作稱作「資料傳輸操作」。
充電/放電單元220包括一電容器C及一切換器TR。電容器C由留在資料傳輸線DQ上之電荷充電。切換器TR回應於充電/放電控制信號DAT_CTR及/DAT_CTR而在資料傳輸線DQ與電容器C之間交換或共用電荷。在本文中,充電/放電控制信號DAT_CTR及/DAT_CTR係包括傳送至資料傳輸線DQ之資料資訊之信號。即,充電/放電信號DAT_CTR及/DAT_CTR基於待傳送之資料資訊而變化。充電/放電控制信號/DAT_CTR係充電/放電控制信號DAT_CTR之一互補信號,舉例而言,一經反轉信號。
在下文中,將闡述該資料輸出電路之一操作。
若資料DAT_OUT係一邏輯低位準,則接通資料驅動單元210之上拉驅動單元PM,舉例而言,一PMOS電晶體,且資料傳輸線DQ驅動至電源電壓VDD。即,電荷提供至資料傳輸線DQ。在執行對資料傳輸線DQ之上拉操作之後,若啟動充電/放電控制信號DAT_CTR及/DAT_CTR,則接通充電/放電單元220之切換器TR,舉例而言,一傳輸閘。留在資料傳輸線DQ上之電荷經由切換器TR傳送至電容器C。因此,所傳送電荷儲存於電容器C上。
根據本發明之一實施例之資料輸出電路之充電/放電單元220儲存在該資料傳輸操作之後留在資料傳輸線DQ上之電荷。即,儲存於充電/放電單元220上之電荷可在其他操作中重新使用。
在下文中,將闡述其中重新使用該等電荷之資料傳輸操作之一實例。在本文中,假定對應於一電源電壓VDD之電荷儲存於電容器C上。
若資料DAT_OUT係一邏輯高位準,則接通下拉驅動單元NM,舉
例而言,一PMOS電晶體。因此,資料傳輸線DQ驅動至接地電壓VSS,且充電/放電控制信號DAT_CTR及/DAT_CTR基於輸出資料DAT_OUT變為一非啟動狀態。即,當資料DAT_OUT處於一邏輯高位準下時,電容器C保持該經充電狀態。
若資料DAT_OUT係一邏輯低位準,則基於輸出資料DAT_OUT啟動充電/放電控制信號DAT_CTR及/DAT_CTR。因此,儲存於電容器C上之電荷放電至資料傳輸線DQ。即,儲存於電容器C上之電荷提供至資料傳輸線DQ。藉助自電容器C提供之電荷上拉資料傳輸線DQ。此操作係本發明之資料輸出電路之一例示性重新使用操作。
僅供參考,若資料DAT_OUT係一邏輯低位準,則在一初始驅動操作週期之後的一重新使用操作週期期間接通資料驅動單元210之上拉驅動單元PM。然而,當假定即使未在該重新使用操作週期期間啟動上拉驅動單元PM電容器C亦具有足以驅動資料傳輸線DQ之一高電容時,或許可藉助對儲存於電容器C上之電荷之重新使用來驅動資料傳輸線DQ。
圖3係圖解說明根據本發明之另一實施例之一資料輸出電路之一電路圖。圖3展示資料傳輸線DQ基於該資料由多個驅動電壓(舉例而言,四個驅動電壓)驅動之一情形。
參閱圖3,該資料輸出電路包括一下拉驅動單元NM、一第一充電/放電單元310、一第二充電/放電單元320及一上拉驅動單元PM。
下拉驅動單元NM回應於一第一驅動控制信號DAT_CTR1而藉助一接地電壓VSS來驅動一資料傳輸線DQ。第一充電/放電單元310包括一第一切換器TR1及一第一電容器C1,且回應於一第二驅動控制信號DAT_CTR2而藉助一第一回收電力驅動電壓VM1來驅動資料傳輸線DQ。第二充電/放電單元320包括一第二切換器TR2及一第二電容器C2,且回應於一第三驅動控制信號DAT_CTR3而藉助一第二回收電力
驅動電壓VM2來驅動資料傳輸線DQ。上拉驅動單元PM回應於一第四驅動控制信號DAT_CTR4而藉助一電源電壓VDD來驅動資料傳輸線DQ。此處,第四驅動控制信號DAT_CTR4可經反轉以控制上拉驅動單元PM。可使用一互補第二驅動控制信號/DAT_CTR2及一互補第三驅動控制信號/DAT_CTR3來控制第一及第二切換器TR1及TR2。
在本文中,第一至第四驅動控制信號DAT_CTR1、DAT_CTR2、DAT_CTR3及DAT_CTR4基於該資料而受控制,且基於該資料控制待藉助一對應驅動電壓驅動之資料傳輸線DQ。第一及第二回收電力驅動電壓VM1及VM2可具有低於電源電壓VDD之一電壓位準且可具有高於接地電壓VSS之一電壓位準。第一回收電力驅動電壓VM1可具有低於第二回收電力驅動電壓VM2之一電壓位準。即,資料傳輸線DQ可回應於第一至第四驅動控制信號DAT_CTR1、DAT_CTR2、DAT_CTR3及DAT_CTR4而驅動至接地電壓VSS、第一回收電力驅動電壓VM1、第二回收電力驅動電壓VM2或電力驅動電壓VDD。
在下文中,將闡述該資料輸出電路之一操作。為方便說明,假定已藉助電源電壓VDD驅動資料傳輸線DQ。
首先,在資料傳輸線DQ驅動至接地電壓VSS之情形中,啟動第二驅動控制信號及第三驅動控制信號DAT_CTR2及DAT_CTR3中之至少一者,且在啟動第一驅動控制信號DAT_CTR1之前對留在資料傳輸線DQ上之電荷充電。
當啟動第二驅動控制信號DAT_CTR2時,接通第一切換器TR1且對第一電容器C1充電。當啟動第三驅動控制信號DAT_CTR3時,接通第二切換器TR2且對第二電容器C2充電。
然後,啟動第一驅動控制信號DAT_CTR1,且因此資料傳輸線DQ驅動至接地電壓VSS。在本文中,資料傳輸線DQ與第一電容器C1及第二電容器C2分離開。儲存於第一電容器C1及第二電容器C2上之
電荷可在執行一上拉驅動操作時重新使用。
當執行該上拉驅動操作時,可回應於第二驅動控制信號DAT_CTR2而藉助儲存於第一電容器C1上之電荷(舉例而言,第一回收電力驅動電壓VM1)來驅動資料傳輸線DQ。
類似地,當執行該上拉驅動操作時,可回應於第三驅動控制信號DAT_CTR3而藉助儲存於第二電容器C2上之電荷(舉例而言,第二回收電力驅動電壓VM2)來驅動資料傳輸線DQ。
因此,根據本發明之實施例之資料輸出電路可對留在傳輸線DQ上之電荷充電並重新使用留在傳輸線DQ上之電荷。或許可有效地控制該資料傳輸操作中之電力消耗且可經由對該等電荷之一重新使用操作來有效地減少該資料傳輸操作中之電力消耗。
僅供參考,在本發明之實施例中,充電/放電單元之數目可因一設計選項而改變。
圖4係圖解說明具有使用圖3中所示之本發明之實施例之複數個資料傳輸線之資料輸出電路之一電路圖。圖4中所示之第一及第二資料傳輸線DQ1及DQ2驅動至與圖3中所示相同之四數目個驅動電壓。
參閱圖4,該資料輸出電路包括一第一資料傳輸線DQ1、一第二資料傳輸線DQ2、一第一電容器CC1、一第二電容器CC2、一第一切換器TR11、一第二切換器TR21、一第三切換器TR12及一第四切換器TR22。第一電容器CC1及第二電容器CC2中之每一者由第一資料傳輸線DQ1及第二資料傳輸線DQ2共用。第一電容器CC1耦合至第一切換器TR11及第二切換器TR21以與第一資料傳輸線DQ1及第二資料傳輸線DQ2交換電荷。第二電容器CC2耦合至第三切換器TR12及第四切換器TR22以與第一資料傳輸線DQ1及第二資料傳輸線DQ2交換電荷。
在下文中,將闡述該資料輸出電路之一操作。為方便說明,假定第一資料傳輸線DQ1及第二資料傳輸線DQ2已驅動至電源電壓
VDD。
首先,若在一充電操作期間啟動對應於第一資料傳輸線DQ1之一第二驅動控制信號DAT_CTR12及對應於第二資料傳輸線DQ2之一第四驅動控制信號DAT_CTR22,則在第一電容器CC1上對留在第一資料傳輸線DQ1及第二資料傳輸線DQ2上之電荷充電。儲存於第一電容器CC1上之電荷具有一第一回收電力驅動電壓VM1。若在一充電操作期間啟動對應於第一資料傳輸線DQ1之一第三驅動控制信號DAT_CTR13及對應於第二資料傳輸線DQ2之一第五驅動控制信號DAT_CTR23,則在第二電容器CC2上對留在第一資料傳輸線DQ1及第二資料傳輸線DQ2上之電荷充電。儲存於第二電容器CC2上之電荷具有一第二回收電力驅動電壓VM2。
其次,若在一重新使用操作期間啟動對應於第一資料傳輸線DQ1之第三驅動控制信號DAT_CTR13,則第二回收電力驅動電壓VM2放電至第一資料傳輸線DQ1。若在該重新使用操作期間啟動對應於第一資料傳輸線DQ1之第二驅動控制信號DAT_CTR12,則第一回收電力驅動電壓VM1放電至第一資料傳輸線DQ1。若在該重新使用操作期間啟動對應於第二資料傳輸線DQ2之第五驅動控制信號DAT_CTR23,則第二回收電力驅動電壓VM2放電至第二資料傳輸線DQ2。若在該重新使用操作期間啟動對應於第二資料傳輸線DQ2之第四驅動控制信號DAT_CTR22,則第一回收電力驅動電壓VM1放電至第二資料傳輸線DQ1。
即,儲存於第一電容器CC1及第二電容器CC2中之每一者上之電荷可在第一資料傳輸線DQ1及第二資料傳輸線DQ2之一資料傳輸操作期間重新使用。
根據本發明之一實施例之資料輸出電路可包括由複數個資料傳輸線共用之一個電容器,且可對留在該複數個資料傳輸線上之電荷充
電並重新使用留在該複數個資料傳輸線上之電荷。
圖5係圖解說明根據本發明之另一實施例之一資料輸出電路之一電路圖。一第一資料傳輸線DQ1及一第二資料傳輸線DQ2驅動至三個驅動電壓。
參閱圖5,該資料輸出電路包括一第一資料驅動單元510、一第二資料驅動單元520及一共同充電單元530。
第一資料驅動單元510包括耦合至第一資料傳輸線DQ1以藉助多個驅動電壓來驅動第一資料傳輸線DQ1之一第一驅動單元TR11、一第二驅動單元TR12及一第三驅動單元TR13。第一驅動單元TR11接收一電源電壓VDD,且回應於一第一驅動控制信號DAT_CTR11而藉助該電源電壓VDD來驅動第一資料傳輸線DQ1。第二驅動單元TR12接收一接地電壓VSS,且回應於一第二驅動控制信號DAT_CTR12而藉助該接地電壓VSS來驅動第一資料傳輸線DQ1。第三驅動單元TR13接收一回收電力驅動電壓VM,且回應於一第三驅動控制信號DAT_CTR13而藉助該回收電力驅動電壓VM來驅動第一資料傳輸線DQ1。
第二資料驅動單元520包括耦合至第二資料傳輸線DQ2以藉助多個驅動電壓來驅動第二資料傳輸線DQ1之一第四驅動單元TR21、一第五驅動單元TR22及一第六驅動單元TR23。第四驅動單元TR21接收一電源電壓VDD,且回應於第四驅動控制信號DAT_CTR21而藉助該電源電壓VDD來驅動第二資料傳輸線DQ2。第五驅動單元TR22接收一接地電壓VSS,且回應於一第五驅動控制信號DAT_CTR22而藉助該接地電壓VSS來驅動第二資料傳輸線DQ2。第六驅動單元TR23接收一回收電力驅動電壓VM,且回應於一第六驅動控制信號DAT_CTR23而藉助該回收電力驅動電壓VM來驅動第二資料傳輸線DQ2。
共同充電單元530儲存留在第一資料傳輸線DQ1及第二資料傳輸線DQ2上之電荷,並產生該回收電力驅動電壓VM。共同充電單元530
包括一第一切換器TR31、一第二切換器TR32及一共同電容器CC。第一切換器TR31及第二切換器TR32回應於在用於對留在第一資料傳輸線DQ1及第二資料傳輸線DQ2上之電荷充電之一充電週期期間啟動之一第一充電控制信號CTR1及一第二充電控制信號CTR2而執行一切換操作。
共同充電單元530共用第一資料傳輸線DQ1及第二資料傳輸線DQ2,且提供回收電力驅動電壓VM至分別對應於第一資料傳輸線DQ1及第二資料傳輸線DQ2之第三驅動單元TR13及第六驅動單元TR23。
在下文中,將闡述該資料輸出電路之一操作。為方便說明,假定第一資料傳輸線DQ1及第二資料傳輸線DQ2已驅動至電源電壓VDD。
首先,在一充電操作期間分別回應於第一充電控制信號CTR1及第二充電控制信號CTR2而在共同電容器CC上對留在第一資料傳輸線DQ1及第二資料傳輸線DQ2上之電荷充電。共同電容器CC提供回收電力驅動電壓VM至對應於第一資料傳輸線DQ1及第二資料傳輸線DQ2之第三驅動單元TR13及第六驅動單元TR23。僅供參考,在執行該充電操作之後,使第一充電控制信號CTR1及第二充電信號CTR2保持具有一非啟動狀態,且關斷第一切換器TR31及第二切換器TR32。隨後,基於待輸出之資料使用提供至第三驅動單元TR13及第六驅動單元TR23之回收電力驅動電壓VM來驅動第一資料傳輸線DQ1及第二資料傳輸線DQ2。
根據本發明之一實施例之資料輸出電路藉由對留在複數個資料傳輸線上之電荷充電並將所儲存電荷作為該等驅動電壓中之一者提供至一驅動電路來執行一重新使用操作。
同時,如上所述,根據本發明之一實施例之資料輸出電路執行
電荷之一重新使用操作。然而,若連續輸出對應於一回收電力驅動電壓VM之資料,則可對所儲存電荷放電且可不執行一資料傳輸操作。因此,將闡述本發明之一下列實施例以解決上述需要關注的問題。
圖6係圖解說明根據本發明之另一實施例之一電荷供應單元之一方塊圖。為方便說明,假定一電荷供應單元600耦合至圖5中所示之共同電容器CC。
參閱圖6,電荷供應單元600包括一電荷量偵測單元610及一電荷量調整單元620。
電荷量偵測單元610偵測儲存於共同電容器CC上之電荷之一量。基於共同電容器CC之一電荷量來判定一啟用信號EN之一啟動狀態。電荷量調整單元620回應於該啟用信號EN而調整共同電容器CC之一電荷量。若該共同電容器CC之該電荷量小於一預定值,則可在該共同電容器CC上進一步對電荷充電。若該共同電容器CC之該電荷量大於該預定值,則可對儲存於該共同電容器CC上之該等電荷放電。在本文中,電荷量調整單元620可使用一電晶體以一差動放大器或一簡單組態來實施。
圖7係圖解說明根據本發明之另一實施例之一電荷供應單元之一電路圖。為方便說明,假定該電荷供應單元耦合至圖4中所示之第一電容器CC1及第二電容器CC2。
參閱圖7,一電荷供應單元700包括一電荷量偵測單元710及一電荷量調整單元720。
電荷量偵測單元710偵測第一電容器CC1及第二電容器CC2之一電荷量,且包括一電壓偵測單元711及一信號產生單元712。
電壓偵測單元711偵測一第一回收電力驅動電壓VM1及一第二回收電力驅動電壓VM2之一電壓位準。信號產生單元712接收電壓偵測單元711之一輸出信號並在一預定時間回應於一經啟動信號PS而輸出
第一至第三控制信號SW1、SW2及SW3。
電荷量調整單元720回應於第一至第三控制信號SW1、SW2及SW3而調整第一電容器CC1及第二電容器CC2之一電荷量,且包括第一至第三傳送單元TR1、TR2及TR3。
在下文中,將闡述該電荷供應單元之一操作。
在第二居中電力驅動電壓VM2高於一預定電壓位準之情形中,啟動第二控制信號SW2。因此,接通第二傳送單元TR2,且第一電容器CC1之電荷可傳送至第二電容器CC2。
在第二居中電力驅動電壓VM2高於一預定電壓位準之情形中,啟動第三控制信號SW3。因此,接通第三傳送單元TR3,電源電壓VDD端子之電荷可傳送至第一電容器CC1。
將省略根據第一回收電力驅動電壓VM1之一電壓位準之一電荷傳送操作,此乃因該電荷傳送操作類似於第二回收電力驅動電壓VM2之電荷傳送操作。
圖8係圖解說明根據本發明之另一實施例之一多晶片封裝之一電路圖。
參閱圖8,一多晶片封裝800包括一主控晶片810及複數個從屬晶片820及830。主控晶片810通常經由一穿晶片導通體(舉例而言,一穿矽導通體(TSV))耦合至該複數個從屬晶片820及830。為方便說明,用於傳送電力及資料之TSV展示於圖8中。即,用於供應一電源電壓VDD及一接地電壓VSS之一電力穿矽導通体TSV_P1及TSV_P2以及用於傳送第一至第n資料之一資料穿矽導通体TSV_D1及TSV_Dn展示於圖8中。一電荷穿矽導通体TSV_P3用於接收並傳送一回收電力驅動電壓VM。
首先,主控晶片810控制複數個從屬晶片820。該複數個從屬晶片820基於主控晶片810之一控制執行各種操作。為方便說明,將闡述
該複數個從屬晶片820中之一者。
從屬晶片820包括第一至第n輸出驅動單元821及一共同充電單元822。第一至第n輸出驅動單元821接收電源電壓VDD、接地電壓VSS及回收電力驅動電壓VM,且驅動對應於待輸出之第一至第n資料DAT<1:n>之第一至第n資料穿矽導通体TSV_D1、...、TSV_Dn。如圖8中所示,第一至第n輸出驅動單元821接收電源電壓VDD、接地電壓VSS及回收電力驅動電壓VM。此表示第一至第n輸出驅動單元821之輸出資料可具有三個位階。
共同充電單元822由留在第一至第n資料穿矽導通体TSV_D1、...、TSV_Dn上之電荷充電。該等所儲存電荷具有回收電力驅動電壓VM,且經由電荷穿矽導通體TSV_P3供應至第一至第n輸出驅動單元821。
根據本發明之一實施例之多晶片封裝可由留在複數個資料穿矽導通体TSV_D1、...、TSV_Dn上之電荷充電且經由電荷穿矽導通體TSV_P3傳送該等所儲存電荷至該複數個從屬晶片820及830。
同時,圖8中所示之電荷穿矽導通體TSV_P3耦合至該複數個從屬晶片820及830僅係一例示性說明。然而,若回收電力驅動電壓VM用於主控晶片810中,則電荷穿矽導通體TSV_P3可耦合至主控晶片810。
如上所述,用於一資料傳輸操作中之電荷可在本發明之實施例中重新使用。該資料傳輸操作之一電力消耗可由該電荷之重新使用操有效地控制。因此,可實施一高速操作,而無需增加資料傳輸線(舉例而言,TSV)之數目且無需提高一操作頻率。
根據本發明之實施例之資料輸出電路藉由在一資料傳輸操作期間重新使用用於傳送資料之一能量來使資料傳輸操作之一電力消耗最少化。
雖然已參照具體實施例闡述了本發明,但熟習此項技術者將明瞭,可在不背離如以下申請專利範圍中所界定之本發明之精神及範疇之條件下做出各種改變及修改。
此外,本發明之實施例中例示性地闡述之一邏輯閘及一電晶體之一位置及一種類可根據一輸入信號之一極性不同地設計。
210‧‧‧資料驅動單元
220‧‧‧充電/放電單元
/DAT_CTR‧‧‧充電/放電控制信號
C‧‧‧電容器
DAT_CTR‧‧‧充電/放電控制信號
DAT_OUT‧‧‧輸出資料
DQ‧‧‧資料傳輸線
NM‧‧‧下拉驅動單元
PM‧‧‧上拉驅動單元
TR‧‧‧切換器
VDD‧‧‧電源電壓
VSS‧‧‧接地電壓
Claims (14)
- 一種資料輸出電路,其包含:一資料驅動單元,其適合於在一資料傳輸操作期間藉助對應於資料之一驅動電壓來驅動一資料傳輸線;及一充電/放電單元,其適合於儲存該資料傳輸線上之電荷並重新使用該等所儲存電荷作為該驅動電壓,其中該充電/放電單元包含:一電荷供應單元,其適合於供應額外電荷至一電容器,該電容器由該資料傳輸線之該等電荷充電,及其中該電荷供應單元包含:一偵測單元,其適合於偵測該電容器之一電荷量;及一調整單元,其適合於回應於該偵測單元之一輸出信號而調整該電容器之一電荷量。
- 如請求項1之資料輸出電路,其中該充電/放電單元進一步包含:一切換器,其適合於在該資料傳輸線與該電容器之間選擇性地共用該等電荷。
- 如請求項1之資料輸出電路,其中該充電/放電單元基於待輸出之資料而提供該等所儲存電荷至該資料傳輸線。
- 如請求項1之資料輸出電路,其進一步包含對應於該資料傳輸線之一補充充電/放電單元。
- 如請求項1之資料輸出電路,其進一步包含至少一個額外資料傳輸線,其中該充電/放電單元共用該資料傳輸線及該額外資料傳輸線。
- 如請求項5之資料輸出電路,其中該充電/放電單元包含: 一電容器,其適合於由該資料傳輸線及該額外資料傳輸線之該等電荷充電;及複數個切換器,其適合於在該等各別資料傳輸線與該電容器之間共用該等電荷。
- 一種資料輸出電路,其包含:複數個資料驅動單元,其適合於接收複數個驅動電壓,並在一資料傳輸操作期間藉助該複數個驅動電壓之中對應於資料之一驅動電壓來驅動複數個資料傳輸線中之每一者;及一共同充電單元,其適合於由該複數個資料傳輸線共用,儲存該複數個資料傳輸線上之電荷作為一回收電力驅動電壓,並提供該回收電力驅動電壓作為該複數個驅動電壓中之一者,其中該複數個資料驅動單元中之每一者包含接收一電源電壓作為一第一驅動電壓之一第一驅動器、接收一接地電壓作為一第二驅動電壓之一第二驅動器及接收一回收電力驅動電壓作為一第三驅動電壓之一第三驅動器。
- 如請求項7之資料輸出電路,其中該共同充電單元包含:一電容器,其適合於由該複數個資料傳輸線上之該等電荷充電;及複數個切換器,其適合於在該電容器與該複數個資料傳輸線之間選擇性地共用該等電荷。
- 如請求項8之資料輸出電路,其進一步包含:一電荷供應單元,其適合於供應額外電荷至該電容器。
- 如請求項9之資料輸出電路,其中該電荷供應單元包含:一偵測單元,其適合於偵測該電容器之一電荷量;及一調整單元,其適合於回應於該偵測單元之一輸出信號而調整該電容器之一電荷量。
- 一種多晶片封裝,其包含:複數個從屬晶片,其適合於經由複數個資料傳輸穿晶片導通體輸出具有一多位階之資料;一主控晶片,其適合於控制該複數個從屬晶片;一共同充電單元,其適合於儲存該複數個資料傳輸穿晶片導通體上之電荷;及一第一電力穿晶片導通體,其共同耦合至該複數個從屬晶片,且適合於接收並傳送該共同充電單元之該等所儲存電荷,其中該共同充電單元包含:一電容器,其適合於由該複數個資料傳輸線上之該等電荷充電;及複數個切換器,其適合於在該複數個資料傳輸穿晶片導通體與(data transmission through-chip-vias)該電容器之間傳送該等電荷。
- 如請求項11之多晶片封裝,其中該第一電力穿晶片導通體耦合至該主控晶片。
- 如請求項11之多晶片封裝,其進一步包含:一第二電力穿晶片導通體,其共同耦合至該主控晶片及該複數個從屬晶片,且適合於供應一電力至該主控晶片及該複數個從屬晶片。
- 如請求項13之多晶片封裝,其中該複數個從屬晶片經由該第二電力穿晶片導通體及該第一電力穿晶片導通體接收該電力,並產生具有一多位階之資料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??10-2013-0040057 | 2013-04-11 | ||
KR1020130040057A KR102048254B1 (ko) | 2013-04-11 | 2013-04-11 | 데이터 출력 회로 및 그의 구동 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201440070A TW201440070A (zh) | 2014-10-16 |
TWI611416B true TWI611416B (zh) | 2018-01-11 |
Family
ID=51671378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102132064A TWI611416B (zh) | 2013-04-11 | 2013-09-05 | 資料輸出電路及驅動其之方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9917585B2 (zh) |
KR (1) | KR102048254B1 (zh) |
CN (1) | CN104103307B (zh) |
TW (1) | TWI611416B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160043714A (ko) * | 2014-10-14 | 2016-04-22 | 에스케이하이닉스 주식회사 | 관통 비아를 갖는 반도체 메모리 장치 |
KR20160121224A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 |
US9378778B1 (en) | 2015-06-14 | 2016-06-28 | Darryl G. Walker | Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture |
KR20190001300A (ko) * | 2017-06-27 | 2019-01-04 | 에스케이하이닉스 주식회사 | 컨트롤러 및 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN111052610A (zh) * | 2018-08-13 | 2020-04-21 | 深圳市汇顶科技股份有限公司 | 数据接口、芯片和芯片系统 |
US10896723B2 (en) * | 2019-04-30 | 2021-01-19 | Ambient Scientific Inc. | Signal communication circuit implementing receiver and transmitter circuits |
CN115347894B (zh) * | 2022-10-17 | 2023-02-10 | 杭州岸达科技有限公司 | 一种射频接口电路及基于射频接口电路的多芯片级联方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404237B1 (en) * | 2000-12-29 | 2002-06-11 | Intel Corporation | Boosted multiplexer transmission gate |
US6707324B1 (en) * | 2002-11-20 | 2004-03-16 | Via Technologies, Inc. | Low ground bounce output driver |
US20100052728A1 (en) * | 2008-08-28 | 2010-03-04 | Wei Ye Lu | Load sense and active noise reduction for i/o circuit |
US20110272788A1 (en) * | 2010-05-10 | 2011-11-10 | International Business Machines Corporation | Computer system wafer integrating different dies in stacked master-slave structures |
US8310855B2 (en) * | 2009-07-29 | 2012-11-13 | Elpida Memory, Inc. | Semiconductor device |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3640703B2 (ja) * | 1995-05-24 | 2005-04-20 | 株式会社ルネサステクノロジ | バス駆動回路、レシーバ回路およびバスシステム |
US6307417B1 (en) * | 1999-08-24 | 2001-10-23 | Robert J. Proebsting | Integrated circuit output buffers having reduced power consumption requirements and methods of operating same |
KR20010060834A (ko) | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
US6515516B2 (en) * | 2001-01-22 | 2003-02-04 | Micron Technology, Inc. | System and method for improving signal propagation |
EP1257053A1 (en) * | 2001-05-11 | 2002-11-13 | Telefonaktiebolaget L M Ericsson (Publ) | Differential signal transfer circuit |
KR100506063B1 (ko) * | 2002-12-21 | 2005-08-05 | 주식회사 하이닉스반도체 | 셋업/홀드 타임 제어 장치 |
US7130225B1 (en) * | 2004-03-03 | 2006-10-31 | Atheros Communications, Inc. | Charge pump with large bypass capacitors |
KR100706576B1 (ko) * | 2005-08-01 | 2007-04-13 | 삼성전자주식회사 | 슬루율이 제어된 출력 구동회로 |
JP4769108B2 (ja) * | 2006-03-29 | 2011-09-07 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路 |
TWI330922B (en) * | 2006-12-06 | 2010-09-21 | Princeton Technology Corp | Boost circuit and level shifter |
US20080137401A1 (en) * | 2006-12-07 | 2008-06-12 | Jan Boris Philipp | Memory that limits power consumption |
US7728619B1 (en) * | 2007-03-30 | 2010-06-01 | Cypress Semiconductor Corporation | Circuit and method for cascading programmable impedance matching in a multi-chip system |
KR101652824B1 (ko) * | 2009-07-29 | 2016-08-31 | 삼성전자주식회사 | 와이드 전압 레인지용 출력 드라이버 |
KR101019991B1 (ko) * | 2009-09-30 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제어 방법 |
KR101625380B1 (ko) * | 2009-11-16 | 2016-06-14 | 삼성전자주식회사 | 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법 |
KR101710658B1 (ko) | 2010-06-18 | 2017-02-27 | 삼성전자 주식회사 | 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법 |
KR101175249B1 (ko) * | 2011-04-27 | 2012-08-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작방법 |
US8599595B1 (en) * | 2011-12-13 | 2013-12-03 | Michael C. Stephens, Jr. | Memory devices with serially connected signals for stacked arrangements |
US8611437B2 (en) * | 2012-01-26 | 2013-12-17 | Nvidia Corporation | Ground referenced single-ended signaling |
TWI498917B (zh) * | 2012-02-21 | 2015-09-01 | Nat Univ Tsing Hua | 三維晶片之差動感測及電荷共享架構 |
KR102017726B1 (ko) * | 2013-04-11 | 2019-09-03 | 에스케이하이닉스 주식회사 | 멀티 칩 패키지 시스템 |
KR102146470B1 (ko) * | 2014-01-17 | 2020-08-21 | 에스케이하이닉스 주식회사 | 실리콘 관통 비아를 갖는 반도체 장치 |
-
2013
- 2013-04-11 KR KR1020130040057A patent/KR102048254B1/ko active IP Right Grant
- 2013-07-05 US US13/935,931 patent/US9917585B2/en active Active
- 2013-09-05 TW TW102132064A patent/TWI611416B/zh active
- 2013-11-22 CN CN201310597099.3A patent/CN104103307B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404237B1 (en) * | 2000-12-29 | 2002-06-11 | Intel Corporation | Boosted multiplexer transmission gate |
US6707324B1 (en) * | 2002-11-20 | 2004-03-16 | Via Technologies, Inc. | Low ground bounce output driver |
US20100052728A1 (en) * | 2008-08-28 | 2010-03-04 | Wei Ye Lu | Load sense and active noise reduction for i/o circuit |
US8310855B2 (en) * | 2009-07-29 | 2012-11-13 | Elpida Memory, Inc. | Semiconductor device |
US20110272788A1 (en) * | 2010-05-10 | 2011-11-10 | International Business Machines Corporation | Computer system wafer integrating different dies in stacked master-slave structures |
Also Published As
Publication number | Publication date |
---|---|
TW201440070A (zh) | 2014-10-16 |
CN104103307A (zh) | 2014-10-15 |
KR20140122949A (ko) | 2014-10-21 |
US20140306734A1 (en) | 2014-10-16 |
KR102048254B1 (ko) | 2020-01-08 |
CN104103307B (zh) | 2019-02-01 |
US9917585B2 (en) | 2018-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI611416B (zh) | 資料輸出電路及驅動其之方法 | |
US20120212990A1 (en) | Semiconductor apparatus | |
US9287859B2 (en) | Flexible input/output transceiver | |
US7940074B2 (en) | Data transmission circuit and semiconductor apparatus including the same | |
CN111739875A (zh) | 叠层半导体器件及其测试方法 | |
US10366041B2 (en) | Methods and apparatuses for differential signal termination | |
US9569389B2 (en) | Semiconductor system for tuning skew of semiconductor chip | |
US20180144789A1 (en) | Semiconductor device, semiconductor system including the same and read and write operation method thereof | |
US8411478B2 (en) | Three-dimensional stacked semiconductor integrated circuit | |
US9576936B2 (en) | Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus | |
US10083723B1 (en) | Apparatuses and methods for sharing transmission vias for memory devices | |
US9379701B2 (en) | Semiconductor device having through chip via | |
KR102556469B1 (ko) | 신호 전송 회로 | |
US11380370B2 (en) | Semiconductor device having a charge pump | |
US6243302B1 (en) | Apparatus for outputting data using common pull-up/pull-down lines with reduced load | |
KR100363040B1 (ko) | 저소비 전력을 가지는 반도체 기억 장치 | |
US9966120B2 (en) | Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation | |
US8050120B2 (en) | Sensing delay circuit and semiconductor memory device using the same | |
JP2000022515A (ja) | 半導体集積回路装置 | |
KR100857875B1 (ko) | 반도체 소자의 라이트 드라이버 | |
US7173871B2 (en) | Semiconductor memory device and method of outputting data strobe signal thereof | |
KR20230013804A (ko) | 내부 전송경로를 포함하는 반도체 장치 및 이를 사용하는 적층 반도체 장치 | |
KR20090099376A (ko) | 센스앰프 액티브 신호 생성회로 | |
KR20090024498A (ko) | 고속의 신호 송수신 장치 및 방법 |