CN109949845A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN109949845A
CN109949845A CN201811207731.8A CN201811207731A CN109949845A CN 109949845 A CN109949845 A CN 109949845A CN 201811207731 A CN201811207731 A CN 201811207731A CN 109949845 A CN109949845 A CN 109949845A
Authority
CN
China
Prior art keywords
wordline
signal
enabled
voltage
prohibited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811207731.8A
Other languages
English (en)
Other versions
CN109949845B (zh
Inventor
崔准佑
白昶基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109949845A publication Critical patent/CN109949845A/zh
Application granted granted Critical
Publication of CN109949845B publication Critical patent/CN109949845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体存储装置，包括字线控制电路，所述字线控制电路被配置为将字线使能和禁止，其中，字线控制电路包括开关，该开关将字线与至少一个其他字线耦接以及将字线与至少一个其他字线解耦。

Description

半导体存储装置
相关申请的交叉引用
本申请要求2017年12月21日向韩国知识产权局提交的第10-2017-0176851号韩国申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体集成电路，以及更具体地，涉及一种半导体存储装置。
背景技术
半导体存储装置被配置为接收和储存数据并输出所储存的数据。
半导体存储装置可以通过对电容器进行充电或放电、并且由此执行刷新操作来储存数据。
然而，刷新操作可能不期望地消耗大量功率。
发明内容
根据一个实施例，一种半导体存储装置可以包括字线控制电路，所述字线控制电路被配置为将字线使能和禁止，其中，所述字线控制电路包括开关，所述开关将所述字线与至少一个其他字线耦接以及将所述字线与所述至少一个其他字线解耦。
此外，根据一个实施例，一种半导体存储装置可以包括字线控制电路，所述字线控制电路被配置为将字线使能和禁止，其中，所述字线控制电路包括将所述字线与电容器耦接和解耦的开关。
此外，根据一个实施例，一种半导体存储装置可以包括第一驱动器，所述第一驱动器被配置为响应于第一字线使能信号将第一字线使能或禁止。所述半导体存储装置另外可以包括第一开关，所述第一开关被配置为响应于第一电压传送信号将所述第一字线与第二字线耦接和解耦。所述半导体存储装置还可以包括第一控制信号发生电路，所述第一控制信号发生电路被配置为响应于刷新信号和所述第一字线使能信号来产生所述第一电压传送信号。
此外，根据一个实施例，一种半导体存储装置可以包括控制信号发生电路，所述控制信号发生电路被配置为响应于刷新信号和字线使能信号来产生多个电压传送信号。所述半导体存储装置另外可以包括字线控制电路，所述字线控制电路被配置为将字线使能或禁止，响应于所述多个电压传送信号将所述字线与电容器耦接，以及响应于所述多个电压传送信号将所述字线与所述电容器解耦。
附图说明
图1示出了说明根据本教导的一个实施例的半导体存储装置的配置图。
图2示出了图1的第一控制信号发生电路的配置图和时序图。
图3示出了图1的半导体存储装置的时序图。
图4示出了说明根据本教导的一个实施例的半导体存储装置的配置图。
图5示出了图4的第一控制信号发生电路的配置图和时序图。
图6示出了图4的半导体存储装置的时序图。
图7示出了说明根据本教导的一个实施例的半导体存储装置的配置图。
图8示出了图7的第一控制信号发生电路的配置图和时序图。
图9示出了图7的半导体存储装置的时序图。
图10示出了说明根据本教导的一个实施例的半导体存储装置的配置图。
具体实施方式
以下，将参照附图通过实施例的各种示例来描述半导体存储装置。根据一些实施例，半导体存储装置能够在执行刷新操作时降低其功耗。通过降低刷新操作的功耗，可以实现具有更大功率效率的半导体存储装置。
图1示出了根据一个实施例的半导体存储装置150。半导体存储装置150可以分别包括第一字线控制电路100、第二字线控制电路200和第三字线控制电路300。半导体存储装置150还可以分别包括第一控制信号发生电路400、第二控制信号发生电路500和第三控制信号发生电路600。
半导体存储装置另外可以包括耦接到多个位线和多个字线的多个存储单元。例如，图1示出了第一位线至第三位线BL<1:3>以及第一字线至第三字线WL<1:3>。存储单元CELL被设置和耦接在第一位线至第三位线BL<1:3>与第一字线至第三字线WL<1:3>交叉之处。对于一个实施例，每个存储单元CELL可以由一个晶体管和一个电容器构成。
对于一些实施例，半导体存储装置包括字线组和电容器组。本文所使用的“组”包括至少一个元件。例如，电容器组可以包括单个电容器或包括多个电容器。
本文中对于一些实施例使用的“耦接”一词是指两个组件彼此直接连接。例如，第一组件与第二组件耦接意味着第一组件与第二组件接触。对于其他实施例，相耦接的组件具有一个或更多个中间组件。例如，当第一组件和第二组件二者都与共同的第三组件接触时，即使第一组件不直接接触第二组件，第一组件也耦接到第二组件。
根据第一字线使能信号WL<1>_en，第一字线控制电路100可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能，以及可以通过将第一字线WL<1>放电来将第一字线WL<1>禁止。响应于第零电压传送信号WL<0>_vt，第一字线控制电路100可以在第一字线WL<1>被使能之前与前一字线控制电路(未示出)电耦接。响应于第一电压传送信号WL<1>_vt，第一字线控制电路100可以在第一字线WL<1>被禁止之前与第二字线控制电路200电耦接。
第一字线控制电路100可以包括第一开关101和第二开关103以及第一驱动器102。
第一开关101可以响应于第零电压传送信号WL<0>_vt将第一字线WL<1>与前一字线控制电路(未示出)电耦接或电解耦。例如，当第零电压传送信号WL<0>_vt被使能时，第一开关101将第一字线WL<1>与前一字线控制电路电耦接。当第零电压传送信号WL<0>_vt被禁止时，第一开关101将第一字线WL<1>与前一字线控制电路电解耦。前一字线控制电路将前一字线使能和禁止，该前一字线在本文中也被称为第零字线。
第一驱动器102可以响应于第一字线使能信号WL<1>_en将第一字线WL<1>使能或禁止。例如，当第一字线使能信号WL<1>_en被使能时，第一驱动器102可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。当第一字线使能信号WL<1>_en被禁止时，第一驱动器102可以通过将第一字线WL<1>与接地端子耦接来将第一字线WL<1>禁止。
第二开关103可以响应于第一电压传送信号WL<1>_vt将第一字线WL<1>与第二字线控制电路200电耦接或电解耦。例如，当第一电压传送信号WL<1>_vt被使能时，第二开关103将第一字线WL<1>与第二字线控制电路200电耦接。当第一电压传送信号WL<1>_vt被禁止时，第二开关103将第一字线WL<1>与第二字线控制电路200电解耦。
根据第二字线使能信号WL<2>_en，第二字线控制电路200可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能，以及可以通过将第二字线WL<2>放电来将第二字线WL<2>禁止。响应于第一电压传送信号WL<1>_vt，第二字线控制电路200可以在第二字线WL<2>被使能之前与第一字线控制电路100电耦接。响应于第二电压传送信号WL<2>_vt，第二字线控制电路200可以在第二字线WL<2>被禁止之前与第三字线控制电路300电耦接。
第二字线控制电路200可包括第三开关201和第四开关203以及第二驱动器202。
第三开关201可以响应于第一电压传送信号WL<1>_vt将第二字线WL<2>与前一字线控制电路(第一字线控制电路100)电耦接或电解耦。例如，当第一电压传送信号WL<1>_vt被使能时，第三开关201将第二字线WL<2>与第一字线控制电路100的第二开关103电耦接。当第一电压传送信号WL<1>_vt被禁止时，第三开关201将第二字线WL<2>与第一字线控制电路100的第二开关103电解耦。
第二驱动器202可以响应于第二字线使能信号WL<2>_en将第二字线WL<2>使能或禁止。例如，当第二字线使能信号WL<2>_en被使能时，第二驱动器202可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能。当第二字线使能信号WL<2>_en被禁止时，第二驱动器202可以通过将第二字线WL<2>与接地端子耦接来将第二字线WL<2>禁止。
第四开关203可以响应于第二电压传送信号WL<2>_vt将第二字线WL<2>与第三字线控制电路300电耦接或电解耦。例如，当第二电压传送信号WL<2>_vt被使能时，第四开关203将第二字线WL<2>与第三字线控制电路300电耦接。当第二电压传送信号WL<2>_vt被禁止时，第四开关203将第二字线WL<2>与第三字线控制电路300电解耦。
根据第三字线使能信号WL<3>_en，第三字线控制电路300可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能，以及可以通过将第三字线WL<3>放电来将第三字线WL<3>禁止。响应于第二电压传送信号WL<2>_vt，第三字线控制电路300可以在第三字线WL<3>被使能之前与第二字线控制电路200电耦接。响应于第三电压传送信号WL<3>_vt，第三字线控制电路300可以在第三字线WL<3>被禁止之前与下一字线控制电路(未示出)电耦接。对于一些实施例，第三字线控制电路300与第三字线WL<3>相关联，第二字线控制电路200与第二字线WL<2>相关联，第一字线控制电路100与第一字线WL<1>相关联，以及前一字线控制电路与第零字线(未示出)相关联。
第三字线控制电路300可以包括第五开关301和第六开关303以及第三驱动器302。
第五开关301可以响应于第二电压传送信号WL<2>_vt将第三字线WL<3>与前一字线控制电路(第二字线控制电路200)电耦接或电解耦。例如，当第二电压传送信号WL<2>_vt被使能时，第五开关301将第三字线WL<3>与第二字线控制电路200的第四开关203电耦接。当第二电压传送信号WL<2>_vt被禁止时，第五开关301将第三字线WL<3>与第二字线控制电路200的第四开关203电解耦。
第三驱动器302可以响应于第三字线使能信号WL<3>_en将第三字线WL<3>使能或禁止。例如，当第三字线使能信号WL<3>_en被使能时，第三驱动器302可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能。当第三字线使能信号WL<3>_en被禁止时，第三驱动器302可以通过将第三字线WL<3>与接地端子耦接来将第三字线WL<3>禁止。
第六开关303可以响应于第三电压传送信号WL<3>_vt将第三字线WL<3>与下一字线控制电路电耦接或电解耦。例如，当第三电压传送信号WL<3>_vt被使能时，第六开关303将第三字线WL<3>与下一字线控制电路电耦接。当第三电压传送信号WL<3>_vt被禁止时，第六开关303将第三字线WL<3>与下一字线控制电路电解耦。
第一控制信号发生电路400可以响应于第一字线使能信号WL<1>_en和刷新信号Refresh来产生第一电压传送信号WL<1>_vt。例如，当刷新信号Refresh被禁止时，不管第一字线使能信号WL<1>_en如何，第一控制信号发生电路400将第一电压传送信号WL<1>_vt禁止。当刷新信号Refresh被使能时，第一控制信号发生电路400在第一字线使能信号WL<1>_en被禁止之前将第一电压传送信号WL<1>_vt使能，以及在第一字线使能信号WL<1>_en被禁止时将第一电压传送信号WL<1>_vt禁止。
第二控制信号发生电路500可以响应于第二字线使能信号WL<2>_en和刷新信号Refresh来产生第二电压传送信号WL<2>_vt。例如，当刷新信号Refresh被禁止时，不管第二字线使能信号WL<2>_en如何，第二控制信号发生电路500将第二电压传送信号WL<2>_vt禁止。当刷新信号Refresh被使能时，第二控制信号发生电路500在第二字线使能信号WL<2>_en被禁止之前将第二电压传送信号WL<2>_vt使能，以及在第二字线使能信号WL<2>_en被禁止时将第二电压传送信号WL<2>_vt禁止。
第三控制信号发生电路600可以响应于第三字线使能信号WL<3>_en和刷新信号Refresh来产生第三电压传送信号WL<3>_vt。例如，当刷新信号Refresh被禁止时，不管第三字线使能信号WL<3>_en如何，第三控制信号发生电路600将第三电压传送信号WL<3>_vt禁止。当刷新信号Refresh被使能时，第三控制信号发生电路600在第三字线使能信号WL<3>_en被禁止之前将第三电压传送信号WL<3>_vt使能，以及在第三字线使能信号WL<3>_en被禁止时将第三电压传送信号WL<3>_vt禁止。
当刷新信号Refresh被禁止时，相应的第一控制信号发生电路至第三控制信号发生电路400、500和600将第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt禁止。当刷新信号Refresh被使能时，相应的第一控制信号发生电路至第三控制信号发生电路400、500和600在字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的使能时段将电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt使能，以及在字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被禁止时将电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt禁止。
在一个实施例中，第一控制信号发生电路至第三控制信号发生电路400、500和600可以具有相同的配置，除了输入到其的信号和从其输出的信号不同之外。因此，描述第一控制信号发生电路400的配置，而省略对其余控制信号发生电路500和600的配置的描述。
图2示出了图1的半导体存储装置150的第一控制信号发生电路400。第一控制信号发生电路400可以包括延迟电路401、与非门ND和反相器IV。延迟电路401接收第一字线使能信号WL<1>_en并输出延迟信号D_s。与非门ND接收延迟信号D_s、第一字线使能信号WL<1>_en以及刷新信号Refresh。反相器IV接收与非门ND的输出信号并将其反相，并输出第一电压传送信号WL<1>_vt。
下面参考图2描述如上所述配置的第一控制信号发生电路400的操作。
当刷新信号Refresh被使能时，第一字线使能信号WL<1>_en经由延迟电路401被延迟并被输出为延迟信号D_s。经由与非门ND和反相器IV，第一字线使能信号WL<1>_en和延迟信号D_s的使能时段(高电平时段)彼此重叠的时段被输出为第一电压传送信号WL<1>_vt的使能时段。第一电压传送信号WL<1>_vt在比第一字线使能信号WL<1>_en的禁止时间更早的时间被使能，以及在第一字线使能信号WL<1>_en被禁止时被禁止。
如上所述，第二控制信号发生电路500和第三控制信号发生电路600可以以与第一控制信号发生电路400相同的方式配置。因此，在刷新信号Refresh被使能的情况下，第一控制信号发生电路至第三控制信号发生电路400、500和600的时序图可以如图3所示。
如图3所示，在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。例如，如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。第一电压传送信号WL<1>_vt在第一字线使能信号WL<1>_en被禁止之前被使能，以及在第一字线使能信号WL<1>_en被禁止时被禁止。第二电压传送信号WL<2>_vt在第二字线使能信号WL<2>_en被禁止之前被使能，以及在第二字线使能信号WL<2>_en被禁止时被禁止。第三电压传送信号WL<3>_vt在第三字线使能信号WL<3>_en被禁止之前被使能，以及在第三字线使能信号WL<3>_en被禁止时被禁止。
下面参考图1和图3描述根据一个实施例的半导体存储装置150的操作。
首先描述非刷新操作的操作，即，其中刷新信号Refresh被禁止。
如果刷新信号Refresh被禁止，则不管第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en如何，第一控制信号发生电路至第三控制信号发生电路400、500和600将第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt禁止。
响应于第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt的第二开关至第六开关103、201、203、301和303全部关断(打开)。也就是说，第二开关103和第三开关201将第一字线控制电路100与第二字线控制电路200电解耦。第四开关203和第五开关301将第二字线控制电路200与第三字线控制电路300电解耦。
如果刷新信号Refresh被禁止，则图1所示的第一字线控制电路至第三字线控制电路100、200和300彼此电解耦。
换言之，半导体存储装置150操作，使得：当不是刷新操作时，所有的字线控制电路被电解耦，并且仅字线控制电路中包括的驱动器将字线使能或禁止。
接下来描述刷新操作，即，其中刷新信号Refresh被使能的情况。
如果刷新信号Refresh被使能，则第一控制信号发生电路至第三控制信号发生电路400、500和600分别响应于第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en而产生第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt。如图3所示，在相应的第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被禁止之前，相应的第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt被使能。此外，当相应的第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被禁止时，相应的第一电压传送信号至第三电压传送信号WL<1>_vt、WL<2>_vt和WL<3>_vt被禁止。
下面参照图1描述半导体存储装置150的操作。
在刷新操作中，如图3所示，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。
如果第一字线使能信号WL<1>_en被使能，则第一驱动器102通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。第一电压传送信号WL<1>_vt在第一字线使能信号WL<1>_en被禁止之前被使能。
如果第一电压传送信号WL<1>_vt被使能，则第二开关103和第三开关201被导通，并且第一字线WL<1>与第二字线WL<2>被电耦接。被使能为驱动电压的电平的第一字线WL<1>的电荷被传送到第二字线WL<2>。
如果第一字线使能信号WL<1>_en被禁止，则第一电压传送信号WL<1>_vt被禁止，并且第一字线WL<1>与第二字线WL<2>被电解耦。如果第一字线使能信号WL<1>_en被禁止，则第一字线WL<1>被放电并被禁止。
当第一字线使能信号WL<1>_en被禁止时，第二字线使能信号WL<2>_en被使能。
如果第二字线使能信号WL<2>_en被使能，则第二驱动器202通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能。此时，第二字线WL<2>处于以下状态：将第一字线WL<1>使能的电荷在第一字线WL<1>被放电、即被禁止之前被传送到第二字线WL<2>。因此，减少了要用于第二驱动器202以将第二字线WL<2>使能的电流或功率。
在第二字线使能信号WL<2>_en被禁止之前，第二电压传送信号WL<2>_vt被使能。
即，借助于在第二字线WL<2>被放电之前被使能的第二电压传送信号WL<2>_vt，第四开关203和第五开关301被导通，并且第二字线WL<2>与第三字线WL<3>被电耦接。由于第二字线WL<2>与第三字线WL<3>在第二字线WL<2>被放电之前被电耦接，将第二字线WL<2>使能的电荷被传送至第三字线WL<3>。
如果第二字线WL<2>被禁止，则第二电压传送信号WL<2>_vt被禁止。如果第二电压传送信号WL<2>_vt被禁止，则第四开关203和第五开关301被关断，并且第二字线WL<2>与第三字线WL<3>被电解耦。此外，第二字线WL<2>被放电并被禁止。
当第二字线使能信号WL<2>_en被禁止时，第三字线使能信号WL<3>_en被使能。
如果第三字线使能信号WL<3>_en被使能，则第三驱动器302通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能。此时，第三字线WL<3>处于以下状态：将第二字线WL<2>使能的电荷在第二字线WL<2>被放电、即被禁止之前被传送到第三字线WL<3>。因此，减少了要用于第三驱动器302以将第三字线WL<3>使能的电流或功率。
以这种方式，在刷新操作期间，已将前一字线使能的电荷在所述前一字线被禁止之前被传送到下一字线。因此，可以减少否则会为了将下一字线使能而消耗的电流或功率。
如图4所示，根据另一实施例的半导体存储装置450可以包括：第一字线控制电路至第三字线控制电路100、200和300；第一电容器至第三电容器400、500和600；以及第一控制信号发生电路至第三控制信号发生电路700、800和900。
半导体存储装置450可以包括耦接到多个位线和多个字线的多个存储单元。例如，如图4所示，存储单元CELL被设置和耦接在第一位线至第三位线BL<1:3>与第一字线至第三字线WL<1:3>交叉之处。对于一个实施例，每个存储单元CELL可以包括一个晶体管和一个电容器。
响应于第一电压传送信号WL<1>_a，第一字线控制电路100可以在第一字线WL<1>被使能之前将第一电容器400与第一字线WL<1>电耦接或电解耦。根据第二电压传送信号WL<1>_b，第一字线控制电路100可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能，以及可以通过将第一字线WL<1>放电来将第一字线WL<1>禁止。响应于第三电压传送信号WL<1>_c，第一字线控制电路100可以在第一字线WL<1>被禁止之前将第二电容器500与第一字线WL<1>电耦接。
第一电容器400可以被耦接在第一字线控制电路100与前一字线控制电路(未示出)之间。第一电容器400具有如下的一端和另一端，所述一端耦接到与第一字线控制电路100和前一字线控制电路相耦接的线，所述另一端耦接到接地端子。
第一字线控制电路100可以包括第一开关101和第二开关103以及第一驱动器102。
第一开关101可以响应于第一电压传送信号WL<1>_a将第一字线WL<1>与前一字线控制电路电耦接或电解耦。此外，第一开关101可以响应于第一电压传送信号WL<1>_a将第一字线WL<1>与第一电容器400电耦接或电解耦。例如，当第一电压传送信号WL<1>_a被使能时，第一开关101将第一字线WL<1>与第一电容器400电耦接。当第一电压传送信号WL<1>_a被禁止时，第一开关101将第一字线WL<1>与第一电容器400电解耦。
第一驱动器102可以响应于第二电压传送信号WL<1>_b将第一字线WL<1>使能或禁止。例如，当第二电压传送信号WL<1>_b被使能时，第一驱动器102可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。当第二电压传送信号WL<1>_b被禁止时，第一驱动器102可以通过将第一字线WL<1>与接地端子耦接来将第一字线WL<1>禁止。
第二开关103可以响应于第三电压传送信号WL<1>_c将第一字线WL<1>与第二电容器500电耦接或电解耦。例如，当第三电压传送信号WL<1>_c被使能时，第二开关103将第一字线WL<1>与第二电容器500电耦接。当第三电压传送信号WL<1>_c被禁止时，第二开关103将第一字线WL<1>与第二电容器500电解耦。
响应于第四电压传送信号WL<2>_a，第二字线控制电路200可以在第二字线WL<2>被使能之前将第二电容器500与第二字线WL<2>电耦接或电解耦。根据第五电压传送信号WL<2>_b，第二字线控制电路200可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能，以及可以通过将第二字线WL<2>放电来将第二字线WL<2>禁止。响应于第六电压传送信号WL<2>_c，第二字线控制电路200可以在第二字线WL<2>被禁止之前将第三电容器600与第二字线WL<2>电耦接。
第二电容器500可以耦接在第二字线控制电路200与前一字线控制电路(第一字线控制电路100)之间。第二电容器500具有如下的一端和另一端，所述一端耦接到与第一字线控制电路100和第二字线控制电路200相耦接的线，所述另一端耦接到接地端子。
第二字线控制电路200可以包括第三开关201和第四开关203以及第二驱动器202。第三开关201可以响应于第四电压传送信号WL<2>_a将第二电容器500与第二字线WL<2>电耦接或者将第二电容器500从第二字线WL<2>电解耦。例如，当第四电压传送信号WL<2>_a被使能时，第三开关201将第二字线WL<2>与第二电容器500电耦接。当第四电压传送信号WL<2>_a被禁止时，第三开关201将第二字线WL<2>与第二电容器500电解耦。
第二驱动器202可以响应于第五电压传送信号WL<2>_b来将第二字线WL<2>使能或禁止。例如，当第五电压传送信号WL<2>_b被使能时，第二驱动器202可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能。当第五电压传送信号WL<2>_b被禁止时，第二驱动器202可以通过将第二字线WL<2>与接地端子耦接来将第二字线WL<2>禁止。
第四开关203可以响应于第六电压传送信号WL<2>_c将第二字线WL<2>与第三电容器600电耦接或电解耦。例如，当第六电压传送信号WL<2>_c被使能时，第四开关203将第二字线WL<2>与第三电容器600电耦接。当第六电压传送信号WL<2>_c被禁止时，第四开关203将第二字线WL<2>与第三电容器600电解耦。
响应于第七电压传送信号WL<3>_a，第三字线控制电路300可以在第三字线WL<3>被使能之前将第三电容器600与第三字线WL<3>电耦接或电解耦。根据第八电压传送信号WL<3>_b，第三字线控制电路300可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能，以及可以通过将第三字线WL<3>放电来将第三字线WL<3>禁止。响应于第九电压传送信号WL<3>_c，第三字线控制电路300可以在第三字线WL<3>被禁止之前将下一电容器(未示出)与第三字线WL<3>电耦接。
第三电容器600可以耦接在第三字线控制电路300与前一字线控制电路(第二字线控制电路200)之间。第三电容器600具有如下的一端和另一端，所述一端耦接到与第二字线控制电路200和第三字线控制电路300相耦接的线，所述另一端耦接到接地端子。
第三字线控制电路300可以包括第五开关301和第六开关303以及第三驱动器302。第五开关301可以响应于第七电压传送信号WL<3>_a将第三电容器600与第三字线WL<3>电耦接或将第三电容器600从第三字线WL<3>电解耦。例如，当第七电压传送信号WL<3>_a被使能时，第五开关301将第三字线WL<3>与第三电容器600电耦接。当第七电压传送信号WL<3>_a被禁止时，第五开关301将第三字线WL<3>与第三电容器600电解耦。
第三驱动器302可以响应于第八电压传送信号WL<3>_b将第三字线WL<3>使能或禁止。例如，当第八电压传送信号WL<3>_b被使能时，第三驱动器302可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能。当第八电压传送信号WL<3>_b被禁止时，第三驱动器302可以通过将第三字线WL<3>与接地端子耦接来将第三字线WL<3>禁止。
第六开关303可以响应于第九电压传送信号WL<3>_c将第三字线WL<3>与下一电容器电耦接或电解耦。例如，当第九电压传送信号WL<3>_c被使能时，第六开关303将第三字线WL<3>与下一电容器电耦接。当第九电压传送信号WL<3>_c被禁止时，第六开关303将第三字线WL<3>与下一电容器电解耦。
第一控制信号发生电路700可以响应于第一字线使能信号WL<1>_en和刷新信号Refresh来产生第一电压传送信号至第三电压传送信号WL<1>_a、WL<1>_b和WL<1>_c。例如，当刷新信号Refresh被禁止时，不管第一字线使能信号WL<1>_en如何，第一控制信号发生电路700将第一电压传送信号WL<1>_a和第三电压传送信号WL<1>_c禁止，并且将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。当刷新信号Refresh和第一字线使能信号WL<1>_en被使能时，第一控制信号发生电路700将第一电压传送信号WL<1>_a使能一预定时间，在第一电压传送信号WL<1>_a被禁止时将第二电压传送信号WL<1>_b使能，以及在第一字线使能信号WL<1>_en被禁止之前将第三电压传送信号WL<1>_c使能。在刷新信号Refresh被使能的情况下，如果第一字线使能信号WL<1>_en被禁止，则第一控制信号发生电路700将第二电压传送信号WL<1>_b和第三电压传送信号WL<1>_c禁止。
本文中关于参数所使用的“预定”一词、诸如预定时间段，是指参数的值在参数被用在过程或算法中之前被确定。对于一些实施例，参数的值在过程或算法开始之前被确定。在其他实施例中，参数的值在过程或算法期间、但在参数被用在过程或算法中之前被确定。
第二控制信号发生电路800可以响应于第二字线使能信号WL<2>_en和刷新信号Refresh来产生第四电压传送信号至第六电压传送信号WL<2>_a、WL<2>_b和WL<2>_c。例如，当刷新信号Refresh被禁止时，不管第二字线使能信号WL<2>_en如何，第二控制信号发生电路800将第四电压传送信号WL<2>_a和第六电压传送信号WL<2>_c禁止，并且将第二字线使能信号WL<2>_en输出为第五电压传送信号WL<2>_b。如果刷新信号Refresh被使能，则第二控制信号发生电路800响应于第二字线使能信号WL<2>_en来产生第四电压传送信号至第六电压传送信号WL<2>_a、WL<2>_b和WL<2>_c。例如，当第二字线使能信号WL<2>_en被使能时，第二控制信号发生电路800将第四电压传送信号WL<2>_a使能，在第四电压传送信号WL<2>_a被禁止时将第五电压传送信号WL<2>_b使能，以及在第二字线使能信号WL<2>_en被禁止之前将第六电压传送信号WL<2>_c使能。在刷新信号Refresh被使能的情况下，如果第二字线使能信号WL<2>_en被禁止，则第二控制信号发生电路800将第五电压传送信号WL<2>_b和第六电压传送信号WL<2>_c禁止。
第三控制信号发生电路900可以响应于第三字线使能信号WL<3>_en和刷新信号Refresh来产生第七电压传送信号至第九电压传送信号WL<3>_a、WL<3>_b和WL<3>_c。例如，当刷新信号Refresh被禁止时，不管第三字线使能信号WL<3>_en如何，第三控制信号发生电路900将第七电压传送信号WL<3>_a和第九电压传送信号WL<3>_c禁止，并且将第三字线使能信号WL<3>_en输出为第八电压传送信号WL<3>_b。如果刷新信号Refresh被使能，则第三控制信号发生电路900响应于第三字线使能信号WL<3>_en来产生第七电压传送信号至第九电压传送信号WL<3>_a、WL<3>_b和WL<3>_c。例如，当第三字线使能信号WL<3>_en被使能时，第三控制信号发生电路900将第七电压传送信号WL<3>_a使能，在第七电压传送信号WL<3>_a被禁止时将第八电压传送信号WL<3>_b使能，以及在第三字线使能信号WL<3>_en被禁止之前将第九电压传送信号WL<3>_c使能。在刷新信号Refresh被使能的情况下，如果第三字线使能信号WL<3>_en被禁止，则第三控制信号发生电路900将第八电压传送信号WL<3>_b和第九电压传送信号WL<3>_c禁止。
如果刷新信号Refresh被禁止，则相应的第一控制信号发生电路至第三控制信号发生电路700、800和900分别将第一电压传送信号WL<1>_a和第三电压传送信号WL<1>_c、第四电压传送信号WL<2>_a和第六电压传送信号WL<2>_c、以及第七电压传送信号WL<3>_a和第九电压传送信号WL<3>_c禁止，并且分别将第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en输出为第二电压传送信号WL<1>_b、第五电压传送信号WL<2>_b、和第八电压传送信号WL<3>_b。如果刷新信号Refresh被使能，则相应的第一控制信号发生电路至第三控制信号发生电路700、800和900产生电压传送信号WL<1>_a、WL<1>_b、WL<1>_c、WL<2>_a、WL<2>_b、WL<2>_c、WL<3>_a、WL<3>_b和WL<3>_c，它们在字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的使能时段被依次使能。
对于一个实施例，第一控制信号发生电路至第三控制信号发生电路700、800和900具有相同的配置，除了输入到其的信号和从其输出的信号不同之外。因此，描述第一控制信号发生电路700的配置，而省略对其余控制信号发生电路800和900的配置的描述。
如图5所示，第一控制信号发生电路700可以包括：第一延迟电路701和第二延迟电路702；第一与非门至第三与非门ND1、ND2和ND3；第一反相器至第四反相器IV1、IV2、IV3和IV4；以及多路复用器703。第一延迟电路701将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路702将第一信号A_s延迟并输出第二信号B_s。第一与非门ND1接收第一字线使能信号WL<1>_en、第二信号B_s和刷新信号Refresh。第一反相器IV1接收第一与非门ND1的输出信号，并输出第三电压传送信号WL<1>_c。第二反相器IV2接收第一信号A_s。第二与非门ND2接收第一字线使能信号WL<1>_en、第二反相器IV2的输出信号和刷新信号Refresh。第三反相器IV3接收第二与非门ND2的输出信号并输出第一电压传送信号WL<1>_a。第三与非门ND3接收第一信号A_s、第一字线使能信号WL<1>_en和刷新信号Refresh。第四反相器IV4接收第三与非门ND3的输出信号。响应于刷新信号Refresh，多路复用器703将第四反相器IV4的输出信号和第一字线使能信号WL<1>_en中的一个输出为第二电压传送信号WL<1>_b。例如，如果刷新信号Refresh被禁止，则多路复用器703将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。如果刷新信号Refresh被使能，则多路复用器703将第四反相器IV4的输出信号输出为第二电压传送信号WL<1>_b。
下面描述在刷新信号Refresh被禁止的情况下、如上所述配置的第一控制信号发生电路700的操作。
在刷新信号Refresh被禁止的情况下，多路复用器703将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。在刷新信号Refresh被禁止的情况下，不管第一字线使能信号WL<1>_en如何，第一电压传送信号WL<1>_a和第三电压传送信号WL<1>_c被禁止。
下面参考图5的时序图描述在刷新信号Refresh被使能的情况下第一控制信号发生电路700的操作。
第一延迟电路701将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路702将第一信号A_s延迟并输出第二信号B_s。在刷新信号Refresh被使能的情况下，第一与非门ND1与第一反相器IV1的组合仅在第二信号B_s和第一字线使能信号WL<1>_en二者都处于高电平的时段输出高电平的第三电压传送信号WL<1>_c。在刷新信号Refresh被使能的情况下，第二与非门ND2与第三反相器IV3的组合仅在第一信号A_s处于低电平而第一字线使能信号WL<1>_en处于高电平的时段输出高电平的第一电压传送信号WL<1>_a。在刷新信号Refresh被使能的情况下，第三与非门ND3与第四反相器IV4的组合在第一信号A_s和第一字线使能信号WL<1>_en二者都处于高电平的时段经由多路复用器703将第二电压传送信号WL<1>_b输出为高电平信号。
因此，如果刷新信号Refresh被使能，则第一控制信号发生电路700产生第一电压传送信号至第三电压传送信号WL<1>_a、WL<1>_b和WL<1>_c，它们在第一字线使能信号WL<1>_en的使能时段被依次使能。具体地，第一电压传送信号WL<1>_a在第一字线使能信号WL<1>_en被使能时被使能，并且具有与第一延迟电路701的延迟时间相对应的长度的使能时段。第二电压传送信号WL<1>_b在第一电压传送信号WL<1>_a被禁止时被使能，以及在第一字线使能信号WL<1>_en被禁止时被禁止。第三电压传送信号WL<1>_c在第一字线使能信号WL<1>_en被禁止之前被使能，以及在第一字线使能信号WL<1>_en被禁止时被禁止。
对于一个实施例，第二控制信号发生电路800和第三控制信号发生电路900以与第一控制信号发生电路700相同的方式配置。因此，在刷新信号Refresh被使能的情况下第一控制信号发生电路至第三控制信号发生电路700、800和900的时序图如图6所示。
在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。例如，如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
在第一字线使能信号WL<1>_en的使能时段，第一电压传送信号至第三电压传送信号WL<1>_a、WL<1>_b和WL<1>_c被依次使能。具体地，当第一字线使能信号WL<1>_en被使能时，第一电压传送信号WL<1>_a被使能。当第一电压传送信号WL<1>_a被禁止时，第二电压传送信号WL<1>_b被使能。在第一字线使能信号WL<1>_en被禁止之前，第三电压传送信号WL<1>_c被使能。当第一字线使能信号WL<1>_en被禁止时，第二电压传送信号WL<1>_b和第三电压传送信号WL<1>_c被禁止。
在第二字线使能信号WL<2>_en的使能时段，第四电压传送信号至第六电压传送信号WL<2>_a、WL<2>_b和WL<2>_c被依次使能。具体地，当第二字线使能信号WL<2>_en被使能时，第四电压传送信号WL<2>_a被使能。当第四电压传送信号WL<2>_a被禁止时，第五电压传送信号WL<2>_b被使能。在第二字线使能信号WL<2>_en被禁止之前，第六电压传送信号WL<2>_c被使能。当第二字线使能信号WL<2>_en被禁止时，第五电压传送信号WL<2>_b和第六电压传送信号WL<2>_c被禁止。
在第三字线使能信号WL<3>_en的使能时段，第七电压传送信号至第九电压传送信号WL<3>_a、WL<3>_b和WL<3>_c被依次使能。具体地，当第三字线使能信号WL<3>_en被使能时，第七电压传送信号WL<3>_a被使能。当第七电压传送信号WL<3>_a被禁止时，第八电压传送信号WL<3>_b被使能。在第三字线使能信号WL<3>_en被禁止之前，第九电压传送信号WL<3>_c被使能。当第三字线使能信号WL<3>_en被禁止时，第八电压传送信号WL<3>_b和第九电压传送信号WL<3>_c被禁止。
下面参考图4和图6描述根据一个实施例的半导体存储装置450的操作。
如图6所示，在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。此外，在第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的相应的使能时段，第一电压传送信号至第九电压传送信号WL<1>_a、WL<1>_b、WL<1>_c、WL<2>_a、WL<2>_b、WL<2>_c、WL<3>_a、WL<3>_b和WL<3>_c被依次使能。
在第一电压传送信号WL<1>_a的使能时段期间，第一字线WL<1>与第一电容器400经由第一开关101而电耦接。如果第一字线WL<1>与第一电容器400耦接，则被充电在第一电容器400中的电荷被传送到第一字线WL<1>。第一电容器400在前一字线(未示出)被禁止之前被充电。
如果第二电压传送信号WL<1>_b被使能，则第一驱动器102通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。
如果第三电压传送信号WL<1>_c被使能，则第一字线WL<1>与第二电容器500经由第二开关103而耦接。与被使能的第一字线WL<1>耦接的第二电容器500被充电。
如果第一字线使能信号WL<1>_en被禁止，则第二电压传送信号WL<1>_b和第三电压传送信号WL<1>_c被禁止。如果第二电压传送信号WL<1>_b被禁止，则第一字线WL<1>被放电并被禁止。如果第三电压传送信号WL<1>_c被禁止，则第一字线WL<1>与第二电容器500被电解耦。
如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。
如果第二字线使能信号WL<2>_en被使能，则第四电压传送信号WL<2>_a被使能。
在第四电压传送信号WL<2>_a被使能的时段期间，第二字线WL<2>经由第三开关201与第二电容器500电耦接。被充电在第二电容器500中的电荷被传送到第二字线WL<2>。
如果第四电压传送信号WL<2>_a被禁止，则第二字线WL<2>与第二电容器500被电解耦。如果第四电压传送信号WL<2>_a被禁止，则第五电压传送信号WL<2>_b被使能。
如果第五电压传送信号WL<2>_b被使能，则第二字线WL<2>经由第二驱动器202被施加驱动电压，并且被使能。
在第二字线使能信号WL<2>_en被禁止之前，第六电压传送信号WL<2>_c被使能。如果第六电压传送信号WL<2>_c被使能，则第二字线WL<2>与第三电容器600经由第四开关203而电耦接。如果第二字线WL<2>与第三电容器600耦接，则已将第二字线WL<2>使能的电荷被传送到第三电容器600，从而，第三电容器600被充电。
如果第二字线使能信号WL<2>_en被禁止，则第五电压传送信号WL<2>_b和第六电压传送信号WL<2>_c被禁止。
如果第五电压传送信号WL<2>_b被禁止，则第二字线WL<2>被禁止。如果第六电压传送信号WL<2>_c被禁止，则第二字线WL<2>与第三电容器600被电解耦。
如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
如果第三字线使能信号WL<3>_en被使能，则第七电压传送信号WL<3>_a被使能。在第七电压传送信号WL<3>_a被使能的时段期间，第三字线WL<3>与第三电容器600经由第五开关301而耦接。如果第三字线WL<3>与第三电容器600耦接，则被充电在第三电容器600中的电荷被传送到第三字线WL<3>。
如果第七电压传送信号WL<3>_a被禁止，则第八电压传送信号WL<3>_b被使能。
如果第八电压传送信号WL<3>_b被使能，则驱动电压经由第三驱动器302被施加到第三字线WL<3>，并且被施加驱动电压的第三字线WL<3>被使能。
在第三字线使能信号WL<3>_en被禁止之前，第九电压传送信号WL<3>_c被使能。
如果第九电压传送信号WL<3>_c被使能，则第三字线WL<3>与下一电容器经由第六开关303而耦接。由于已将第三字线WL<3>使能的电荷被传送到所耦接的电容器，该电容器被充电。
如果第三字线使能信号WL<3>_en被禁止，则第八电压传送信号WL<3>_b和第九电压传送信号WL<3>_c被禁止。如果第八电压传送信号WL<3>_b被禁止，则第三字线WL<3>被放电并被禁止。如果第九电压传送信号WL<3>_c被禁止，则第三字线WL<3>与下一电容器被电解耦。
以这种方式，在根据一个实施例的半导体存储装置450中，在字线被依次使能的刷新操作中，将字线使能的电荷被传送到电容器，并且在使能的字线被禁止之前对电容器充电。此外，由于电容器的电荷被传送到要被使能的字线，可以减少否则会在该字线被使能时消耗的电流或功率。
如图7所示，根据另一实施例的半导体存储装置750可以包括：第一字线控制电路至第三字线控制电路100、200和300；电容器400；以及第一控制信号发生电路至第三控制信号发生电路500、600和700。
半导体存储装置750可以包括耦接到多个位线和多个字线的多个存储单元。例如，如图7所示，存储单元CELL被设置和耦接在第一位线至第三位线BL<1:3>与第一字线至第三字线WL<1:3>交叉之处。对于一个实施例，每个存储单元CELL可以包括一个晶体管和一个电容器。
第一字线控制电路100可以响应于第一电压传送信号WL<1>_a将电容器400与第一字线WL<1>电耦接或电解耦。根据第二电压传送信号WL<1>_b，第一字线控制电路100可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能，以及可以通过将第一字线WL<1>放电来将第一字线WL<1>禁止。
电容器400可以与第一字线控制电路至第三字线控制电路100、200和300共同耦接。电容器400具有与第一字线控制电路至第三字线控制电路100、200和300共同耦接的一端。电容器400的另一端耦接到接地端子。
第一字线控制电路100可以包括第一开关101和第一驱动器102。
第一开关101可以响应于第一电压传送信号WL<1>_a将第一字线WL<1>与电容器400电耦接或电解耦。例如，当第一电压传送信号WL<1>_a被使能时，第一开关101将第一字线WL<1>与电容器400电耦接。当第一电压传送信号WL<1>_a被禁止时，第一开关101将第一字线WL<1>与电容器400电解耦。
第一驱动器102可以响应于第二电压传送信号WL<1>_b将第一字线WL<1>使能或禁止。例如，当第二电压传送信号WL<1>_b被使能时，第一驱动器102可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。当第二电压传送信号WL<1>_b被禁止时，第一驱动器102可以通过将第一字线WL<1>与接地端子耦接来将第一字线WL<1>禁止。
第二字线控制电路200可以响应于第三电压传送信号WL<2>_a将电容器400与第二字线WL<2>电耦接或电解耦。根据第四电压传送信号WL<2>_b，第二字线控制电路200可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能，以及可以通过将第二字线WL<2>放电来将第二字线WL<2>禁止。
第二字线控制电路200可以包括第二开关201和第二驱动器202。第二开关201可以响应于第三电压传送信号WL<2>_a将电容器400与第二字线WL<2>电耦接或者将电容器400从第二字线WL<2>电解耦。例如，当第三电压传送信号WL<2>_a被使能时，第二开关201将第二字线WL<2>与电容器400电耦接。当第三电压传送信号WL<2>_a被禁止时，第二开关201将第二字线WL<2>与电容器400电解耦。
第二驱动器202可以响应于第四电压传送信号WL<2>_b将第二字线WL<2>使能或禁止。例如，当第四电压传送信号WL<2>_b被使能时，第二驱动器202可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能。当第四电压传送信号WL<2>_b被禁止时，第二驱动器202可以通过将第二字线WL<2>与接地端子耦接来将第二字线WL<2>禁止。
第三字线控制电路300可以响应于第五电压传送信号WL<3>_a将电容器400与第三字线WL<3>电耦接或电解耦。根据第六电压传送信号WL<3>_b，第三字线控制电路300可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能，以及可以通过将第三字线WL<3>放电来将第三字线WL<3>禁止。
第三字线控制电路300可以包括第三开关301和第三驱动器302。第三开关301可以响应于第五电压传送信号WL<3>_a将电容器400与第三字线WL<3>电耦接或将电容器400从第三字线WL<3>电解耦。例如，当第五电压传送信号WL<3>_a被使能时，第三开关301将第三字线WL<3>与电容器400电耦接。当第五电压传送信号WL<3>_a被禁止时，第三开关301将第三字线WL<3>与电容器400电解耦。
第三驱动器302可以响应于第六电压传送信号WL<3>_b将第三字线WL<3使能或禁止。例如，当第六电压传送信号WL<3>_b被使能时，第三驱动器302可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能。当第六电压传送信号WL<3>_b被禁止时，第三驱动器302可以通过将第三字线WL<3>与接地端子耦接来将第三字线WL<3>禁止。
第一控制信号发生电路500可以响应于第一字线使能信号WL<1>_en和刷新信号Refresh来产生第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b。例如，当刷新信号Refresh被禁止时，不管第一字线使能信号WL<1>_en如何，第一控制信号发生电路500将第一电压传送信号WL<1>_a禁止，并且将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。当刷新信号Refresh和第一字线使能信号WL<1>_en被使能时，第一控制信号发生电路500将第一电压传送信号WL<1>_a使能，在第一电压传送信号WL<1>_a被禁止时将第二电压传送信号WL<1>_b使能，以及在第一字线使能信号WL<1>_en被禁止之前再次将第一电压传送信号WL<1>_a使能。在刷新信号Refresh被使能的情况下，如果第一字线使能信号WL<1>_en被禁止，则第一控制信号发生电路500将第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b禁止。
第二控制信号发生电路600可以响应于第二字线使能信号WL<2>_en和刷新信号Refresh来产生第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b。例如，当刷新信号Refresh被禁止时，不管第二字线使能信号WL<2>_en如何，第二控制信号发生电路600将第三电压传送信号WL<2>_a禁止，并且将第二字线使能信号WL<2>_en输出为第四电压传送信号WL<2>_b。如果刷新信号Refresh被使能，则第二控制信号发生电路600响应于第二字线使能信号WL<2>_en来产生第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b。例如，当第二字线使能信号WL<2>_en被使能时，第二控制信号发生电路600将第三电压传送信号WL<2>_a使能，在第三电压传送信号WL<2>_a被禁止时将第四电压传送信号WL<2>_b使能，以及在第二字线使能信号WL<2>_en被禁止之前再次将第三电压传送信号WL<2>_a使能。在刷新信号Refresh被使能的情况下，如果第二字线使能信号WL<2>_en被禁止，则第二控制信号发生电路600将第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b禁止。
第三控制信号发生电路700可以响应于第三字线使能信号WL<3>_en和刷新信号Refresh来产生第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b。例如，当刷新信号Refresh被禁止时，不管第三字线使能信号WL<3>_en如何，第三控制信号发生电路700将第五电压传送信号WL<3>_a禁止，并且将第三字线使能信号WL<3>_en输出为第六电压传送信号WL<3>_b。如果刷新信号Refresh被使能，则第三控制信号发生电路700响应于第三字线使能信号WL<3>_en来产生第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b。例如，当第三字线使能信号WL<3>_en被使能时，第三控制信号发生电路700将第五电压传送信号WL<3>_a使能，在第五电压传送信号WL<3>_a被禁止时将第六电压传送信号WL<3>_b使能，以及在第三字线使能信号WL<3>_en被禁止之前再次将第五电压传送信号WL<3>_a使能。在刷新信号Refresh被使能的情况下，如果第三字线使能信号WL<3>_en被禁止，则第三控制信号发生电路700将第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b禁止。
如果刷新信号Refresh被禁止，则相应的第一控制信号发生电路至第三控制信号发生电路500、600和700分别将第一电压传送信号WL<1>_a、第三电压传送信号WL<2>_a和第五电压传送信号WL<3>_a禁止，并分别将第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en输出为第二电压传送信号WL<1>_b、第四电压传送信号WL<2>_b和第六电压传送信号WL<3>_b。
如果刷新信号Refresh被使能，则相应的第一控制信号发生电路至第三控制信号发生电路500、600和700产生电压传送信号WL<1>_a、WL<1>_b、WL<2>_a、WL<2>_b、WL<3>_a和WL<3>_b，它们在字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的使能时段被依次使能。
对于一个实施例，除了输入到第一控制信号发生电路至第三控制信号发生电路500、600和700的信号和/或从第一控制信号发生电路至第三控制信号发生电路500、600和700输出的信号不同之外，第一控制信号发生电路至第三控制信号发生电路500、600和700具有相同的配置。因此，描述第一控制信号发生电路500的配置，而省略对于第二控制信号发生电路600和第三控制信号发生电路700的配置的描述。
如图8所示，第一控制信号发生电路500可以包括第一延迟电路501和第二延迟电路502；第一与非门至第三与非门ND1、ND2和ND3；第一反相器至第三反相器IV1、IV2和IV3；以及多路复用器503。第一延迟电路501将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路502将第一信号A_s延迟并将输出信号输出。第一反相器IV1将第二延迟电路502的输出信号反相并输出第二信号B_s。第一与非门ND1接收第一信号A_s和第二信号B_s并输出第三信号C_s。第二与非门ND2接收第三信号C_s、第一字线使能信号WL<1>_en和刷新信号Refresh。第二反相器IV2接收第二与非门ND2的输出信号，并输出第一电压传送信号WL<1>_a。第三与非门ND3接收第一信号A_s和第一字线使能信号WL<1>_en。第三反相器IV3接收第三与非门ND3的输出信号。多路复用器503响应于刷新信号Refresh将第三反相器IV3的输出信号和第一字线使能信号WL<1>_en中的一个输出为第二电压传送信号WL<1>_b。例如，如果刷新信号Refresh被禁止，则多路复用器503将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。如果刷新信号Refresh被使能，则多路复用器503将第三反相器IV3的输出信号输出为第二电压传送信号WL<1>_b。
下面描述在刷新信号Refresh被禁止的情况下、如上所述配置的第一控制信号发生电路500的操作。
在刷新信号Refresh被禁止的情况下，多路复用器503将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。在刷新信号Refresh被禁止的情况下，不管第一字线使能信号WL<1>_en如何，第一电压传送信号WL<1>_a被禁止。
下面参考图8的时序图描述在刷新信号Refresh被使能的情况下第一控制信号发生电路500的操作。
第一延迟电路501将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路502与第一反相器IV1的组合将第一信号A_s反相并延迟、并且输出第二信号B_s。在刷新信号Refresh被使能的情况下，第一与非门ND1仅在第一信号A_s和第二信号B_s二者都处于高电平的时段输出低电平的第三信号C_s。在刷新信号Refresh被使能的情况下，第二与非门ND2与第二反相器IV2的组合仅在第三信号C_s和第一字线使能信号WL<1>_en二者都处于高电平的时段输出高电平的第一电压传送信号WL<1>_a。在刷新信号Refresh被使能的情况下，第三与非门ND3、第三反相器IV3与多路复用器503的组合在第一信号A_s和第一字线使能信号WL<1>_en二者都处于高电平的时段输出高电平的第二电压传送信号WL<1>_b。
因此，如果刷新信号Refresh被使能，则第一控制信号发生电路500产生第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b，它们在第一字线使能信号WL<1>_en的使能时段被依次使能。具体地，当第一字线使能信号WL<1>_en被使能时，第一电压传送信号WL<1>_a被使能。当第一电压传送信号WL<1>_a被禁止时，第二电压传送信号WL<1>_b被使能。第一电压传送信号WL<1>_a在第一字线使能信号WL<1>_en被禁止之前再次被使能。当第一字线使能信号WL<1>_en被禁止时，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。
对于一个实施例，第二控制信号发生电路600和第三控制信号发生电路700以与第一控制信号发生电路500相同的方式配置。因此，在刷新信号Refresh被使能的情况下第一控制信号发生电路至第三控制信号发生电路500、600和700的时序图如图9所示。
在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。例如，如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
在第一字线使能信号WL<1>_en的使能时段，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被依次使能。具体地，当第一字线使能信号WL<1>_en被使能时，第一电压传送信号WL<1>_a被使能。当第一电压传送信号WL<1>_a被禁止时，第二电压传送信号WL<1>_b被使能。第一电压传送信号WL<1>_a在第一字线使能信号WL<1>_en被禁止之前再次被使能。当第一字线使能信号WL<1>_en被禁止时，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。
在第二字线使能信号WL<2>_en的使能时段，第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被依次使能。具体地，当第二字线使能信号WL<2>_en被使能时，第三电压传送信号WL<2>_a被使能。当第三电压传送信号WL<2>_a被禁止时，第四电压传送信号WL<2>_b被使能。第三电压传送信号WL<2>_a在第二字线使能信号WL<2>_en被禁止之前再次被使能。当第二字线使能信号WL<2>_en被禁止时，第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被禁止。
在第三字线使能信号WL<3>_en的使能时段，第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b被依次使能。具体地，当第三字线使能信号WL<3>_en被使能时，第五电压传送信号WL<3>_a被使能。当第五电压传送信号WL<3>_a被禁止时，第六电压传送信号WL<3>_b被使能。第五电压传送信号WL<3>_a在第三字线使能信号WL<3>_en被禁止之前再次被使能。当第三字线使能信号WL<3>_en被禁止时，第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b被禁止。
下面参考图7和图9描述根据一个实施例的半导体存储装置750的操作。
如图9所示，在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。此外，在第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的相应使能时段，第一电压传送信号至第六电压传送信号WL<1>_a、WL<1>_b、WL<2>_a、WL<2>_b、WL<3>_a和WL<3>_b被依次使能。
在第一电压传送信号WL<1>_a的使能时段期间，第一字线WL<1>与电容器400通过第一开关101而电耦接。如果第一字线WL<1>与电容器400耦接，则被充电在电容器400中的电荷被传送到第一字线WL<1>。
如果第二电压传送信号WL<1>_b被使能，则第一驱动器102通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。
当第一电压传送信号WL<1>_a再次被使能时，第一字线WL<1>与电容器400通过第一开关101而耦接。与被使能的第一字线WL<1>耦接的电容器400被充电。
如果第一字线使能信号WL<1>_en被禁止，则第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。如果第二电压传送信号WL<1>_b被禁止，则第一字线WL<1>被放电并被禁止。如果第一电压传送信号WL<1>_a被禁止，则第一字线WL<1>与电容器400被电解耦。
如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。
如果第二字线使能信号WL<2>_en被使能，则第三电压传送信号WL<2>_a被使能。
在第三电压传送信号WL<2>_a被使能的时段期间，第二字线WL<2>通过第二开关201与电容器400电耦接。被充电在电容器400中的电荷被传送到第二字线WL<2>。
如果第三电压传送信号WL<2>_a被禁止，则第二字线WL<2>与电容器400被电解耦。如果第三电压传送信号WL<2>_a被禁止，则第四电压传送信号WL<2>_b被使能。
如果第四电压传送信号WL<2>_b被使能，则第二字线WL<2>经由第二驱动器202被施加驱动电压、并且被使能。
第三电压传送信号WL<2>_a在第二字线使能信号WL<2>_en被禁止之前再次被使能。
当第三电压传送信号WL<2>_a再次被使能时，第二字线WL<2>与电容器400通过第二开关201而电耦接。如果第二字线WL<2>与电容器400耦接，则已将第二字线WL<2>使能的电荷被传送到电容器400，从而电容器400被充电。
如果第二字线使能信号WL<2>_en被禁止，则第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被禁止。
如果第四电压传送信号WL<2>_b被禁止，则第二字线WL<2>被禁止。如果第三电压传送信号WL<2>_a被禁止，则第二字线WL<2>与电容器400被电解耦。
如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
如果第三字线使能信号WL<3>_en被使能，则第五电压传送信号WL<3>_a被使能。在第五电压传送信号WL<3>_a被使能的时段期间，第三字线WL<3>与电容器400通过第三开关301而耦接。如果第三字线WL<3>与电容器400耦接，则被充电在电容器400中的电荷被传送到第三字线WL<3>。
如果第五电压传送信号WL<3>_a被禁止，则第六电压传送信号WL<3>_b被使能。
如果第六电压传送信号WL<3>_b被使能，则驱动电压通过第三驱动器302被施加到第三字线WL<3>，并且被施加驱动电压的第三字线WL<3>被使能。
第五电压传送信号WL<3>_a在第三字线使能信号WL<3>_en被禁止之前再次被使能。
当第五电压传送信号WL<3>_a再次被使能时，第三字线WL<3>与电容器400通过第三开关301而耦接。由于已将第三字线WL<3>使能的电荷被传送到电容器400，电容器400被充电。
如果第三字线使能信号WL<3>_en被禁止，则第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b被禁止。如果第六电压传送信号WL<3>_b被禁止，则第三字线WL<3>被放电并被禁止。如果第五电压传送信号WL<3>_a被禁止，则第三字线WL<3>与电容器400被电解耦。
以此方式，在根据一个实施例的半导体存储装置750中，在字线被依次使能的刷新操作中，将字线使能的电荷在使能的字线被禁止之前被传送到电容器并且对电容器充电。此外，由于电容器的电荷被传送到要被使能的字线，可以减少否则会在该字线被使能时消耗的电流或功率。
如图10所示，根据另一实施例的半导体存储装置1050可以包括：第一字线控制电路至第三字线控制电路100、200和300；第一电容器至第三电容器400、500和600；以及第一控制信号发生电路至第三控制信号发生电路700、800和900。
半导体存储装置1050可以包括耦接到多个位线和多个字线的多个存储单元。例如，如图10所示，存储单元CELL被设置和耦接在第一位线至第三位线BL<1:3>与第一字线至第三字线WL<1:3>交叉之处。对于一个实施例，每个存储单元CELL可以包括一个晶体管和一个电容器。
第一字线控制电路100可以响应于第一电压传送信号WL<1>_a将第一电容器400与第一字线WL<1>电耦接或电解耦。根据第二电压传送信号WL<1>_b，第一字线控制电路100可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能，以及可以通过将第一字线WL<1>放电来将第一字线WL<1>禁止。
第一电容器400可以与第一字线控制电路100耦接。第一电容器400具有与第一字线控制电路100耦接的一端以及与接地端子耦接的另一端。
第一字线控制电路100可以包括第一开关101和第一驱动器102。
第一开关101可以响应于第一电压传送信号WL<1>_a将第一字线WL<1>与第一电容器400电耦接或电解耦。例如，当第一电压传送信号WL<1>_a被使能时，第一开关101将第一字线WL<1>与第一电容器400电耦接。当第一电压传送信号WL<1>_a被禁止时，第一开关101将第一字线WL<1>与第一电容器400电解耦。
第一驱动器102可以响应于第二电压传送信号WL<1>_b将第一字线WL<1>使能或禁止。例如，当第二电压传送信号WL<1>_b被使能时，第一驱动器102可以通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。当第二电压传送信号WL<1>_b被禁止时，第一驱动器102可以通过将第一字线WL<1>与接地端子耦接来将第一字线WL<1>禁止。
第二字线控制电路200可以响应于第三电压传送信号WL<2>_a将第二电容器500与第二字线WL<2>电耦接或电解耦。根据第四电压传送信号WL<2>_b，第二字线控制电路200可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能，以及可以通过将第二字线WL<2>放电来将第二字线WL<2>禁止。
第二字线控制电路200可以包括第二开关201和第二驱动器202。第二开关201可以响应于第三电压传送信号WL<2>_a将第二电容器500与第二字线WL<2>电耦接或者将第二电容器500从第二字线WL<2>电解耦。例如，当第三电压传送信号WL<2>_a被使能时，第二开关201将第二字线WL<2>与第二电容器500电耦接。当第三电压传送信号WL<2>_a被禁止时，第二开关201将第二字线WL<2>与第二电容器500电解耦。
第二驱动器202可以响应于第四电压传送信号WL<2>_b将第二字线WL<2>使能或禁止。例如，当第四电压传送信号WL<2>_b被使能时，第二驱动器202可以通过施加驱动电压到第二字线WL<2>来将第二字线WL<2>使能。当第四电压传送信号WL<2>_b被禁止时，第二驱动器202可以通过将第二字线WL<2>与接地端子耦接来将第二字线WL<2>禁止。
第三字线控制电路300可以响应于第五电压传送信号WL<3>_a将第三电容器600与第三字线WL<3>电耦接或电解耦。根据第六电压传送信号WL<3>_b，第三字线控制电路300可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能，以及可以通过将第三字线WL<3>放电来将第三字线WL<3>禁止。
第三字线控制电路300可以包括第三开关301和第三驱动器302。第三开关301可以响应于第五电压传送信号WL<3>_a将第三电容器600与第三字线WL<3>电耦接或者将第三电容器600从第三字线WL<3>电解耦。例如，当第五电压传送信号WL<3>_a被使能时，第三开关301将第三字线WL<3>与第三电容器600电耦接。当第五电压传送信号WL<3>_a被禁止时，第三开关301将第三字线WL<3>与第三电容器600电解耦。
第三驱动器302可以响应于第六电压传送信号WL<3>_b将第三字线WL<3>使能或禁止。例如，当第六电压传送信号WL<3>_b被使能时，第三驱动器302可以通过施加驱动电压到第三字线WL<3>来将第三字线WL<3>使能。当第六电压传送信号WL<3>_b被禁止时，第三驱动器302可以通过将第三字线WL<3>与接地端子耦接来将第三字线WL<3>禁止。
第一控制信号发生电路700可以响应于第一字线使能信号WL<1>_en和刷新信号Refresh来产生第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b。例如，当刷新信号Refresh被禁止时，不管第一字线使能信号WL<1>_en如何，第一控制信号发生电路700将第一电压传送信号WL<1>_a禁止，并且将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。当刷新信号Refresh和第一字线使能信号WL<1>_en被使能时，第一控制信号发生电路700将第一电压传送信号WL<1>_a使能，在第一电压传送信号WL<1>_a被禁止时将第二电压传送信号WL<1>_b使能，以及在第一字线使能信号WL<1>_en被禁止之前再次将第一电压传送信号WL<1>_a使能。在刷新信号Refresh被使能的情况下，如果第一字线使能信号WL<1>_en被禁止，则第一控制信号发生电路700将第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b禁止。
第二控制信号发生电路800可以响应于第二字线使能信号WL<2>_en和刷新信号Refresh来产生第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b。例如，当刷新信号Refresh被禁止时，不管第二字线使能信号WL<2>_en如何，第二控制信号发生电路800将第三电压传送信号WL<2>_a禁止，并且将第二字线使能信号WL<2>_en输出为第四电压传送信号WL<2>_b。如果刷新信号Refresh被使能，则第二控制信号发生电路800响应于第二字线使能信号WL<2>_en来产生第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b。例如，当第二字线使能信号WL<2>_en被使能时，第二控制信号发生电路800将第三电压传送信号WL<2>_a使能，在第三电压传送信号WL<2>_a被禁止时将第四电压传送信号WL<2>_b使能，以及在第二字线使能信号WL<2>_en被禁止之前再次将第三电压传送信号WL<2>_a使能。在刷新信号Refresh被使能的情况下，如果第二字线使能信号WL<2>_en被禁止，则第二控制信号发生电路800将第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b禁止。
第三控制信号发生电路900可以响应于第三字线使能信号WL<3>_en和刷新信号Refresh来产生第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b。例如，当刷新信号Refresh被禁止时，不管第三字线使能信号WL<3>_en如何，第三控制信号发生电路900将第五电压传送信号WL<3>_a禁止，并且将第三字线使能信号WL<3>_en输出为第六电压传送信号WL<3>_b。如果刷新信号Refresh被使能，则第三控制信号发生电路900响应于第三字线使能信号WL<3>_en来产生第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b。例如，当第三字线使能信号WL<3>_en被使能时，第三控制信号发生电路900将第五电压传送信号WL<3>_a使能，在第五电压传送信号WL<3>_a被禁止时将第六电压传送信号WL<3>_b使能，以及在第三字线使能信号WL<3>_en被禁止之前再次将第五电压传送信号WL<3>_a使能。在刷新信号Refresh被使能的情况下，如果第三字线使能信号WL<3>_en被禁止，则第三控制信号发生电路900将第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b禁止。
如果刷新信号Refresh被禁止，则相应的第一控制信号发生电路至第三控制信号发生电路700、800和900分别将第一电压传送信号WL<1>_a、第三电压传送信号WL<2>_a和第五电压传送信号WL<3>_a禁止，并分别将第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en输出为第二电压传送信号WL<1>_b、第四电压传送信号WL<2>_b和第六电压传送信号WL<3>_b。
如果刷新信号Refresh被使能，则相应的第一控制信号发生电路至第三控制信号发生电路700、800和900产生电压传送信号WL<1>_a、WL<1>_b、WL<2>_a、WL<2>_b、WL<3>_a和WL<3>_b，它们在字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的使能时段被依次使能。
对于一个实施例，第一控制信号发生电路至第三控制信号发生电路700、800和900具有相同的配置，除了输入到其的信号和从其输出的信号不同之外。因此，描述第一控制信号发生电路700的配置，而省略对于其余控制信号发生电路800和900的配置的描述。
对于一个实施例，图10所示的第一控制信号发生电路700以与图7所示的第一控制信号发生电路500相同的方式配置。因此，图10所示的第一控制信号发生电路700可以如图8所示来配置。
第一控制信号发生电路700可以包括第一延迟电路501和第二延迟电路502；第一与非门至第三与非门ND1、ND2和ND3；第一反相器至第三反相器IV1、IV2和IV3；以及多路复用器503。第一延迟电路501将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路502将第一信号A_s延迟并将输出信号输出。第一反相器IV1将第二延迟电路502的输出信号反相并输出第二信号B_s。第一与非门ND1接收第一信号A_s和第二信号B_s并输出第三信号C_s。第二与非门ND2接收第三信号C_s、第一字线使能信号WL<1>_en和刷新信号Refresh。第二反相器IV2接收第二与非门ND2的输出信号，并输出第一电压传送信号WL<1>_a。第三与非门ND3接收第一信号A_s和第一字线使能信号WL<1>_en。第三反相器IV3接收第三与非门ND3的输出信号。多路复用器503响应于刷新信号Refresh将第三反相器IV3的输出信号和第一字线使能信号WL<1>_en中的一个输出为第二电压传送信号WL<1>_b。例如，如果刷新信号Refresh被禁止，则多路复用器503将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。如果刷新信号Refresh被使能，则多路复用器将第三反相器IV3的输出信号输出为第二电压传送信号WL<1>_b。
下面描述在刷新信号Refresh被禁止的情况下、如上所述配置的第一控制信号发生电路700的操作。
在刷新信号Refresh被禁止的情况下，多路复用器503将第一字线使能信号WL<1>_en输出为第二电压传送信号WL<1>_b。在刷新信号Refresh被禁止的情况下，不管第一字线使信号WL<1>_en如何，第一电压传送信号WL<1>_a被禁止。
下面参考图8的时序图描述在刷新信号Refresh被使能的情况下第一控制信号发生电路700的操作。
第一延迟电路501将第一字线使能信号WL<1>_en延迟并输出第一信号A_s。第二延迟电路502与第一反相器IV1的组合将第一信号A_s反相并延迟、并且输出第二信号B_s。在刷新信号Refresh被使能的情况下，第一与非门ND1仅在第一信号A_s和第二信号B_s二者都处于高电平的时段输出低电平的第三信号C_s。在刷新信号Refresh被使能的情况下，第二与非门ND2与第二反相器IV2的组合仅在第三信号C_s和第一字线使能信号WL<1>_en二者都处于高电平的时段输出高电平的第一电压传送信号WL<1>_a。在刷新信号Refresh被使能的情况下，第三与非门ND3、第三反相器IV3与多路复用器503的组合在第一信号A_s和第一字线使能信号WL<1>_en二者都处于高电平的时段输出高电平的第二电压传送信号WL<1>_b。
因此，如果刷新信号Refresh被使能，则第一控制信号发生电路700产生第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b，它们在第一字线使能信号WL<1>_en的使能时段被依次使能。具体地，当第一字线使能信号WL<1>_en被使能时，第一电压传送信号WL<1>_a被使能。当第一电压传送信号WL<1>_a被禁止时，第二电压传送信号WL<1>_b被使能。第一电压传送信号WL<1>_a在第一字线使能信号WL<1>_en被禁止之前再次被使能。当第一字线使能信号WL<1>_en被禁止时，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。
对于一个实施例，第二控制信号发生电路800和第三控制信号发生电路900以与第一控制信号发生电路700相同的方式配置。因此，在刷新信号Refresh被使能的情况下第一控制信号发生电路至第三控制信号发生电路700、800和900的时序图如图9所示。
在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。例如，如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
在第一字线使能信号WL<1>_en的使能时段，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被依次使能。具体地，当第一字线使能信号WL<1>_en被使能时，第一电压传送信号WL<1>_a被使能。当第一电压传送信号WL<1>_a被禁止时，第二电压传送信号WL<1>_b被使能。第一电压传送信号WL<1>_a在第一字线使能信号WL<1>_en被禁止之前再次被使能。当第一字线使能信号WL<1>_en被禁止时，第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。
在第二字线使能信号WL<2>_en的使能时段，第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被依次使能。具体地，当第二字线使能信号WL<2>_en被使能时，第三电压传送信号WL<2>_a被使能。当第三电压传送信号WL<2>_a被禁止时，第四电压传送信号WL<2>_b被使能。第三电压传送信号WL<2>_a在第二字线使能信号WL<2>_en被禁止之前再次被使能。当第二字线使能信号WL<2>_en被禁止时，第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被禁止。
在第三字线使能信号WL<3>_en的使能时段，第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b被依次使能。具体地，当第三字线使能信号WL<3>_en被使能时，第五电压传送信号WL<3>_a被使能。当第五电压传送信号WL<3>_a被禁止时，第六电压传送信号WL<3>_b被使能。第五电压传送信号WL<3>_a在第三字线使能信号WL<3>_en被禁止之前再次被使能。当第三字线使能信号WL<3>_en被禁止时，第五电压传送信号WL<3>_a和第六电压传送信号WL<3>_b被禁止。
下面参考图9和图10描述根据一个实施例的半导体存储装置1050的操作。
如图9所示，在刷新操作中，即，当刷新信号Refresh被使能时，第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en被依次使能。此外，在第一字线使能信号至第三字线使能信号WL<1>_en、WL<2>_en和WL<3>_en的相应使能时段，第一电压传送信号至第六电压传送信号WL<1>_a、WL<1>_b、WL<2>_a、WL<2>_b、WL<3>_a和WL<3>_b被依次使能。
在第一电压传送信号WL<1>_a的使能时段期间，第一字线WL<1>与第一电容器400通过第一开关101而电耦接。如果第一字线WL<1>与第一电容器400耦接，则被充电在第一电容器400中的电荷被传送到第一字线WL<1>。
如果第二电压传送信号WL<1>_b被使能，则第一驱动器102通过施加驱动电压到第一字线WL<1>来将第一字线WL<1>使能。
当第一电压传送信号WL<1>_a再次被使能时，第一字线WL<1>与第一电容器400通过第一开关101而耦接。与被使能的第一字线WL<1>耦接的第一电容器400被充电。
如果第一字线使能信号WL<1>_en被禁止，则第一电压传送信号WL<1>_a和第二电压传送信号WL<1>_b被禁止。如果第二电压传送信号WL<1>_b被禁止，则第一字线WL<1>被放电并被禁止。如果第一电压传送信号WL<1>_a被禁止，则第一字线WL<1>与第一电容器400被电解耦。
如果第一字线使能信号WL<1>_en被禁止，则第二字线使能信号WL<2>_en被使能。
如果第二字线使能信号WL<2>_en被使能，则第三电压传送信号WL<2>_a被使能。
在第三电压传送信号WL<2>_a被使能的时段期间，第二字线WL<2>通过第二开关201与第二电容器500电耦接。被充电在第二电容器500中的电荷被传送到第二字线WL<2>。
如果第三电压传送信号WL<2>_a被禁止，则第二字线WL<2>与第二电容器500被电解耦。如果第三电压传送信号WL<2>_a被禁止，则第四电压传送信号WL<2>_b被使能。
如果第四电压传送信号WL<2>_b被使能，则第二字线WL<2>经由第二驱动器202被施加驱动电压、并且被使能。
第三电压传送信号WL<2>_a在第二字线使能信号WL<2>_en被禁止之前再次被使能。
当第三电压传送信号WL<2>_a再次被使能时，第二字线WL<2>与第二电容器500通过第二开关201而电耦接。如果第二字线WL<2>与第二电容器500耦接，则已将第二字线WL<2>使能的电荷被传送到第二电容器500，从而，第二电容器500被充电。
如果第二字线使能信号WL<2>_en被禁止，则第三电压传送信号WL<2>_a和第四电压传送信号WL<2>_b被禁止。
如果第四电压传送信号WL<2>_b被禁止，则第二字线WL<2>被禁止。如果第三电压传送信号WL<2>_a被禁止，则第二字线WL<2>与第二电容器500被电解耦。
如果第二字线使能信号WL<2>_en被禁止，则第三字线使能信号WL<3>_en被使能。
如果第三字线使能信号WL<3>_en被使能，则第五电压传送信号WL<3>_a被使能。在第五电压传送信号WL<3>_a被使能的时段期间，第三字线WL<3>与第三电容器600通过第三开关301而耦接。如果第三字线WL<3>与第三电容器600耦接，则被充电在第三电容器600中的电荷被传送到第三字线WL<3>。
如果第五电压传送信号WL<3>_a被禁止，则第六电压传送信号WL<3>_b被使能。
如果第六电压传送信号WL<3>_b被使能，则驱动电压经由第三驱动器302被施加到第三字线WL<3>，并且被施加驱动电压的第三字线WL<3>被使能。
第五电压传送信号WL<3>_a在第三字线使能信号WL<3>_en被禁止之前再次被使能。
当第五电压传送信号WL<3>_a再次被使能时，第三字线WL<3>与第三电容器600通过第三开关301而耦接。由于已将第三字线WL<3>使能的电荷被传送到第三电容器600，第三电容器600被充电。
如果第三字线使能信号WL<3>_en被禁止，则第五和第六电压传送信号WL<3>_a和WL<3>_b被禁止。如果第六电压传送信号WL<3>_b被禁止，则第三字线WL<3>被放电并被禁止。如果第五电压传送信号WL<3>_a被禁止，则第三字线WL<3>与第三电容器600被电解耦。
以此方式，在根据一个实施例的半导体存储装置1050中，在字线被依次使能的刷新操作中，将字线使能的电荷在使能的字线被禁止之前被传送到电容器并且对电容器充电。此外，由于电容器的电荷被传送到要被使能的字线，可以减少否则会在该字线被使能时消耗的电流或功率。
虽然上文已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅代表有限数量的可能实施例。因此，根据本教导的半导体存储装置不应基于所描述的实施例而受到限制。

Claims (22)

1.一种半导体存储装置，包括：
字线控制电路，其被配置为将第一字线使能和禁止，
其中，所述字线控制电路包括至少一个开关，所述开关将字线组的第二字线和所述第一字线耦接和解耦。
2.根据权利要求1所述的半导体存储装置，其中，所述至少一个开关在所述第一字线被禁止之前将所述第一字线与所述第二字线耦接预定时间段。
3.根据权利要求1所述的半导体存储装置，其中，所述至少一个开关在所述第二字线被使能之前将所述第一字线与所述第二字线耦接预定时间段。
4.根据权利要求1所述的半导体存储装置，
其中，所述至少一个开关包括第一开关和第二开关，
其中，所述字线组包括所述第二字线和第零字线，
其中，所述第一开关在所述第一字线被使能之前将所述第一字线与所述第零字线耦接第一预定时间段，以及
其中，所述第二开关在所述第一字线被禁止之前将所述第一字线与所述第二字线耦接第二预定时间段。
5.根据权利要求4所述的半导体存储装置，还包括：
第一电容器，其耦接到第一节点，所述第一开关与所述第零字线在所述第一节点相耦接；以及
第二电容器，其耦接到第二节点，所述第二开关与所述第二字线在所述第二节点相耦接。
6.一种半导体存储装置，包括：
字线控制电路，其被配置为将字线使能和禁止，
其中，所述字线控制电路包括将所述字线与电容器耦接和解耦的开关。
7.根据权利要求6所述的半导体存储装置，其中，所述开关在所述字线被使能之前将所述字线与所述电容器耦接第一预定时间段，以及在所述字线被禁止之前将所述字线与所述电容器耦接第二预定时间段。
8.一种半导体存储装置，包括：
第一驱动器，其被配置为响应于第一字线使能信号将第一字线使能或禁止；
第一开关，其被配置为响应于第一电压传送信号将所述第一字线与第二字线耦接和解耦；以及
第一控制信号发生电路，其被配置为响应于刷新信号和所述第一字线使能信号来产生所述第一电压传送信号。
9.根据权利要求8所述的半导体存储装置，还包括：
第二驱动器，其被配置为响应于第二字线使能信号将所述第二字线使能或禁止；
第二开关，其被配置为响应于第二电压传送信号将所述第二字线与第三字线耦接和解耦；以及
第二控制信号发生电路，其被配置为响应于所述刷新信号和所述第二字线使能信号来产生所述第二电压传送信号。
10.根据权利要求8所述的半导体存储装置，其中，当所述第一电压传送信号被使能时，所述第一开关将所述第一字线与所述第二字线耦接，以及当所述第一电压传送信号被禁止时，所述第一开关将所述第一字线与所述第二字线解耦。
11.根据权利要求10所述的半导体存储装置，其中，当所述刷新信号被禁止时，不管所述第一字线使能信号如何，所述第一控制信号发生电路将所述第一电压传送信号禁止，以及其中，当所述刷新信号被使能时，所述第一控制信号发生电路响应于所述第一字线使能信号将所述第一电压传送信号使能。
12.根据权利要求11所述的半导体存储装置，其中，当所述刷新信号被使能时，所述第一控制信号发生电路在所述第一字线使能信号被禁止之前将所述第一电压传送信号使能，以及在所述第一字线使能信号被禁止时将所述第一电压传送信号禁止。
13.一种半导体存储装置，包括：
控制信号发生电路，其被配置为响应于刷新信号和字线使能信号来产生多个电压传送信号；以及
字线控制电路，其被配置为：
将字线组的第一字线使能或禁止；
响应于所述多个电压传送信号，将所述第一字线与电容器组的第一电容器耦接；
以及
响应于所述多个电压传送信号，将所述第一字线从所述第一电容器解耦。
14.根据权利要求13所述的半导体存储装置，
其中，所述多个电压传送信号包括第一电压传送信号和第二电压传送信号，以及
其中，当所述刷新信号被禁止时，不管所述字线使能信号如何，所述控制信号发生电路将所述第一电压传送信号禁止，并且将所述字线使能信号输出为所述第二电压传送信号。
15.根据权利要求14所述的半导体存储装置，其中，当所述刷新信号被使能时，所述控制信号发生电路产生在所述字线使能信号被使能时被使能的所述第一电压传送信号，在所述第一电压传送信号被禁止时将所述第二电压传送信号使能，以及在所述字线使能信号被禁止之前再次将所述第一电压传送信号使能。
16.根据权利要求15所述的半导体存储装置，其中，当所述刷新信号被使能时，所述控制信号发生电路在所述字线使能信号被禁止时将所述第二电压传送信号和再次被使能的所述第一电压传送信号二者都禁止。
17.根据权利要求16所述的半导体存储装置，其中，所述字线控制电路包括：
第一开关，其被配置为响应于所述第一电压传送信号将所述第一字线与所述第一电容器耦接和解耦；以及
驱动器，其被配置为响应于所述第二电压传送信号将所述第一字线使能或禁止。
18.根据权利要求13所述的半导体存储装置，
其中，所述多个电压传送信号包括第一电压传送信号、第二电压传送信号和第三电压传送信号，以及
其中，当所述刷新信号被禁止时，不管所述字线使能信号如何，所述控制信号发生电路将所述第一电压传送信号和所述第三电压传送信号禁止，并且将所述字线使能信号输出为所述第二电压传送信号。
19.根据权利要求18所述的半导体存储装置，其中，当所述刷新信号被使能时，所述控制信号发生电路：
在所述字线使能信号被使能时将所述第一电压传送信号使能，
当所述第一电压传送信号被禁止时将所述第二电压传送信号使能，
在所述字线使能信号被禁止之前将所述第三电压传送信号使能，以及
在所述字线使能信号被禁止时将所述第二电压传送信号和所述第三电压传送信号禁止。
20.根据权利要求19所述的半导体存储装置，其中，所述电容器组包括所述第一电容器和第二电容器，以及其中，所述字线控制电路包括：
第一开关，其被配置为响应于所述第一电压传送信号将所述第一字线与所述第一电容器耦接和解耦；
驱动器，其被配置为响应于所述第二电压传送信号将所述第一字线使能或禁止；以及
第三开关，其被配置为响应于所述第三电压传送信号将所述第一字线与所述第二电容器耦接和解耦，其中，所述第二电容器与所述字线组的第二字线耦接。
21.一种通过半导体存储装置执行的、用于执行刷新操作的方法，所述方法包括：
将所述半导体存储装置的第一字线与所述半导体存储装置的第二字线电耦接；
将电荷从所述第一字线传送到所述第二字线；以及
在将所述电荷传送到所述第二字线之后激活所述第二字线。
22.一种半导体存储装置，包括字线控制电路，所述字线控制电路被配置为：
将所述半导体存储装置的第二字线与所述半导体存储装置的第一字线电耦接；
将电荷从所述第一字线传送到所述第二字线；以及
在所述电荷传送到所述第二字线之后激活所述第二字线。
CN201811207731.8A 2017-12-21 2018-10-17 半导体存储装置 Active CN109949845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170176851A KR20190075341A (ko) 2017-12-21 2017-12-21 반도체 메모리 장치
KR10-2017-0176851 2017-12-21

Publications (2)

Publication Number Publication Date
CN109949845A true CN109949845A (zh) 2019-06-28
CN109949845B CN109949845B (zh) 2024-02-13

Family

ID=66951412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811207731.8A Active CN109949845B (zh) 2017-12-21 2018-10-17 半导体存储装置

Country Status (3)

Country Link
US (1) US10741240B2 (zh)
KR (1) KR20190075341A (zh)
CN (1) CN109949845B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10885967B2 (en) * 2019-01-14 2021-01-05 Micron Technology, Inc. Systems and methods for improving power efficiency in refreshing memory banks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE763399R (fr) * 1970-04-20 1971-07-16 Ibm Memoire monolithique a
US4879685A (en) * 1984-10-15 1989-11-07 Fujitsu Limited Semiconductor memory device with internal array transfer capability
US6633500B1 (en) * 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
CN103137185A (zh) * 2011-11-21 2013-06-05 爱思开海力士有限公司 半导体存储装置
US8503247B2 (en) * 2009-08-06 2013-08-06 Fujitsu Semiconductor Limited Semiconductor storage apparatus, and method and system for boosting word lines

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134590A (ja) * 1995-09-04 1997-05-20 Mitsubishi Electric Corp 半導体記憶回路装置及びその設計装置
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
KR102154851B1 (ko) 2013-08-26 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법
US9240235B2 (en) * 2013-12-19 2016-01-19 Sandisk Technologies Inc. Mitigating disturb effects for non-volatile memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE763399R (fr) * 1970-04-20 1971-07-16 Ibm Memoire monolithique a
US4879685A (en) * 1984-10-15 1989-11-07 Fujitsu Limited Semiconductor memory device with internal array transfer capability
US6633500B1 (en) * 2002-04-26 2003-10-14 Macronix International Co., Ltd. Systems and methods for refreshing a non-volatile memory using a token
US8503247B2 (en) * 2009-08-06 2013-08-06 Fujitsu Semiconductor Limited Semiconductor storage apparatus, and method and system for boosting word lines
CN103137185A (zh) * 2011-11-21 2013-06-05 爱思开海力士有限公司 半导体存储装置

Also Published As

Publication number Publication date
US20190198086A1 (en) 2019-06-27
KR20190075341A (ko) 2019-07-01
US10741240B2 (en) 2020-08-11
CN109949845B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
CN102708926B (zh) 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
US8437211B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
KR101823844B1 (ko) 전력 관리
US8681540B2 (en) Tile-level snapback detection through coupling capacitor in a cross point array
CN104103307B (zh) 数据输出电路及其驱动方法
US11740683B2 (en) Power management
CN107527658A (zh) 半导体装置
US9905279B2 (en) Systems, circuits, and methods for charge sharing
CN110767254B (zh) 读取延迟控制电路及方法
CN109949845A (zh) 半导体存储装置
US9646708B2 (en) Input/output interface circuits and methods for memory devices
CN109558354A (zh) 数据传输电路以及包括其的半导体设备和半导体系统
KR20060086438A (ko) 전하 리사이클링 방법, 메모리 장치
US9659620B2 (en) Memory device with self-boosted mechanism
US11200944B2 (en) Semiconductor memory apparatus operating in a refresh mode and method for performing the same
CN101295536A (zh) 升压电路及应用其的内存结构
CN108231104B (zh) 存储器件、包括其的存储系统以及存储系统的操作方法
WO2013032434A1 (en) Tile-level snapback detection through coupling capacitor in a cross point array
CN103229240A (zh) 用于共享集成电路装置中的内部电源的方法和设备
EP4027473A1 (en) Adaptive power control for indirect power mode
US9378808B2 (en) Pulse width modulation device
US7852702B2 (en) Semiconductor memory device
CN100414645C (zh) 包含二极管缓冲器的随机存取存储器设备
CN104733038A (zh) 半导体存储装置
CN104979005B (zh) 一种存储器编程方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant