TWI430548B - 升壓電路 - Google Patents

升壓電路 Download PDF

Info

Publication number
TWI430548B
TWI430548B TW100140856A TW100140856A TWI430548B TW I430548 B TWI430548 B TW I430548B TW 100140856 A TW100140856 A TW 100140856A TW 100140856 A TW100140856 A TW 100140856A TW I430548 B TWI430548 B TW I430548B
Authority
TW
Taiwan
Prior art keywords
circuit
node
boost
charge
output node
Prior art date
Application number
TW100140856A
Other languages
English (en)
Other versions
TW201301730A (zh
Inventor
Hiroki Murakami
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of TW201301730A publication Critical patent/TW201301730A/zh
Application granted granted Critical
Publication of TWI430548B publication Critical patent/TWI430548B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Description

升壓電路
本發明係關於升壓方法，特別係關於用於需要高電壓的半導體記憶體等等的半導體裝置之升壓電路。
隨著對半導體設計的微縮，驅動半導體元件所需的操作電壓降低，提供至半導體裝置所需的電源電壓也隨之降低。例如，從半導體記憶體外部所提供的電源電壓由3.3到2.5V被降低至1.8V。另一方面，半導體記憶體的內部電路常需要多種不同之電源，例如用於驅動電晶體的電壓、施加至基底和井的電壓等等，需要比電源電壓更高的高電壓。因此，半導體裝置需具有可將外部所提供的電源電壓提昇至所需之電壓的升壓電路。這樣的升壓電路一般藉由充電幫浦(charge-pump)電路所構成。
如第1圖所示，專利文件1揭露二串聯的幫浦電路，構成可將電源電壓升壓2倍以上的升壓電路。此升壓電路用於動態記憶體的內部電路，轉換電源電壓VDD為更高的電壓Vpp以施加至字元線。該升壓電路具有反相器INV、電容C1、C2、開關SW1、SW2。如第1a圖所示，當開關SW1、SW2不導通的時候，電容C1的負極接地，電容器C1蓄積對應於電源VDD的電荷，電容器C2也同樣蓄積對應於電源VDD的電荷。
當施加驅動電壓Vpp至DRAM的字元線的時候，驅動開關SW1、SW2導通，電容C1的電極從VDD升壓至2*VDD，藉由此升壓後的電壓將電容C2的電極升壓至 3*VDD，施加升壓電壓Vpp至字元線。
此外，有鑑於半導體記憶體升壓電路的動作時機與升壓電壓被消耗的時機並不一致，以及鑑於充電幫浦電路的升壓動作高速化的困難，使得許多的升壓電路互相分散操作，專利文件2揭露一可消耗一致化的時間以得到較好操作效率的升壓電路。
【先前技術文件】 【專利文件】
【專利文件1】特開2005-235315號公報
【專利文件2】特開2001-250381號公報
第2圖繪示一習知由幫浦電路串聯而成的升壓電路之結構。此升壓電路用以將外部所提供的電源電壓Vdd升壓，使其輸出3倍於電源電壓Vdd的升壓電壓。
輸出電路包括輸出端OUT。於預充電期間，時脈信號CLK為低電壓位準，這段期間，透過P型的預充電電晶體Pre1將升壓節點boost-1預充電至Vdd。之後時脈信號CLK變為高電壓位準，傳送控制信號Kickb變為低電壓位準，於升壓節點boost-1所蓄積的電荷透過P型的傳送電晶體TP2傳送至輸出節點Kick。自傳送開始經過反相器IN2、IN3所延遲的時間後，關閉預充電電晶體Pre1。
升壓節點boost-1耦接至包括電容單元C1在中間的幫浦電路。幫浦電路和輸出電路有相同的組成，但在這 中間的幫浦電路，提供經過反相器IN4、IN5、IN6所延遲時脈信號CLK的時脈信號。輸出電路也相同地，透過傳送電晶體TP5，將升壓節點boost-2的所預充電的電荷傳送至輸出節點Kick-1，因此，容量結合的升壓節點boost-1被升壓。
此外，升壓節點boost-2耦接至包括電容C2前段的幫浦電路。前段的幫浦電路包括，傳送電源Vdd至輸出節點Kick-2的傳送電晶體TP7，提供經過反相器IN4、IN5、IN9、IN10、IN11所延遲時脈信號CLK的時脈信號至傳送電晶體TP7、TN7。若輸出節點Kick-2升壓至Vdd，則容量結合的升壓節點boost-2升壓至2*Vdd，最後，輸出電路的輸出節點kick產生3*Vdd的升壓電壓。
像這樣的升壓電路，具有可產生同步於時脈信號CLK的升壓電壓之優點，然而如果為了將升壓電路高速操作而把時脈信號CLK的頻率提高，在升壓節點boost-1、boost-2被充分預充電至Vdd位準之前，升壓節點boost-1、boost-2的電荷就會被傳送至輸出節點Kick、Kick-1，而無法於輸出OUT獲得3*Vdd的升壓電壓(<3*Vdd)。
本發明的目的係用以解決上述過去的問題，以提供能確實產生升壓電壓的升壓電路為目標。
此外，本發明的目標更可監控被升壓的輸出節點，並以較簡單的組成來提供產生穩定的升壓電壓的升壓電路。
根據本發明之一實施例之升壓電路具有一輸出電路，包括：一第一傳送電路，根據用於控制電荷傳送的一第一傳送控制信號，傳送一第一升壓節點所累積的電荷至一第一輸出節點；一第一檢測電路，檢測上述第一輸出節點的電壓；以及一第一預充電電路，根據上述第一檢測電路之一第一檢測信號，對上述第一升壓電路節點以電荷預充電、一第一幫浦電路，包括：一第二傳送電路，根據用於控制電荷傳送之一第二傳送控制信號，傳送電荷至一第二輸出節點；以及一第一電容單元，耦接至上述第一升壓節點，且根據傳送至上述第二輸出節點的電荷對上述第一電壓節點的電位升壓、以及一升壓控制電路，耦接至上述輸出電路以及上述第一幫浦電路，根據上述第一輸出節點的電位控制上述第二傳送控制信號。
根據本發明之一實施例之升壓電路具有一種升壓電路，包括：一輸出電路，包括：一第一傳送電路，根據用於控制電荷傳送的一第一傳送控制信號，傳送一第一升壓節點所累積的電荷至一第一輸出節點；一第一檢測電路，檢測上述第一輸出節點的電壓；以及一第一預充電電路，根據上述第一檢測電路之一第一檢測信號，對上述第一升壓電路節點以電荷預充電、以及一第一幫浦電路，包括：一第二傳送電路，根據用於控制電荷傳送之一第二傳送控制信號，傳送電荷至一第二輸出節點；以及一第一電容單元，耦接至上述第一升壓節點，且根據傳送至上述第二輸出節點的電荷對上述第一電壓節點 的電位升壓，其中，上述第二傳送控制信號耦接至上述第一檢測信號。
根據本發明之一較佳實施例之升壓電路，其中上述第一幫浦電路更包括：一第二檢測電路，檢測上述第二輸出節點之電壓；以及一第二預充電電路，根據上述第二檢測電路之一第二檢測信號，對上述第二升壓電路節點以電荷預充電。根據本發明之一較佳實施例之升壓電路，更包括：一第二幫浦電路，包括：一第三傳送電路，根據用於控制電荷傳送之一第三傳送控制信號，傳送電荷至一第三輸出節點；以及一第二電容單元，耦接至上述第二升壓節點，且根據傳送至上述第三輸出節點的電荷對上述第二電壓節點的電位升壓，其中，上述升壓控制電路更根據上述第二輸出節點的電位控制上述第三傳送控制信號。根據本發明之一較佳實施例之升壓電路，更當上述第一輸出節點達到一臨界值以上的時候，上述第一預充電電路停止對第一升壓節點的電荷預充電，並且上述第二傳送電路將上述第二升壓節點所蓄積的電荷傳送至上述第二輸出節點，將上述第一升壓節點的電位升壓。根據本發明之一較佳實施例之升壓電路，其中當上述第二輸出節點達到上述臨界值以上的時候，上述第二預充電電路停止對第二升壓節點的電荷預充電，並且上述第三傳送電路將電荷傳送至上述第三輸出節點，將上述第二升壓節點的電位升壓。根據本發明之一較佳實施例之升壓電路，更包括複數個上述第一幫浦電路串聯。
本發明藉由根據輸出節點的電壓控制對升壓節點的預充電，避免升壓節點或者輸出節點的電位在不充分的狀態下進行對電容的升壓操作，因此，可確實獲得預定的升壓電壓。
【用於實施發明的形態】
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式作詳細說明如下。
【實施例】
第3圖繪示本發明之一實施例之升壓電路的組成圖。本實施例之升壓電路100包括：輸出電路110、第一幫浦電路120、第二幫浦電路130以及升壓控制電路140。此外，圖中與第2圖所示之先前裝置相同的組成元件直接以相同的參考符號表示。
輸出電路110的組成包括，預充電升壓節點boost-1的預充電電路，將升壓節點boost-1預充電的電荷傳送至輸出節點Kick(OUT)的傳送電路，以及檢測輸出節點Kick的電壓的檢測電路。
預充電電路，具有耦接至電源電壓Vdd的P型的預充電晶體Pre1，和耦接至預充電晶體Pre1閘極的N型電晶體TN1以及P型電晶體TP1，其中電晶體TN1、TP1的閘極共同耦接至檢測電路的檢測信號DT1。
傳送電路包括，由P型的電晶體TP2以及N型的電晶體TN2組成的CMOS反相器，其輸入端耦接至從升壓控制電路140傳送的控制信號Kickb。傳送電路的輸 出節點Kick，同時耦接至輸出OUT、升壓控制電路140以及檢測電路。檢測電路包括，由P型的電晶體TP3以及N型的電晶體TN3組成的CMOS反相器，其輸入端耦接至輸出節點Kick，並對應輸出節點Kick來提供檢測信號DT1至預充電電路。
輸出電路110與第一幫浦電路120串聯。第一幫浦電路120與輸出電路110同樣包括，預充電電路(Pre2、TN4、TP4)、傳送電路(TP5、TN5)、檢測電路(TP6、TN6)，並更進一步包括對輸出電路110的升壓節點boost-1結合容量的電容單元C1。第一幫浦電路120的傳送電路的輸出節點Kick-1耦接至電容單元C1、檢測電路以及升壓控制電路140。另外，第一幫浦電路120的傳送控制信號kickb-1，如同後述，對應輸出節點Kick的狀態具有高電壓位準或是低電壓位準。
第二幫浦電路130，是構成最前段的幫浦電路，第二幫浦電路130與第一幫浦電路120不同，並不具有預充電電路。也就是說，第二幫浦電路130的組成包括，將電源Vdd的電荷傳送至輸出節點Kick-2的傳送電路(TP7、TN7)，以及對第一幫浦電路120的升壓節點boost-2結合容量的電容單元C2，其中輸出節點Kick-2耦接至電容單元C2以及升壓控制電路140。另外，第二幫浦電路130的傳送控制信號kickb-2對應輸出節點Kick-1的狀態具有高電壓位準或是低電壓位準。
本實施例之升壓電路100為了將從外部所提供的電源電壓Vdd升壓至約3倍的升壓電壓(3*Vdd)，具有如第 3圖所示之電路組成，然而此電路組成如同後述，可相應地變更升壓的電壓的大小。舉例來說，使用更多的幫浦電路產生更大的升壓電壓的狀況下，可串聯更多的第一幫浦電路120。例如在產生4*Vdd的升壓電壓的狀況下，串聯二個第一幫浦電路120，在產生5*Vdd的升壓電壓的狀況下，亦可串聯三個第一幫浦電路120。
升壓控制電路140耦接至輸出電路110、第一幫浦電路120以及第二幫浦電路130，並根據輸出節點Kick的電壓產生致能傳送電路的傳送控制信號Kickb-1、根據輸出節點Kick-1的電壓產生致能傳送電路的傳送控制信號Kickb-2、根據輸出節點Kick-2的電壓產生除能傳送電路的傳送控制信號Kickb、Kickb-1、Kickb-2。
第4圖係表示升壓控制電路140組成之一實施例。升壓控制電路140，具有時脈信號產生單元142，根據輸出節點Kick、Kick-1、Kick-2產生時脈信號CLK或是致能信號Enable信號(以下皆以時脈信號CLK稱之)，以及傳送控制信號產生單元144，根據時脈信號CLK產生傳送控制信號Kickb、Kickb-1、Kickb-2。電源電壓Vdd被提供至時脈信號產生單元142以及傳送控制信號產生單元144。
傳送控制信號產生單元144具有耦接至時脈信號CLK的反相器IN20、反及閘NAND1、NAND2。反相器IN20僅延遲時脈信號一段時間，產生具有其反相信號的傳送控制信號Kickb。反相器IN20亦可為一個或多個反相器的串聯。反及閘NAND1，輸入時脈信號CLK以及 輸出節點Kick，從其輸出產生傳送控制信號Kickb-1。反及閘NAND2，輸入時脈信號CLK和輸出節點Kick-1，從其輸出產生傳送控制信號Kickb-2。另外，時脈信號產生單元142的輸出節點Kick-2為Vdd電壓位準的時候，產生高電壓位準的時脈信號CLK。
接著，就本實施例之升壓電路的動作進行說明。第5圖係表示升壓電路的動作流程圖，第6圖係表示升壓電路的節點或信號的狀態列表，第8圖以及第9圖是升壓電路的節點或信號的波形圖。如第6圖所示，升壓電路一週期內於相位關閉，相位1、相位2以及相位3的四個相位的動作。
升壓動作開始的時候即相位關閉的時候，升壓電路的輸入，傳送控制信號Kickb、Kickb-1、Kickb-2為高電壓位準。意即，時脈信號產生單元142輸出低電壓位準的時脈信號CLK。從而輸出節點Kick、Kick-1、Kick-2為0V或是GND(接地)，檢測信號DT1、DT2變為高電壓位準、節點clmpg、clmpg-1變為低電壓位準，預充電晶體Pre1、Pre2不導通，電容單元C1、C2一側的電極為GND，而電容單元C1、C2另一側的電極，即升壓節點boost-1、boost-2，從電源Vdd預充電電荷，升壓節點boost-1、boost-2變為Vdd位準(步驟S101、S102)。
接著，相位1中傳送控制信號Kickb從高電壓位準轉換到低電壓位準(步驟S103)。意即，時脈信號產生單元142輸出高電壓位準的時脈信號CLK。此時，反及閘NAND1、NAND2輸入端之節點Kick、Kick-1，由於是 低電壓位準反及閘NAND1、NAND2為除能狀態，傳送控制信號Kickb-1、Kickb-2為高電壓位準。此外，傳送控制信號Kickb從高電壓位準轉換到低電壓位準的時間，設定為電容單元C1、C2被Vdd電壓位準充分充電的時間。
相應於傳送控制信號Kickb轉換為低電壓位準，輸出電路110的傳送電路的電晶體TP2導通，升壓節點boost-1的電荷被傳送至輸出節點Kick，輸出節點Kick被升壓至Vdd(步驟S104)。此時，預充電晶體Pre1由於仍在導通狀態，因此升壓節點boost-1可維持電壓Vdd的電位。透過檢測電路，判斷輸出節點Kick是否達到臨界值Vth(電壓Vdd)(步驟S105)，如果輸出節點Kick到達電壓Vdd，檢測信號DT1變為低電壓位準，節點clmpg變為高電壓位準，預充電晶體Pre1則不導通。藉此，升壓節點boost-1自電源Vdd斷開(步驟S106)。
由輸出節點Kick被升壓至Vdd所對應的相位2開始。意即，當輸出節點Kick變為Vdd位準，反及閘NAND1被致能，從其輸出端輸出低電壓位準的傳送控制信號Kickb-1(步驟S107)。藉此，第一幫浦電路120的傳送電路之電晶體TP5導通，升壓節點boost-2的電荷傳送至輸出節點Kick-1，輸出節點Kick-1被升壓至Vdd位準。這時候，由於預充電電晶體Pre2仍為導通狀態，升壓節點boost-2的電位不低於Vdd。檢測電路判斷輸出節點Kick-1是否達到臨界值Vth(Vdd位準)(步驟S108)，如果輸出節點Kick-1達到Vdd位準，檢測信號DT2變為低 電壓位準，預充電電晶體Pre2切換為不導通。藉此，升壓節點boost-2自電源Vdd斷開(步驟S109)。另外，由於輸出節點Kick-1被升壓至Vdd位準，升壓節點boost-1從Vdd位準升壓至2*Vdd位準。
由輸出節點Kick-1被升壓至Vdd所對應的相位3開始。意即，當輸出節點Kick-1變為Vdd水準，反及閘NAND2被致能，從其輸出端輸出低電壓位準的傳送控制信號Kickb-2(步驟S109)。藉由第二幫浦電路130的傳送電路之電晶體TP7導通，輸出節點Kick-2傳送自電源Vdd的電荷，輸出節點Kick-2被升壓至Vdd位準。由於輸出節點Kick-2被升壓至Vdd位準，升壓節點boost-2從Vdd升壓至2*Vdd，而由於升壓節點boost-2被升壓至2*Vdd，升壓節點boost-1被升壓至3*Vdd。
輸出節點Kick-2被升壓至Vdd位準所對應的相位3結束。意即，時脈信號產生單元142，當檢測到Kick-2=Vdd時，(步驟S111)，時脈信號CLK從高電壓位準變換到低電壓位準，變為相位關閉。藉此，傳送控制信號Kickb、Kickb-1、Kickb-2全部變為高電壓位準。
第7圖係表示一比較實施例，表示如第2圖所示之傳統升壓電路的節點或信號的狀態。關於傳統的升壓電路，其傳送控制信號Kick、Kickb-1、Kick-b2，為延遲時脈信號CLK一段時間的信號，預充電電晶體Pre1、Pre2，根據延遲時脈信號CLK的反相器IN2、IN3、IN7、IN8所決定的充電時間，對升壓節點boost-1、boost-2充電。因此，當充電時間短，升壓節點 boost-1、boost-2在被充分充電至Vdd位準以前，傳送電晶體管TP2、TP6導通，於最後的輸出OUT無法獲得所欲升壓的電壓。另外，輸出節點Kick被升壓至Vdd之前，根據後段的輸出節點Kick-1的升壓節點boost-1也同樣地無法獲得所欲升壓的電壓。第7圖係表示，輸出節點Kick被升壓至0.8*Vdd的時候或升壓節點boost-1被升壓至0.8*Vdd的時候，從最後的輸出OUT只獲得3*(0.8*Vdd)的電壓。
相對於此，本實施例之升壓電路、升壓節點boost-1以及輸出節點Kick確實被升壓至Vdd位準之前，將繼續預充電電路的動作，所以升壓節點boost-1以及輸出節點Kick避免未滿Vdd位準，因此，可從輸出OUT確實得到所需的升壓電壓。
第10圖係表示本發明第1個實施例之外之其他組成實施例。第3圖的升壓電路100，雖然具有第一幫浦電路120以及第二幫浦電路130，然而為了得到所需的升壓電壓，也可以使用具有n階(n為自然數)串聯的第一幫浦電路120-1、120-2、120-n。
接著，就第2個實施例來進行說明。第1個實施之升壓電路，雖然表示根據後段的輸出節點的電位提供至前段的傳送控制信號的控制例子，然而第2個實施例，如第11圖所示，將輸出電路110的檢測信號DT1用於傳送控制信號Kickb-1，第一幫浦電路130的檢測信號DT2亦可用於傳送控制信號Kick-2。藉此，能更簡化升壓控制電路140的組成。此外，於第11圖和第3圖中相同的 組成用相同符號表示以省略說明。
雖本發明較佳之實施形態已詳述如上，然而本發明並非限定為上述特別指定的實施形態，應可根據專利請求的範圍記載的本發明的範圍內，具有各種變形或修改。
上述實施例之升壓電路，雖然表示輸出被升壓之電壓至自己的充電幫浦電路的例子，然而升壓電路的輸出(OUT)亦可利用用於操作其他充電幫浦電路的時脈。另外，如第3圖所示之升壓電路，由於僅表示一個較佳的電路實施例，本發明並非限定為第3圖所表示的相同電路，完成如第5圖所示之一樣的動作流程也可以。此外，本發明的升壓電路利於使用在如快閃記憶體等需要從外部提供電源的半導體裝置上。
100、100 A‧‧‧升壓電路
110‧‧‧輸出電路
120、120-1、120-n‧‧‧第一幫浦電路
130‧‧‧第二幫浦電路
140‧‧‧升壓控制電路
142‧‧‧時脈信號產生單元
144‧‧‧傳送控制信號產生單元
boost-1、boost-2‧‧‧升壓節點
C1、C2‧‧‧電容單元
CLK‧‧‧時脈信號
DT1、DT2‧‧‧檢測信號
Enable‧‧‧致能信號
INV、IN1、IN2、IN3、IN4、IN5、IN6、IN7、IN8、IN9、IN10、IN11、IN20‧‧‧反相器
Kick、Kick-1、Kick-2、Kickb、Kickb-1、Kickb-2、clmpg、clmpg-1‧‧‧節點
NAND1、NAND2‧‧‧反及閘
OUT‧‧‧輸出
SW1、SW2‧‧‧開關
TN1、TP1、TN2、TP2、TN3、TP3、TN4、TP4、TN5、TP5、TN6、TP6、TN7、TP7、Pre1、Pre2‧‧‧電晶體
Vdd、VDD、Vpp、Vss‧‧‧電壓
第1a、1b圖係表示傳統的充電幫浦電路之一實施例之圖式。
第2圖係表示傳統的升壓電路之一實施例之圖式。
第3圖係表示根據本發明之一實施例之升壓電路的組成圖。
第4圖係表示如第3圖所示之升壓控制電路之一組成實施例。
第5圖係表示根據本發明實施例之升壓電路的動作流程圖。
第6圖係表示根據本發明實施例之升壓電路的節點或信號的狀態列表。
第7圖係表示傳統升壓電路的節點或信號的狀態列表。
第8圖係表示根據本發明實施例之升壓電路的節點或信號之波形圖。
第9圖係表示根據本發明實施例之升壓電路的節點或信號之波形圖。
第10圖係表示根據本發明之升壓電路的其他組成實施例之圖式。
第11圖係表示根據本發明第2個實施例之升壓電路的組成圖。
100‧‧‧升壓電路
110‧‧‧輸出電路
120‧‧‧第一幫浦電路
130‧‧‧第二幫浦電路
140‧‧‧升壓控制電路
boost-1、boost-2‧‧‧升壓節點
C1、C2‧‧‧電容單元
DT1‧‧‧檢測信號
Kick、Kick-1、Kick-2、Kickb、Kickb-1、Kickb-2、clmpg、clmpg-1‧‧‧節點
OUT‧‧‧輸出
TN1、TP1、TN2、TP2、TN3、TP3、TN4、TP4、TN5、TP5、TN6、TP6、TN7、TP7、Pre1、Pre2‧‧‧電晶體
Vdd、Vss‧‧‧電壓

Claims (6)

  1. 一種升壓電路，包括：一輸出電路，包括：一第一傳送電路，根據用於控制電荷傳送的一第一傳送控制信號，傳送一第一升壓節點所累積的電荷至一第一輸出節點；一第一檢測電路，檢測上述第一輸出節點的電壓；一第一預充電電路，根據上述第一檢測電路之一第一檢測信號，對上述第一升壓電路節點以電荷預充電；以及一第一幫浦電路，包括：一第二傳送電路，根據用於控制電荷傳送之一第二傳送控制信號，傳送電荷至一第二輸出節點；以及一第一電容單元，耦接至上述第一升壓節點，且根據傳送至上述第二輸出節點的電荷對上述第一電壓節點的電位升壓；其中，上述第二傳送控制信號耦接至上述第一檢測信號。
  2. 如申請專利範圍第1項所述之升壓電路，其中上述第一幫浦電路更包括：一第二檢測電路，檢測上述第二輸出節點之電壓；以及一第二預充電電路，根據上述第二檢測電路之一第二檢測信號，對上述第二升壓電路節點以電荷預充電。
  3. 如申請專利範圍第2項所述之升壓電路，更包 括：一第二幫浦電路，包括：一第三傳送電路，根據用於控制電荷傳送之一第三傳送控制信號，傳送電荷至一第三輸出節點；以及一第二電容單元，耦接至上述第二升壓節點，且根據傳送至上述第三輸出節點的電荷對上述第二電壓節點的電位升壓；其中，上述升壓控制電路更根據上述第二輸出節點的電位控制上述第三傳送控制信號。
  4. 如申請專利範圍第2項所述之升壓電路，其中，當上述第一輸出節點達到一臨界值以上的時候，上述第一預充電電路停止對第一升壓節點的電荷預充電，並且上述第二傳送電路將上述第二升壓節點所蓄積的電荷傳送至上述第二輸出節點，將上述第一升壓節點的電位升壓。
  5. 如申請專利範圍第3項所述之升壓電路，其中，當上述第二輸出節點達到上述臨界值以上的時候，上述第二預充電電路停止對第二升壓節點的電荷預充電，並且上述第三傳送電路將電荷傳送至上述第三輸出節點，將上述第二升壓節點的電位升壓。
  6. 如申請專利範圍第1項所述之升壓電路，更包括複數個上述第一幫浦電路串聯。
TW100140856A 2011-06-27 2011-11-09 升壓電路 TWI430548B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141328A JP5587253B2 (ja) 2011-06-27 2011-06-27 昇圧回路

Publications (2)

Publication Number Publication Date
TW201301730A TW201301730A (zh) 2013-01-01
TWI430548B true TWI430548B (zh) 2014-03-11

Family

ID=47361284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100140856A TWI430548B (zh) 2011-06-27 2011-11-09 升壓電路

Country Status (5)

Country Link
US (2) US20120326770A1 (zh)
JP (1) JP5587253B2 (zh)
KR (1) KR101323859B1 (zh)
CN (1) CN102857098B (zh)
TW (1) TWI430548B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9344077B2 (en) * 2012-04-04 2016-05-17 Cree, Inc. High voltage driver
US8963576B2 (en) 2012-10-19 2015-02-24 Cree, Inc. Increased transition speed switching device driver
CN105159371B (zh) * 2014-06-06 2018-04-10 华邦电子股份有限公司 电压补偿装置和方法
TWI654822B (zh) 2017-11-27 2019-03-21 國立交通大學 能以低壓電晶體實現級數切換功能之高壓產生器
TWI669714B (zh) 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
CN110189786B (zh) * 2019-04-18 2020-10-02 上海华力集成电路制造有限公司 应用于闪存存储器的升压电路
US11381164B1 (en) * 2021-03-19 2022-07-05 Sandisk Technologies Llc Pre-charge technique for improved charge pump efficiency

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
TW533667B (en) * 2000-08-31 2003-05-21 Univ Illinois Multiple output dynamically regulated charge pump power converter
US6853566B2 (en) * 2002-04-18 2005-02-08 Ricoh Company, Ltd. Charge pump circuit and power supply circuit
TW200505162A (en) * 2003-04-14 2005-02-01 Sanyo Electric Co Charge pump circuit
JP2005012903A (ja) * 2003-06-18 2005-01-13 Sanyo Electric Co Ltd チャージポンプ回路
KR20050005037A (ko) * 2003-07-01 2005-01-13 삼성전자주식회사 반도체 장치용 차아지 펌핑회로
JP2005235315A (ja) 2004-02-19 2005-09-02 Elpida Memory Inc 昇圧回路
KR100689828B1 (ko) * 2005-01-24 2007-03-08 삼성전자주식회사 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
JP5011182B2 (ja) * 2008-03-24 2012-08-29 ルネサスエレクトロニクス株式会社 チャージポンプ回路
JP2010130136A (ja) * 2008-11-26 2010-06-10 Rohm Co Ltd オーディオ信号処理回路およびチャージポンプ回路の制御方法
JP2010283992A (ja) * 2009-06-04 2010-12-16 Elpida Memory Inc 電源電圧生成回路、及び半導体装置
JP2011083141A (ja) * 2009-10-08 2011-04-21 Renesas Electronics Corp 昇圧電源回路
JP5537307B2 (ja) * 2010-07-14 2014-07-02 ルネサスエレクトロニクス株式会社 チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム

Also Published As

Publication number Publication date
US8963624B2 (en) 2015-02-24
JP2013009538A (ja) 2013-01-10
TW201301730A (zh) 2013-01-01
CN102857098A (zh) 2013-01-02
KR101323859B1 (ko) 2013-10-31
JP5587253B2 (ja) 2014-09-10
US20120326770A1 (en) 2012-12-27
US20140035663A1 (en) 2014-02-06
KR20130001666A (ko) 2013-01-04
CN102857098B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TWI430548B (zh) 升壓電路
JPH05217372A (ja) 半導体メモリ装置
US7663428B2 (en) Boosting charge pump circuit
JP3623398B2 (ja) 昇圧電圧発生回路
JP2010119226A (ja) チャージポンプ回路
US20150214837A1 (en) Charge pump circuit
WO2004102780A1 (ja) 半導体集積回路装置
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
JP5211355B2 (ja) 電源回路及び携帯機器
US6992905B2 (en) High voltage generator having separate voltage supply circuit
US6700436B2 (en) Method and circuit for generating a high voltage
US7233194B2 (en) CMOS voltage booster circuits
US6864738B2 (en) CMOS voltage booster circuits
US6909318B2 (en) CMOS voltage booster circuit
KR102291175B1 (ko) 차지 펌프 회로, 반도체 장치 및 반도체 기억장치
KR20050029886A (ko) 반도체 메모리장치의 비트라인 균등화신호 구동회로
JPH09163720A (ja) 半導体装置
JP2004180391A (ja) 昇圧制御回路
JP2008011649A (ja) 半導体集積回路装置
KR960016103B1 (ko) 더블펌핑회로를 가지는 반도체집적회로의 승압보상회로
JP5292912B2 (ja) パルス昇圧回路、およびパルス昇圧方法
KR930003253B1 (ko) 워드선 구동신호 발생회로
KR20040024794A (ko) 반도체 메모리 시스템에서 승압전압 발생장치
JP2004304913A (ja) 昇圧回路
JPH06326583A (ja) 信号線対の電位シフト方法およびその回路