JP2004304913A - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP2004304913A JP2004304913A JP2003094807A JP2003094807A JP2004304913A JP 2004304913 A JP2004304913 A JP 2004304913A JP 2003094807 A JP2003094807 A JP 2003094807A JP 2003094807 A JP2003094807 A JP 2003094807A JP 2004304913 A JP2004304913 A JP 2004304913A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charge
- precharge
- circuit
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】昇圧回路において、昇圧に要する時間を短縮すること。
【解決手段】本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。
【選択図】 図2
【解決手段】本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、昇圧回路に関するものである。
【0002】
【従来の技術】
従来よりEEPROMやフラッシュメモリなどの半導体メモリは、メモリセルにデータを書込む際に電源電圧以上の高電圧の信号が必要となるために、電源電圧を昇圧させるための昇圧回路を内蔵している。
【0003】
この昇圧回路としては、プリチャージ回路を備えたチャージポンプ回路で構成したものが知られている(たとえば、特許文献1参照)。
【0004】
すなわち、図5に示すように、昇圧回路101は、電荷の転送によって昇圧を行うチャージポンプ回路102と、同チャージポンプ回路102での昇圧動作に要する時間を短縮するために所定の電位を予め上昇させておくプリチャージ回路103とで構成している。
【0005】
チャージポンプ回路102は、チャージコンデンサ104と電荷転送素子105(ダイオード接続したFET)とからなる電荷転送部106を複数段に直列接続し、奇数段目の電荷転送部106のチャージコンデンサ104に第1のクロック信号線107を接続する一方、偶数段目の電荷転送部106のチャージコンデンサ104に第2のクロック信号線108を接続している。ここで、第1及び第2のクロック信号線107,108には、逆相の第1のクロック信号及び第2のクロック信号がそれぞれ印加されている。
【0006】
そして、チャージポンプ回路102は、各段の電荷転送部106を逆相のクロック信号で駆動することによって各段のチャージコンデンサ104で蓄えた電荷を徐々に加算しながら後段の電荷転送部106へ転送して昇圧を行うようにしている。
【0007】
プリチャージ回路103は、各段の電荷転送部106のチャージコンデンサ104にプリチャージFET109のソース端子を接続し、同プリチャージFET109のドレイン端子とゲート端子に電源VCCを接続している。
【0008】
そして、プリチャージ回路103は、プリチャージFET109のゲート端子に印加される電源電圧Vccを基準電圧として動作し、この基準電圧よりもプリチャージFET109が有する閾値電圧Vthだけ電圧降下したプリチャージ電圧(Vcc−Vth)を生成し、このプリチャージ電圧を各段の電荷転送素子105に印加することで、電荷転送素子105の電圧を上昇させている。
【0009】
このように、昇圧回路101は、プリチャージ回路103によって各段のチャージコンデンサ104と電荷転送素子105との接続部の電圧を予め上昇させておくことで、昇圧に要する時間を短縮できるようにしている。
【0010】
【特許文献1】
特開2000−123587号公報
【0011】
【発明が解決しようとする課題】
ところが、上記従来の昇圧回路101にあっては、プリチャージ回路103を構成するプリチャージFET109のゲート端子を電源VCCに接続していたために、プリチャージ回路103での基準電圧が一定の電源電圧Vccとなっていた。
【0012】
そのため、プリチャージFET109が有する閾値電圧Vth分の電圧降下によって各段の電荷転送部106の電位を電源電圧Vccにまで上昇させておくことができず、最大でも電源電圧Vccから閾値電圧Vthだけ電圧降下したVcc−Vthまでしか上昇させておくことができなかった。
【0013】
これにより、チャージポンプ回路102にプリチャージ回路103を設けていても、プリチャージFET109の閾値電圧Vthの分だけチャージポンプ回路102での昇圧に要する時間を短縮することができなかった。
【0014】
特に、近年の電源電圧Vccの低電圧化に伴って低電圧で動作する半導体メモリなどに上記の昇圧回路101を使用した場合には、プリチャージFET109の閾値電圧Vthの分の電圧降下の影響が大きくなり、各段の電荷転送部106の電位を大幅に上昇させておくことができず、プリチャージ回路103を設けていてもチャージポンプ回路102での昇圧に要する時間を殆ど短縮することができなくなるおそれがあった。
【0015】
【課題を解決するための手段】
そこで、請求項1に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。
【0016】
また、請求項2に係る本発明では、前記請求項1に係る本発明において、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成することにした。
【0017】
また、請求項3に係る本発明では、前記請求項1又は請求項2に係る本発明において、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有することにした。
【0018】
【発明の実施の形態】
本発明に係る昇圧回路は、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とから構成している。
【0019】
しかも、プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部とから構成している。
【0020】
このように、本発明に係る昇圧回路では、基準電圧昇圧部を有しているため、この基準電圧昇圧部で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【0021】
特に、基準電圧をプリチャージ電圧生成部で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路での昇圧に要する時間を最小にすることができる。
【0022】
また、本発明では、上記基準電圧昇圧部を、チャージコンデンサに接続した互いに逆相のクロック信号を用いて昇圧を行うように構成している。
【0023】
そのため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0024】
また、本発明では、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有している。
【0025】
これは、出力電圧が所定値以上となった場合には、出力側の電荷転送部が十分にプリチャージされており、その電荷転送部に接続したプリチャージ回路を機能させる必要がなくなるからである。
【0026】
したがって、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【0027】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【0028】
本発明に係る昇圧回路1は、図1(ブロック図)及び図2(回路図)に示すように、チャージポンプ回路2とプリチャージ回路3とで構成している。
【0029】
チャージポンプ回路2は、チャージコンデンサ(第1のチャージコンデンサ4又は第2のチャージコンデンサ5)と電荷転送素子6とからなる電荷転送部7を複数段に直列接続するとともに、奇数段目の電荷転送部7の第1のチャージコンデンサ4に第1のクロック信号線8を接続する一方、偶数段目の電荷転送部7の第2のチャージコンデンサ5に第2のクロック信号線9を接続している。ここで、第1及び第2のクロック信号線8,9には、互いに逆相の第1のクロック信号CLK1及び第2のクロック信号CLK2がそれぞれ印加されている。
【0030】
また、プリチャージ回路3は、基準電圧に基づいて各段の電荷転送部7でのプリチャージ電圧を生成するプリチャージ電圧生成部10と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部11とから構成している。
【0031】
かかる昇圧回路1の具体的な回路構成について以下に説明する。
【0032】
チャージポンプ回路2は、第1のクロック信号CLK1を通電する第1のクロック信号線8と、第1のクロック信号CLK1とは逆相の第2のクロック信号CLK2を通電する第2のクロック信号線9とを有している。
【0033】
そして、チャージポンプ回路2は、第1のクロック信号線8に第1のチャージコンデンサ4の一端を接続するとともに、同チャージコンデンサ4の他端に電荷転送素子6としてのN型MOS構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【0034】
また、チャージポンプ回路2は、第2のクロック信号線9に第2のチャージコンデンサ5の一端を接続するとともに、同チャージコンデンサ5の他端に電荷転送素子6としてのN型MOS構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【0035】
さらに、チャージポンプ回路2は、第1のチャージコンデンサ4に接続した電荷転送素子6のソース端子を第2のチャージコンデンサ5に接続するとともに、第2のチャージコンデンサ5に接続した電荷転送素子6のソース端子を第1のチャージコンデンサ4に接続している。
【0036】
かかるチャージポンプ回路2は、従来と同様に、各段の電荷転送部7を逆相の第1及び第2のクロック信号CLK1,CLK2で駆動することによって各段の第1又は第2のチャージコンデンサ4,5で蓄えた電荷を徐々に加算しながら後段の電荷転送部7へ転送して昇圧を行っている。
【0037】
一方、プリチャージ回路3は、プリチャージ電圧生成部10に基準電圧昇圧部11を接続している。
【0038】
プリチャージ電圧生成部10は、N型MOS構造の電界効果トランジスタであるプリチャージFET12のドレイン端子に電源VCCを接続するとともに、ソース端子にチャージコンデンサ4,5を接続し、ゲート端子に基準電圧昇圧部11を接続している。
【0039】
基準電圧昇圧部11は、電源VCCにN型MOS構造の電界効果トランジスタである昇圧FET13のドレイン端子を接続するとともに、同昇圧FET13のソース端子とゲート端子とを短絡して前記プリチャージFET12のゲート端子と第3又は第4のチャージコンデンサ14,15の一端に接続し、さらには、第3のチャージコンデンサ14の他端を第2のクロック信号線9に接続する一方、第4のチャージコンデンサ15の他端を第1のクロック信号線8に接続している。
【0040】
また、基準電圧昇圧部11は、電源VCCにN型MOS構造の電界効果トランジスタであるクランプFET16のドレイン端子とゲート端子とを接続し、同クランプFET16のソース端子に前記プリチャージFET12のゲート端子に接続している。
【0041】
そして、基準電圧昇圧部11では、プリチャージFET12のゲート端子に印加する基準電圧を電源電圧よりも昇圧するようにしている。
【0042】
たとえば、第1のクロック信号CLK1が「H」(High状態:たとえば、電源電圧)で、第2のクロック信号CLK2が「L」(Low状態:たとえば、グランド電圧)の場合には、プリチャージFET12のゲート端子の電圧は昇圧FET13によって電源電圧Vccよりも昇圧FET13の閾値電圧Vthだけ降下した電圧Vcc−Vthになり、その後、第1のクロック信号CLK1が「L」で、第2のクロック信号CLK2が「H」に変化すると、第3のチャージコンデンサ14で生じる容量カップリングによってプリチャージFET12のゲート端子の基準電圧はもとの電圧Vcc−Vthよりも所定電圧αだけ上昇した電圧Vcc−Vth+αとなる。
【0043】
このときに、第3のチャージコンデンサ14の容量を適宜設定しておくことで、プリチャージFET12のゲート端子の基準電圧を電源電圧Vccよりも閾値電圧Vthだけ上昇した電圧Vcc+Vthにすることができる。なお、基準電圧昇圧部11では、クランプFET16を設けてプリチャージFET12のゲート端子の基準電圧が電圧Vcc+Vthよりも上昇しないようにしている。
【0044】
そして、プリチャージFET12のゲート端子の基準電圧を電圧Vcc+Vthにすると、プリチャージ電圧生成部10では、プリチャージFET12の閾値電圧Vth分の電圧降下によって、基準電圧である電圧Vcc+Vthよりも閾値電圧Vthだけ降下した電圧Vccをプリチャージ電圧として生成することになる。
【0045】
したがって、昇圧回路1では、プリチャージ電圧を電源電圧Vccと等しくすることができ、従来よりも昇圧に要する時間を短縮することができる。
【0046】
このように、上記昇圧回路1では、基準電圧昇圧部11で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部10で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路2での昇圧に要する時間を短縮することができる。
【0047】
特に、基準電圧をプリチャージ電圧生成部10で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路2での昇圧に要する時間を最小にすることができる。
【0048】
また、上記昇圧回路1では、第1及び第2のチャージコンデンサ4,5に接続した互いに逆相の第1及び第2のクロック信号CLK1,CLK2を用いて基準電圧を電源電圧以上に昇圧するようにしているため、チャージポンプ回路2で使用する第1及び第2のクロック信号CLK1,CLK2のほかに基準電圧を増大させるための専用のクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0049】
上記の昇圧回路1では、出力電圧が所定値以上となった場合には、出力側の電荷転送部7が既に十分にプリチャージされてしまうため、その電荷転送部7に接続したプリチャージ回路3を機能させる必要がなくなる。
【0050】
そこで、図3(ブロック図)及び図4(回路図)に示す昇圧回路21では、出力電圧が所定値以上となった場合に、複数段の電荷転送部7のうちの出力側の電荷転送部7に接続したプリチャージ電圧生成部10と基準電圧昇圧部11の動作を停止させるための動作停止部22を設けている。なお、本昇圧回路21において、上記昇圧回路1と同一の機能を有するものには、同一の符号を付している。
【0051】
かかる動作停止部22は、出力信号Voutと参照信号Vrefとをコンパレータ素子23に入力し、同コンパレータ素子23の出力をインバータ素子24で反転し、同インバータ素子24の出力を出力側の電荷転送部7の昇圧FET13とクランプFET16のドレイン端子に接続している。
【0052】
これにより、出力電圧が参照信号Vrefの電圧よりも低い場合には、出力側の電荷転送部7に電源電圧を印加する一方、出力電圧が参照信号Vrefの電圧よりも高い場合には、出力側の電荷転送部7に電源電圧を印加しないで、電荷転送部7の動作を停止させるようにしている。
【0053】
また、動作停止部22は、インバータ素子24の出力と第1のクロック信号CLK1とをナンド素子25に入力し、同ナンド素子25の出力をインバータ素子26で反転し、同インバータ素子26の出力を第2のチャージコンデンサ5に接続し、さらには、インバータ素子24の出力と第2のクロック信号CLK2とをナンド素子27に入力し、同ナンド素子27の出力をインバータ素子28で反転し、同インバータ素子28の出力を第1のチャージコンデンサ4に接続している。
【0054】
これにより、出力電圧が参照信号Vrefの電圧よりも低い場合には、出力側の電荷転送部7に第1及び第2のクロック信号CLK1,CLK2を印加する一方、出力電圧が参照信号Vrefの電圧よりも高い場合には、第1及び第2のクロック信号CLK1,CLK2をナンド素子25,27によってマスキングして出力側の電荷転送部7に第1及び第2のクロック信号CLK1,CLK2を印加しないで、電荷転送部7の動作を停止させるようにしている。
【0055】
このように、昇圧回路21では、動作停止部22により出力側のプリチャージ回路3の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路21での消費電力を少なくすることができる。
【0056】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【0057】
すなわち、請求項1に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有しているため、基準電圧昇圧部で基準電圧を電源電圧よりも増大させることができるので、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【0058】
また、請求項2に係る本発明では、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成しているため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0059】
また、請求項3に係る本発明では、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有しているため、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【図面の簡単な説明】
【図1】本発明に係る昇圧回路を示すブロック図。
【図2】同回路図。
【図3】他実施例としての昇圧回路を示すブロック図。
【図4】同回路図。
【図5】従来の昇圧回路を示す回路図。
【符号の説明】
1,21 昇圧回路
2 チャージポンプ回路
3 プリチャージ回路
4 第1のチャージコンデンサ
5 第2のチャージコンデンサ
6 電荷転送素子
7 電荷転送部
8 第1のクロック信号線
9 第2のクロック信号線
10 プリチャージ電圧生成部
11 基準電圧昇圧部
12 プリチャージFET
13 昇圧FET
14 第3のチャージコンデンサ
15 第4のチャージコンデンサ
16 クランプFET
22 動作停止部
【発明の属する技術分野】
本発明は、昇圧回路に関するものである。
【0002】
【従来の技術】
従来よりEEPROMやフラッシュメモリなどの半導体メモリは、メモリセルにデータを書込む際に電源電圧以上の高電圧の信号が必要となるために、電源電圧を昇圧させるための昇圧回路を内蔵している。
【0003】
この昇圧回路としては、プリチャージ回路を備えたチャージポンプ回路で構成したものが知られている(たとえば、特許文献1参照)。
【0004】
すなわち、図5に示すように、昇圧回路101は、電荷の転送によって昇圧を行うチャージポンプ回路102と、同チャージポンプ回路102での昇圧動作に要する時間を短縮するために所定の電位を予め上昇させておくプリチャージ回路103とで構成している。
【0005】
チャージポンプ回路102は、チャージコンデンサ104と電荷転送素子105(ダイオード接続したFET)とからなる電荷転送部106を複数段に直列接続し、奇数段目の電荷転送部106のチャージコンデンサ104に第1のクロック信号線107を接続する一方、偶数段目の電荷転送部106のチャージコンデンサ104に第2のクロック信号線108を接続している。ここで、第1及び第2のクロック信号線107,108には、逆相の第1のクロック信号及び第2のクロック信号がそれぞれ印加されている。
【0006】
そして、チャージポンプ回路102は、各段の電荷転送部106を逆相のクロック信号で駆動することによって各段のチャージコンデンサ104で蓄えた電荷を徐々に加算しながら後段の電荷転送部106へ転送して昇圧を行うようにしている。
【0007】
プリチャージ回路103は、各段の電荷転送部106のチャージコンデンサ104にプリチャージFET109のソース端子を接続し、同プリチャージFET109のドレイン端子とゲート端子に電源VCCを接続している。
【0008】
そして、プリチャージ回路103は、プリチャージFET109のゲート端子に印加される電源電圧Vccを基準電圧として動作し、この基準電圧よりもプリチャージFET109が有する閾値電圧Vthだけ電圧降下したプリチャージ電圧(Vcc−Vth)を生成し、このプリチャージ電圧を各段の電荷転送素子105に印加することで、電荷転送素子105の電圧を上昇させている。
【0009】
このように、昇圧回路101は、プリチャージ回路103によって各段のチャージコンデンサ104と電荷転送素子105との接続部の電圧を予め上昇させておくことで、昇圧に要する時間を短縮できるようにしている。
【0010】
【特許文献1】
特開2000−123587号公報
【0011】
【発明が解決しようとする課題】
ところが、上記従来の昇圧回路101にあっては、プリチャージ回路103を構成するプリチャージFET109のゲート端子を電源VCCに接続していたために、プリチャージ回路103での基準電圧が一定の電源電圧Vccとなっていた。
【0012】
そのため、プリチャージFET109が有する閾値電圧Vth分の電圧降下によって各段の電荷転送部106の電位を電源電圧Vccにまで上昇させておくことができず、最大でも電源電圧Vccから閾値電圧Vthだけ電圧降下したVcc−Vthまでしか上昇させておくことができなかった。
【0013】
これにより、チャージポンプ回路102にプリチャージ回路103を設けていても、プリチャージFET109の閾値電圧Vthの分だけチャージポンプ回路102での昇圧に要する時間を短縮することができなかった。
【0014】
特に、近年の電源電圧Vccの低電圧化に伴って低電圧で動作する半導体メモリなどに上記の昇圧回路101を使用した場合には、プリチャージFET109の閾値電圧Vthの分の電圧降下の影響が大きくなり、各段の電荷転送部106の電位を大幅に上昇させておくことができず、プリチャージ回路103を設けていてもチャージポンプ回路102での昇圧に要する時間を殆ど短縮することができなくなるおそれがあった。
【0015】
【課題を解決するための手段】
そこで、請求項1に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することにした。
【0016】
また、請求項2に係る本発明では、前記請求項1に係る本発明において、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成することにした。
【0017】
また、請求項3に係る本発明では、前記請求項1又は請求項2に係る本発明において、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有することにした。
【0018】
【発明の実施の形態】
本発明に係る昇圧回路は、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とから構成している。
【0019】
しかも、プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部とから構成している。
【0020】
このように、本発明に係る昇圧回路では、基準電圧昇圧部を有しているため、この基準電圧昇圧部で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【0021】
特に、基準電圧をプリチャージ電圧生成部で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路での昇圧に要する時間を最小にすることができる。
【0022】
また、本発明では、上記基準電圧昇圧部を、チャージコンデンサに接続した互いに逆相のクロック信号を用いて昇圧を行うように構成している。
【0023】
そのため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0024】
また、本発明では、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有している。
【0025】
これは、出力電圧が所定値以上となった場合には、出力側の電荷転送部が十分にプリチャージされており、その電荷転送部に接続したプリチャージ回路を機能させる必要がなくなるからである。
【0026】
したがって、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【0027】
以下に、本発明の具体的な実施の形態について図面を参照しながら説明する。
【0028】
本発明に係る昇圧回路1は、図1(ブロック図)及び図2(回路図)に示すように、チャージポンプ回路2とプリチャージ回路3とで構成している。
【0029】
チャージポンプ回路2は、チャージコンデンサ(第1のチャージコンデンサ4又は第2のチャージコンデンサ5)と電荷転送素子6とからなる電荷転送部7を複数段に直列接続するとともに、奇数段目の電荷転送部7の第1のチャージコンデンサ4に第1のクロック信号線8を接続する一方、偶数段目の電荷転送部7の第2のチャージコンデンサ5に第2のクロック信号線9を接続している。ここで、第1及び第2のクロック信号線8,9には、互いに逆相の第1のクロック信号CLK1及び第2のクロック信号CLK2がそれぞれ印加されている。
【0030】
また、プリチャージ回路3は、基準電圧に基づいて各段の電荷転送部7でのプリチャージ電圧を生成するプリチャージ電圧生成部10と、基準電圧を電源電圧よりも増大させる基準電圧昇圧部11とから構成している。
【0031】
かかる昇圧回路1の具体的な回路構成について以下に説明する。
【0032】
チャージポンプ回路2は、第1のクロック信号CLK1を通電する第1のクロック信号線8と、第1のクロック信号CLK1とは逆相の第2のクロック信号CLK2を通電する第2のクロック信号線9とを有している。
【0033】
そして、チャージポンプ回路2は、第1のクロック信号線8に第1のチャージコンデンサ4の一端を接続するとともに、同チャージコンデンサ4の他端に電荷転送素子6としてのN型MOS構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【0034】
また、チャージポンプ回路2は、第2のクロック信号線9に第2のチャージコンデンサ5の一端を接続するとともに、同チャージコンデンサ5の他端に電荷転送素子6としてのN型MOS構造の電界効果トランジスタのドレイン端子を接続しており、このドレイン端子をゲート端子に短絡させることで電界効果トランジスタをダイオード接続している。
【0035】
さらに、チャージポンプ回路2は、第1のチャージコンデンサ4に接続した電荷転送素子6のソース端子を第2のチャージコンデンサ5に接続するとともに、第2のチャージコンデンサ5に接続した電荷転送素子6のソース端子を第1のチャージコンデンサ4に接続している。
【0036】
かかるチャージポンプ回路2は、従来と同様に、各段の電荷転送部7を逆相の第1及び第2のクロック信号CLK1,CLK2で駆動することによって各段の第1又は第2のチャージコンデンサ4,5で蓄えた電荷を徐々に加算しながら後段の電荷転送部7へ転送して昇圧を行っている。
【0037】
一方、プリチャージ回路3は、プリチャージ電圧生成部10に基準電圧昇圧部11を接続している。
【0038】
プリチャージ電圧生成部10は、N型MOS構造の電界効果トランジスタであるプリチャージFET12のドレイン端子に電源VCCを接続するとともに、ソース端子にチャージコンデンサ4,5を接続し、ゲート端子に基準電圧昇圧部11を接続している。
【0039】
基準電圧昇圧部11は、電源VCCにN型MOS構造の電界効果トランジスタである昇圧FET13のドレイン端子を接続するとともに、同昇圧FET13のソース端子とゲート端子とを短絡して前記プリチャージFET12のゲート端子と第3又は第4のチャージコンデンサ14,15の一端に接続し、さらには、第3のチャージコンデンサ14の他端を第2のクロック信号線9に接続する一方、第4のチャージコンデンサ15の他端を第1のクロック信号線8に接続している。
【0040】
また、基準電圧昇圧部11は、電源VCCにN型MOS構造の電界効果トランジスタであるクランプFET16のドレイン端子とゲート端子とを接続し、同クランプFET16のソース端子に前記プリチャージFET12のゲート端子に接続している。
【0041】
そして、基準電圧昇圧部11では、プリチャージFET12のゲート端子に印加する基準電圧を電源電圧よりも昇圧するようにしている。
【0042】
たとえば、第1のクロック信号CLK1が「H」(High状態:たとえば、電源電圧)で、第2のクロック信号CLK2が「L」(Low状態:たとえば、グランド電圧)の場合には、プリチャージFET12のゲート端子の電圧は昇圧FET13によって電源電圧Vccよりも昇圧FET13の閾値電圧Vthだけ降下した電圧Vcc−Vthになり、その後、第1のクロック信号CLK1が「L」で、第2のクロック信号CLK2が「H」に変化すると、第3のチャージコンデンサ14で生じる容量カップリングによってプリチャージFET12のゲート端子の基準電圧はもとの電圧Vcc−Vthよりも所定電圧αだけ上昇した電圧Vcc−Vth+αとなる。
【0043】
このときに、第3のチャージコンデンサ14の容量を適宜設定しておくことで、プリチャージFET12のゲート端子の基準電圧を電源電圧Vccよりも閾値電圧Vthだけ上昇した電圧Vcc+Vthにすることができる。なお、基準電圧昇圧部11では、クランプFET16を設けてプリチャージFET12のゲート端子の基準電圧が電圧Vcc+Vthよりも上昇しないようにしている。
【0044】
そして、プリチャージFET12のゲート端子の基準電圧を電圧Vcc+Vthにすると、プリチャージ電圧生成部10では、プリチャージFET12の閾値電圧Vth分の電圧降下によって、基準電圧である電圧Vcc+Vthよりも閾値電圧Vthだけ降下した電圧Vccをプリチャージ電圧として生成することになる。
【0045】
したがって、昇圧回路1では、プリチャージ電圧を電源電圧Vccと等しくすることができ、従来よりも昇圧に要する時間を短縮することができる。
【0046】
このように、上記昇圧回路1では、基準電圧昇圧部11で基準電圧を電源電圧よりも増大させることで、プリチャージ電圧生成部10で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路2での昇圧に要する時間を短縮することができる。
【0047】
特に、基準電圧をプリチャージ電圧生成部10で生じる電圧降下分だけ電源電圧よりも増大させた場合には、プリチャージ電圧を最大値である電源電圧に設定することができ、チャージポンプ回路2での昇圧に要する時間を最小にすることができる。
【0048】
また、上記昇圧回路1では、第1及び第2のチャージコンデンサ4,5に接続した互いに逆相の第1及び第2のクロック信号CLK1,CLK2を用いて基準電圧を電源電圧以上に昇圧するようにしているため、チャージポンプ回路2で使用する第1及び第2のクロック信号CLK1,CLK2のほかに基準電圧を増大させるための専用のクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0049】
上記の昇圧回路1では、出力電圧が所定値以上となった場合には、出力側の電荷転送部7が既に十分にプリチャージされてしまうため、その電荷転送部7に接続したプリチャージ回路3を機能させる必要がなくなる。
【0050】
そこで、図3(ブロック図)及び図4(回路図)に示す昇圧回路21では、出力電圧が所定値以上となった場合に、複数段の電荷転送部7のうちの出力側の電荷転送部7に接続したプリチャージ電圧生成部10と基準電圧昇圧部11の動作を停止させるための動作停止部22を設けている。なお、本昇圧回路21において、上記昇圧回路1と同一の機能を有するものには、同一の符号を付している。
【0051】
かかる動作停止部22は、出力信号Voutと参照信号Vrefとをコンパレータ素子23に入力し、同コンパレータ素子23の出力をインバータ素子24で反転し、同インバータ素子24の出力を出力側の電荷転送部7の昇圧FET13とクランプFET16のドレイン端子に接続している。
【0052】
これにより、出力電圧が参照信号Vrefの電圧よりも低い場合には、出力側の電荷転送部7に電源電圧を印加する一方、出力電圧が参照信号Vrefの電圧よりも高い場合には、出力側の電荷転送部7に電源電圧を印加しないで、電荷転送部7の動作を停止させるようにしている。
【0053】
また、動作停止部22は、インバータ素子24の出力と第1のクロック信号CLK1とをナンド素子25に入力し、同ナンド素子25の出力をインバータ素子26で反転し、同インバータ素子26の出力を第2のチャージコンデンサ5に接続し、さらには、インバータ素子24の出力と第2のクロック信号CLK2とをナンド素子27に入力し、同ナンド素子27の出力をインバータ素子28で反転し、同インバータ素子28の出力を第1のチャージコンデンサ4に接続している。
【0054】
これにより、出力電圧が参照信号Vrefの電圧よりも低い場合には、出力側の電荷転送部7に第1及び第2のクロック信号CLK1,CLK2を印加する一方、出力電圧が参照信号Vrefの電圧よりも高い場合には、第1及び第2のクロック信号CLK1,CLK2をナンド素子25,27によってマスキングして出力側の電荷転送部7に第1及び第2のクロック信号CLK1,CLK2を印加しないで、電荷転送部7の動作を停止させるようにしている。
【0055】
このように、昇圧回路21では、動作停止部22により出力側のプリチャージ回路3の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路21での消費電力を少なくすることができる。
【0056】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【0057】
すなわち、請求項1に係る本発明では、チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有しているため、基準電圧昇圧部で基準電圧を電源電圧よりも増大させることができるので、プリチャージ電圧生成部で生成するプリチャージ電圧を増大させることができ、チャージポンプ回路での昇圧に要する時間を短縮することができる。
【0058】
また、請求項2に係る本発明では、前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成しているため、チャージポンプ回路で使用するクロック信号のほかに基準電圧を増大させるためのクロック信号を別個用意する必要がなくなり、回路規模の増大やそれに伴うコストの増大を防止することができる。
【0059】
また、請求項3に係る本発明では、前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有しているため、動作停止部により出力側のプリチャージ回路の動作を停止させることによって、これらの回路での電力消費を無くすことができ、昇圧回路での消費電力を少なくすることができる。
【図面の簡単な説明】
【図1】本発明に係る昇圧回路を示すブロック図。
【図2】同回路図。
【図3】他実施例としての昇圧回路を示すブロック図。
【図4】同回路図。
【図5】従来の昇圧回路を示す回路図。
【符号の説明】
1,21 昇圧回路
2 チャージポンプ回路
3 プリチャージ回路
4 第1のチャージコンデンサ
5 第2のチャージコンデンサ
6 電荷転送素子
7 電荷転送部
8 第1のクロック信号線
9 第2のクロック信号線
10 プリチャージ電圧生成部
11 基準電圧昇圧部
12 プリチャージFET
13 昇圧FET
14 第3のチャージコンデンサ
15 第4のチャージコンデンサ
16 クランプFET
22 動作停止部
Claims (3)
- チャージコンデンサと電荷転送素子とからなる電荷転送部を複数段に直列接続するとともに、各段の電荷転送部を逆相のクロック信号で駆動することによって昇圧を行うチャージポンプ回路と、各段の電荷転送部の電圧を予め上昇させておくプリチャージ回路とを有する昇圧回路において、
前記プリチャージ回路は、基準電圧に基づいて各段の電荷転送部でのプリチャージ電圧を生成するプリチャージ電圧生成部と、前記基準電圧を電源電圧よりも増大させる基準電圧昇圧部とを有することを特徴とする昇圧回路。 - 前記基準電圧昇圧部は、前記チャージコンデンサに接続した前記クロック信号を用いて昇圧を行うように構成したことを特徴とする請求項1に記載の昇圧回路。
- 前記プリチャージ回路は、出力電圧が所定値以上となった場合に、複数段の電荷転送部のうちの出力側の電荷転送部に接続したプリチャージ電圧生成部と基準電圧昇圧部の動作を停止させるための動作停止部を有することを特徴とする請求項1又は請求項2に記載の昇圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094807A JP2004304913A (ja) | 2003-03-31 | 2003-03-31 | 昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094807A JP2004304913A (ja) | 2003-03-31 | 2003-03-31 | 昇圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004304913A true JP2004304913A (ja) | 2004-10-28 |
Family
ID=33407294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003094807A Pending JP2004304913A (ja) | 2003-03-31 | 2003-03-31 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004304913A (ja) |
-
2003
- 2003-03-31 JP JP2003094807A patent/JP2004304913A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6525595B2 (en) | Booster, IC card having the same, and electronic equipment having the same | |
US9013229B2 (en) | Charge pump circuit | |
KR100834195B1 (ko) | 전하펌프 전원 공급장치 | |
US6023187A (en) | Voltage pump for integrated circuit and operating method thereof | |
JP2945879B2 (ja) | 電圧ポンプ回路 | |
WO2008008937A2 (en) | System and method for low voltage booster circuits | |
TWI427906B (zh) | 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器 | |
JPH06261538A (ja) | 高電圧チャ−ジ・ポンプ | |
US8018270B2 (en) | Charge pump circuit | |
US7663428B2 (en) | Boosting charge pump circuit | |
US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
TW201225539A (en) | High voltage generator and method of generating high voltage | |
CN110112916B (zh) | 一种电压倍增电路及系统 | |
JP6406947B2 (ja) | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 | |
KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
US6384669B2 (en) | High voltage charge pump circuit | |
KR100456593B1 (ko) | 저전압 승압 회로 | |
US11114937B2 (en) | Charge pump circuit | |
JP2004304913A (ja) | 昇圧回路 | |
US7233194B2 (en) | CMOS voltage booster circuits | |
JP3144491B2 (ja) | 直列コンデンサ昇圧回路 | |
JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
KR100663984B1 (ko) | 시스템 온 글래스(SoG)를 위한 소 면적 차지 펌프 회로 | |
US6909318B2 (en) | CMOS voltage booster circuit | |
JPH10228793A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |