KR20200017220A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20200017220A
KR20200017220A KR1020180092542A KR20180092542A KR20200017220A KR 20200017220 A KR20200017220 A KR 20200017220A KR 1020180092542 A KR1020180092542 A KR 1020180092542A KR 20180092542 A KR20180092542 A KR 20180092542A KR 20200017220 A KR20200017220 A KR 20200017220A
Authority
KR
South Korea
Prior art keywords
read
memory
count
group
counts
Prior art date
Application number
KR1020180092542A
Other languages
English (en)
Other versions
KR102668125B1 (ko
Inventor
정용일
신대석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180092542A priority Critical patent/KR102668125B1/ko
Priority claimed from KR1020180092542A external-priority patent/KR102668125B1/ko
Priority to US16/221,956 priority patent/US10553292B1/en
Priority to CN201811611423.1A priority patent/CN110825654B/zh
Publication of KR20200017220A publication Critical patent/KR20200017220A/ko
Application granted granted Critical
Publication of KR102668125B1 publication Critical patent/KR102668125B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 복수의 메모리 영역들을 포함하는 메모리 영역 그룹을 포함하는 저장 매체; 상기 복수의 메모리 영역들에 각각 대응하는 리드 카운트들 및 상기 메모리 영역 그룹에 대응하는 그룹 리드 카운트를 저장하는 메모리; 상기 복수의 메모리 영역들 중 제1 메모리 영역이 리드 액세스될 때, 상기 복수의 리드 카운트들 중 상기 제1 메모리 영역에 대응하는 제1 리드 카운트에 근거하여, 상기 그룹 리드 카운트를 증가시키고 상기 복수의 리드 카운트들 중 상기 제1 리드 카운트가 아닌 나머지 리드 카운트들을 감소시키도록 구성된 카운트 관리부; 및 상기 그룹 리드 카운트에 근거하여 상기 메모리 영역 그룹에 대해 신뢰성 관리 동작을 수행하도록 구성된 신뢰성 관리부를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 적은 메모리 용량으로 리드 카운트를 효율적으로 카운팅함으로써 데이터 신뢰성을 보장할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 영역들을 포함하는 메모리 영역 그룹을 포함하는 저장 매체; 상기 복수의 메모리 영역들에 각각 대응하는 리드 카운트들 및 상기 메모리 영역 그룹에 대응하는 그룹 리드 카운트를 저장하는 메모리; 상기 복수의 메모리 영역들 중 제1 메모리 영역이 리드 액세스될 때, 상기 복수의 리드 카운트들 중 상기 제1 메모리 영역에 대응하는 제1 리드 카운트에 근거하여, 상기 그룹 리드 카운트를 증가시키고 상기 복수의 리드 카운트들 중 상기 제1 리드 카운트가 아닌 나머지 리드 카운트들을 감소시키도록 구성된 카운트 관리부; 및 상기 그룹 리드 카운트에 근거하여 상기 메모리 영역 그룹에 대해 신뢰성 관리 동작을 수행하도록 구성된 신뢰성 관리부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 메모리 영역 그룹에 포함된 복수의 메모리 영역들 중 제1 메모리 영역을 리드 액세스하는 단계; 복수의 메모리 영역들에 각각 대응하는 복수의 리드 카운트들 중 상기 제1 메모리 영역에 대응하는 제1 리드 카운트에 근거하여, 상기 메모리 영역 그룹의 그룹 리드 카운트를 증가시키고 상기 복수의 리드 카운트들 중 상기 제1 리드 카운트가 아닌 나머지 리드 카운트들을 감소시키는 단계; 상기 그룹 리드 카운트에 근거하여 상기 메모리 영역 그룹에 대해 신뢰성 관리 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 적은 메모리 용량으로 리드 카운트를 효율적으로 카운팅함으로써 데이터 신뢰성을 보장할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 도1의 저장 매체를 더 구체적으로 도시한 블록도,
도3은 본 발명의 실시 예에 따른 도1의 메모리 시스템의 동작 방법을 도시한 순서도,
도4는 본 발명의 실시 예에 따른 도1의 카운트 관리부의 동작 방법을 도시한 순서도,
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 요청을 처리하기 위해서 저장 매체(120)를 액세스할 수 있다. 또한, 컨트롤러(110)는 호스트 장치의 요청과 무관하게 메모리 시스템(100)의 내부 관리 동작 또는 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 액세스할 수 있다. 저장 매체(120)로의 액세스는 라이트 액세스 및 리드 액세스를 포함할 수 있다. 즉, 컨트롤러(110)는 저장 매체(120)의 라이트 동작 및 리드 동작을 제어함으로써 저장 매체(120)를 라이트 액세스 및 리드 액세스할 수 있다.
컨트롤러(110)는 카운트 관리부(111), 신뢰성 관리부(112), 및 메모리(113)를 포함할 수 있다.
카운트 관리부(111)는 메모리(113)에 저장된 리드 카운트들(CT1~CT4) 및 그룹 리드 카운트(GCT1)를 관리할 수 있다. 그룹 리드 카운트(GCT1)는 저장 매체(120)에 포함된 메모리 영역 그룹(MRG1)에 대응하고, 리드 카운트들(CT1~CT4)은 메모리 영역 그룹(MRG1)에 포함된 메모리 영역들(MR1~MR4)에 각각 대응할 수 있다.
구체적으로, 카운트 관리부(111)는 메모리 영역들(MR1~MR4) 중, 예를 들어, 제1 메모리 영역(MR1)이 리드 액세스될 때, 리드 카운트들(CT1~CT4) 중 제1 메모리 영역(MR1)에 대응하는 제1 리드 카운트(CT1)에 근거하여, 그룹 리드 카운트(GCT1)를 증가시키고 리드 카운트들(CT1~CT4) 중 제1 리드 카운트(CT1)가 아닌 나머지 리드 카운트들(CT2~CT4)을 감소시킬 수 있다.
보다 구체적으로, 카운트 관리부(111)는 제1 메모리 영역(MR1)이 리드 액세스될 때, 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달한 경우, 그룹 리드 카운트(GCT1)를 증가시키고 나머지 리드 카운트들(CT2~CT4)을 감소시킬 수 있다.
제1 임계 값(TH1)은, 예를 들어, 리드 카운트들(CT1~CT4) 각각에 할당된 메모리 용량에 따른 리드 카운트들(CT1~CT4) 각각의 최댓값일 수 있다. 예를 들어, 리드 카운트들(CT1~CT4) 각각에 3비트가 할당된 경우, 제1 임계 값(TH1)은 7일 수 있다.
한편, 카운트 관리부(111)는 그룹 리드 카운트(GCT1)를 조정 값만큼 증가시키고, 나머지 리드 카운트들(CT2~CT4)을 조정 값만큼 감소시킬 수 있다. 즉, 그룹 리드 카운트(GCT1)의 증가 값과 나머지 리드 카운트들(CT2~CT4)의 감소 값은 동일할 수 있다. 예를 들어, 조정 값은 1일 수 있다. 다른 예로서, 조정 값은 리드 카운트들(CT1~CT4) 중 0이 아닌 최솟값일 수 있다.
실시 예에 따라, 카운트 관리부(111)는 나머지 리드 카운트들(CT2~CT4)을 감소시키기 위해서, 일단 모든 리드 카운트들(CT1~CT4)을 조정 값만큼 감소시킨 뒤, 제1 리드 카운트(CT1)만을 조정 값만큼 증가시킬 수 있다.
한편, 카운트 관리부(111)는 제1 메모리 영역(MR1)이 리드 액세스될 때, 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달하지 않은 경우, 제1 리드 카운트(CT1)만을 증가시킬 수 있다.
카운트 관리부(111)는 후술될 바와 같이, 신뢰성 관리부(112)가 신뢰성 관리 동작을 수행한 뒤, 리드 카운트들(CT1~CT4) 및 그룹 리드 카운트(GCT1)를 초기화시킬 수 있다.
신뢰성 관리부(112)는 그룹 리드 카운트(GCT1)에 근거하여 메모리 영역 그룹(MRG1)에 대해 신뢰성 관리 동작을 수행할 수 있다.
구체적으로, 신뢰성 관리부(112)는 그룹 리드 카운트(GCT1)가 제2 임계 값(TH2)에 도달한 경우, 메모리 영역 그룹(MRG1)에 대해 신뢰성 관리 동작을 수행할 수 있다. 신뢰성 관리부(112)는 신뢰성 관리 동작을 수행할 때, 메모리 영역들(MR1~MR4)에 저장된 유효 데이터를 하나 이상의 다른 메모리 영역들(미도시됨)로 이동시킬 수 있다.
제2 임계 값(TH2)은, 예를 들어, 그룹 리드 카운트(GCT1)에 할당된 메모리 용량에 따른 그룹 리드 카운트(GCT1)의 최댓값일 수 있다.
즉, 메모리 영역에 저장된 데이터는 메모리 영역에 대한 리드 액세스에 의해 조금씩 손상될 수 있기 때문에, 신뢰성 관리부(112)는 그룹 리드 카운트에 근거하여 데이터가 완전히 손상되기 전에 다른 메모리 영역으로 이동시킴으로써 데이터 신뢰성을 회복시킬 수 있다.
메모리(113)는 메모리 영역들(MR1~MR4)에 각각 대응하는 리드 카운트들(CT1~CT4) 및 메모리 영역 그룹(MRG1)에 대응하는 그룹 리드 카운트(GCT1)를 저장할 수 있다. 이때, 리드 카운트들(CT1~CT4) 각각에 할당된 메모리 용량은 그룹 리드 카운트(GCT1)에 할당된 메모리 용량보다 작을 수 있다.
실시 예에 따라, 제1 임계 값(TH1) 및 제2 임계 값(TH2)은 메모리(113)에 저장될 수 있다.
메모리(113)는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory) 등의 휘발성 메모리 장치를 포함할 수 있다. 실시 예에 따라, 메모리(113)는 레지스터, 플립플롭, 래치 등의 메모리 소자를 포함할 수 있다.
저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다. 저장 매체(120)는 메모리 영역들(MR1~MR4)을 포함하는 메모리 영역 그룹(MRG1)을 포함할 수 있다.
도2는 도1의 저장 매체(120)를 더 구체적으로 도시한 블록도이다.
도2를 참조하면, 저장 매체(120)는 비휘발성 메모리 장치들(NVM)을 포함할 수 있다. 컨트롤러(110)는 비휘발성 메모리 장치들(NVM)을 병렬로 액세스할 수 있다.
비휘발성 메모리 장치(NVM)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치들(NVM)은 메모리 영역들(MR)을 포함할 수 있다. 메모리 영역(MR)은, 예를 들어, 비휘발성 메모리 장치(NVM)가 소거 동작을 수행하는 단위일 수 있다. 다른 말로 하면, 메모리 영역(MR)에 저장된 데이터는 비휘발성 메모리 장치(NVM)의 소거 동작에 의해 한번에 소거될 수 있다. 다른 예로서, 메모리 영역(MR)은 비휘발성 메모리 장치(NVM)가 소거 동작을 수행하는 단위인 소거 메모리 단위들을 둘 이상 포함할 수 있다.
각 메모리 영역(MR)은 복수의 메모리 유닛들(MU)을 포함할 수 있다. 메모리 유닛(MU)은, 예를 들어, 비휘발성 메모리 장치(NVM)가 리드 동작을 수행하는 단위일 수 있다. 다른 말로 하면, 메모리 유닛(MU)에 저장된 데이터는 비휘발성 메모리 장치(NVM)의 리드 동작에 의해 한번에 리드될 수 있다.
메모리 영역들(MR)은 메모리 영역 그룹들(MRG)로 그룹핑될 수 있다. 이때, 각 메모리 영역 그룹(MRG)에 포함된 메모리 영역들(MR)은 비휘발성 메모리 장치들(NVM)에 각각 포함될 수 있다.
도1에 미도시되었지만, 메모리(113)는 도2의 메모리 영역들(MR)에 각각 대응하는 리드 카운트들 및 메모리 영역 그룹들(MRG)에 각각 대응하는 그룹 리드 카운트들을 저장하고, 카운트 관리부(111)는 메모리(113)에 저장된 리드 카운트들 및 그룹 리드 카운트들을 도1을 참조하여 리드 카운트들(CT1~CT4) 및 그룹 리드 카운트(GCT1)에 대해 설명한 바와 같이 관리할 수 있다.
정리하면, 어떤 메모리 영역(MR)을 리드 액세스하는 것은, 해당 메모리 영역(MR)에 포함된 타겟 메모리 유닛을 리드 액세스하는 것일 수 있다. 타겟 메모리 유닛이 리드 액세스될 때, 카운트 관리부(111)는 타겟 메모리 유닛을 포함하는 메모리 영역(MR)의 리드 카운트가 제1 임계 값(TH1)에 도달하지 않은 경우 해당 메모리 영역(MR)의 리드 카운트를 증가시킬 수 있다.
한편, 도2는 4개의 비휘발성 메모리 장치들(NVM) 및 4개의 메모리 영역 그룹들(MRG)을 도시하고, 각 메모리 영역 그룹(MRG)은 4개의 메모리 영역들(MR)을 포함하는 것으로 도시하지만, 본 발명의 실시 예는 이에 제한되지 않는다.
도3은 본 발명의 실시 예에 따른 도1의 메모리 시스템(100)의 동작 방법을 도시한 순서도이다.
도3을 참조하면, 단계(S110)에서, 컨트롤러(110)는 메모리 영역 그룹(MRG1)에 포함된 메모리 영역들(MR1~MR4) 중 제1 메모리 영역(MR1)을 리드 액세스할 수 있다.
단계(S120)에서, 카운트 관리부(111)는 메모리 영역들(MR1~MR4)에 대응하는 리드 카운트들(CT1~CT4) 중 제1 메모리 영역(MR1)에 대응하는 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달했는지 여부를 판단할 수 있다. 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달한 경우, 절차는 단계(S130)로 이동할 수 있다. 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달하지 않은 경우 절차는 단계(S170)로 이동할 수 있다.
단계(S130)에서, 카운트 관리부(111)는 메모리 영역 그룹(MRG1)에 대응하는 그룹 리드 카운트(GCT1)를 증가시키고 리드 카운트들(CT1~CT4) 중 제1 리드 카운트(CT1)가 아닌 나머지 리드 카운트들(CT2~CT4)을 감소시킬 수 있다. 카운트 관리부(111)는 그룹 리드 카운트(GCT1)를 조정 값만큼 증가시키고, 나머지 리드 카운트들(CT2~CT4)을 조정 값만큼 감소시킬 수 있다.
단계(S140)에서, 신뢰성 관리부(112)는 그룹 리드 카운트(GCT1)가 제2 임계 값(TH2)에 도달했는지 여부를 판단할 수 있다. 그룹 리드 카운트(GCT1)가 제2 임계 값(TH2)에 도달한 경우, 절차는 단계(S150)로 이동할 수 있다. 그룹 리드 카운트(GCT1)가 제2 임계 값(TH2)에 도달하지 않은 경우 절차는 종료될 수 있다.
단계(S150)에서, 신뢰성 관리부(112)는 메모리 영역 그룹(MRG1)에 대해 신뢰성 관리 동작을 수행할 수 있다. 신뢰성 관리부(112)는 신뢰성 관리 동작을 수행할 때, 메모리 영역들(MR1~MR4)에 저장된 유효 데이터를 하나 이상의 다른 메모리 영역들(MR1~MR4)로 이동시킬 수 있다.
단계(S160)에서, 카운트 관리부(111)는 리드 카운트들(CT1~CT4) 및 그룹 리드 카운트(GCT1)를 초기화시킬 수 있다. 그리고 절차는 종료될 수 있다.
단계(S120)에서, 제1 리드 카운트(CT1)가 제1 임계 값(TH1)에 도달하지 않은 경우, 단계(S170)에서, 카운트 관리부(111)는 제1 리드 카운트(CT1)를 증가시킬 수 있다. 그리고 절차는 종료될 수 있다.
도4는 본 발명의 실시 예에 따른 도1의 카운트 관리부(111)의 동작 방법을 도시한 순서도이다. 도4의 절차는 도3에서 단계(S130)의 구체적인 실시 예일 수 있다.
도4를 참조하면, 단계(S210)에서, 카운트 관리부(111)는 그룹 리드 카운트(GCT1)를 증가시킬 수 있다.
단계(S220)에서, 카운트 관리부(111)는 모든 리드 카운트들(CT1~CT4)을 감소시킬 수 있다.
단계(S230)에서, 카운트 관리부(111)는 제1 리드 카운트(CT1)만을 증가시킬 수 있다.
한편, 카운트 관리부(111)는 그룹 리드 카운트(GCT1)를 조정 값만큼 증가시키고, 모든 리드 카운트들(CT1~CT4)을 조정 값만큼 감소시키고, 제1 리드 카운트(CT1)만을 조정 값만큼 증가시킬 수 있다.
정리하면, 본 발명에 따르면, 컨트롤러(110)는 적은 메모리 용량으로 리드 카운트들(CT1~CT4)을 관리하면서, 신뢰성 관리 동작을 효율적으로 수행할 수 있다.
예를 들어, 만일 리드 카운트들(CT1~CT4)은 관리되지 않고, 그룹 리드 카운트(GCT1)만이 관리된다면, 메모리 영역들(MR1~MR4)에 대한 리드 액세스를 제대로 반영하지 못할 뿐만 아니라 신뢰성 관리 동작이 굳이 필요하지 않은 상황에서도 수행될 수 있다. 예를 들어, 메모리 영역들(MR1~MR4)에 대해 시퀀셜 리드 동작이 수행될 경우, 메모리 영역들(MR1~MR4)을 단지 한번씩 리드 액세스할 때, 그룹 리드 카운트(GCT1)는 4까지 증가하는 경우를 들 수 있다. 따라서, 그룹 리드 카운트(GCT1)에 근거한 신뢰성 관리 동작이 너무 빈번하게 수행될 수 있다.
반면에, 그룹 리드 카운트(GCT1)는 관리되지 않고, 메모리 영역들(MR1~MR4)의 리드 카운트들(CT1~CT4)만이 각각 관리된다면, 데이터가 손상되는 시점을 보다 정확하게 파악하여 필요한 신뢰성 관리 동작을 수행할 수 있다. 그러나, 리드 카운트들이 적절한 최댓값까지 증가할 수 있도록, 리드 카운트들에 매우 큰 메모리 용량을 할당해야 할 수 있다.
본 발명에 따르면, 메모리 영역들(MR1~MR4)의 리드 카운트들(CT1~CT4)에 대해 비교적 적은 메모리 용량이 할당될 수 있다. 즉, 리드 카운트들(CT1~CT4) 각각의 최댓값은 비교적 작을 수 있다. 그러나, 그룹 리드 카운트(GCT1)가 증가될 때마다 리드 카운트들(CT1~CT4)이 감소되므로 최댓값이 작은 것은 문제되지 않을 것이다.
또한, 그룹 리드 카운트(GCT1)가 증가될 때마다 리드 카운트들(CT1~CT4)이 감소되면 그룹 리드 카운트(GCT1)의 불필요한 증가를 억제시키므로 신뢰성 관리 동작이 빈번하게 수행되는 것을 방지할 수 있다. 예를 들어, 메모리 영역들(MR1~MR4)에 대해 시퀀셜 리드 동작이 계속 수행될 경우, 그룹 리드 카운트(GCT1)는 모든 리드 카운트들(CT1~CT4)이 제1 임계 값에 각각 도달한 뒤, 제1 메모리 영역에 대한 리드 액세스에 응답하여 증가할 수 있다. 이때 나머지 메모리 영역들(MR2~MR4)의 리드 카운트들(CT2~CT4)은 감소할 것이다. 따라서, 그룹 리드 카운트(GCT1)는 나머지 메모리 영역들(MR2~MR4)에 대한 리드 액세스가 각각 수행된 뒤, 다시 제1 메모리 영역에 대한 리드 액세스에 응답하여 비로소 증가할 수 있다. 즉, 그룹 리드 카운트(GCT1)는 메모리 영역들(MR1~MR4)을 리드 액세스할 때마다 증가되지 않으므로, 그룹 리드 카운트(GCT1)에 근거한 신뢰성 관리 동작이 억제될 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 도1의 카운트 관리부(111) 및 신뢰성 관리부(112)를 포함할 수 있다. 따라서, 컨트롤 유닛(1212)은 도1의 카운트 관리부(111) 및 신뢰성 관리부(112)의 동작 방법에 따라 동작할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 5의 SSD(1200), 도 6의 메모리 시스템(2200), 도 7의 메모리 시스템(3200)으로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 9를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 카운트 관리부
112: 신뢰성 관리부
113; 메모리
120: 저장 매체
MR1~MR4: 메모리 영역들

Claims (17)

  1. 복수의 메모리 영역들을 포함하는 메모리 영역 그룹을 포함하는 저장 매체;
    상기 복수의 메모리 영역들에 각각 대응하는 리드 카운트들 및 상기 메모리 영역 그룹에 대응하는 그룹 리드 카운트를 저장하는 메모리;
    상기 복수의 메모리 영역들 중 제1 메모리 영역이 리드 액세스될 때, 상기 복수의 리드 카운트들 중 상기 제1 메모리 영역에 대응하는 제1 리드 카운트에 근거하여, 상기 그룹 리드 카운트를 증가시키고 상기 복수의 리드 카운트들 중 상기 제1 리드 카운트가 아닌 나머지 리드 카운트들을 감소시키도록 구성된 카운트 관리부; 및
    상기 그룹 리드 카운트에 근거하여 상기 메모리 영역 그룹에 대해 신뢰성 관리 동작을 수행하도록 구성된 신뢰성 관리부를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 카운트 관리부는 상기 제1 메모리 영역이 리드 액세스될 때, 상기 제1 리드 카운트가 제1 임계 값에 도달한 경우, 상기 그룹 리드 카운트를 증가시키고 상기 나머지 리드 카운트들을 감소시키는 메모리 시스템.
  3. 제1항에 있어서,
    상기 카운트 관리부는 상기 제1 메모리 영역이 리드 액세스될 때, 상기 제1 리드 카운트가 제1 임계 값에 도달하지 않은 경우, 상기 제1 리드 카운트를 증가시키는 메모리 시스템.
  4. 제1항에 있어서,
    상기 카운트 관리부는 상기 나머지 리드 카운트들을 감소시키기 위해서, 상기 복수의 리드 카운트들을 감소시키고, 상기 제1 리드 카운트를 증가시키는 메모리 시스템.
  5. 제1항에 있어서,
    상기 카운트 관리부는 상기 그룹 리드 카운트를 조정 값만큼 증가시키고, 상기 나머지 리드 카운트들을 상기 조정 값만큼 감소시키는 메모리 시스템.
  6. 제1항에 있어서,
    상기 신뢰성 관리부는 상기 그룹 리드 카운트가 제2 임계 값에 도달한 경우, 상기 신뢰성 관리 동작을 수행하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 신뢰성 관리부는 상기 신뢰성 관리 동작을 수행할 때, 상기 복수의 메모리 영역들에 저장된 유효 데이터를 하나 이상의 다른 메모리 영역들로 이동시키는 메모리 시스템.
  8. 제1항에 있어서,
    상기 카운트 관리부는 상기 신뢰성 관리 동작을 수행한 뒤, 상기 복수의 리드 카운트들 및 상기 그룹 리드 카운트를 초기화시키는 메모리 시스템.
  9. 제1항에 있어서,
    상기 저장 매체는 병렬로 액세스가능한 복수의 비휘발성 메모리 장치들을 포함하고,
    상기 복수의 메모리 영역들은 상기 복수의 비휘발성 메모리 장치들에 각각 포함되는 메모리 시스템.
  10. 메모리 영역 그룹에 포함된 복수의 메모리 영역들 중 제1 메모리 영역을 리드 액세스하는 단계;
    복수의 메모리 영역들에 각각 대응하는 복수의 리드 카운트들 중 상기 제1 메모리 영역에 대응하는 제1 리드 카운트에 근거하여, 상기 메모리 영역 그룹의 그룹 리드 카운트를 증가시키고 상기 복수의 리드 카운트들 중 상기 제1 리드 카운트가 아닌 나머지 리드 카운트들을 감소시키는 단계;
    상기 그룹 리드 카운트에 근거하여 상기 메모리 영역 그룹에 대해 신뢰성 관리 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 그룹 리드 카운트를 증가시키고 상기 리드 카운트들을 감소시키는 단계는,
    상기 제1 리드 카운트가 제1 임계 값에 도달했을 때, 상기 그룹 리드 카운트를 증가시키고 상기 리드 카운트들을 감소시키는 단계를 포함하는 메모리 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 제1 리드 카운트가 제1 임계 값에 도달하지 않았을 때, 상기 제1 리드 카운트를 증가시키는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 나머지 리드 카운트들을 감소시키는 단계는,
    상기 복수의 리드 카운트들을 감소시키는 단계; 및
    상기 제1 리드 카운트를 증가시키는 단계를 포함하는 메모리 시스템의 동작 방법.
  14. 제10항에 있어서,
    상기 그룹 리드 카운트를 증가시키고 상기 나머지 리드 카운트들을 감소시키는 단계는,
    상기 그룹 리드 카운트를 조정 값만큼 증가시키고, 상기 나머지 리드 카운트들을 상기 조정 값만큼 감소시키는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. 제10항에 있어서,
    상기 신뢰성 관리 동작을 수행하는 단계는,
    상기 그룹 리드 카운트가 제2 임계 값에 도달한 경우, 상기 신뢰성 관리 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  16. 제10항에 있어서,
    상기 신뢰성 관리 동작을 수행하는 단계는,
    상기 복수의 메모리 영역들에 저장된 유효 데이터를 하나 이상의 다른 메모리 영역들로 이동시키는 단계를 포함하는 메모리 시스템의 동작 방법.
  17. 제10항에 있어서,
    상기 신뢰성 관리 동작을 수행한 뒤, 상기 복수의 리드 카운트들 및 상기 그룹 리드 카운트를 초기화시키는 단계를 더 포함하는 메모리 시스템의 동작 방법.
KR1020180092542A 2018-08-08 2018-08-08 메모리 시스템 및 그것의 동작 방법 KR102668125B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180092542A KR102668125B1 (ko) 2018-08-08 메모리 시스템 및 그것의 동작 방법
US16/221,956 US10553292B1 (en) 2018-08-08 2018-12-17 Memory system with memory region read counts and a memory group read count and operating method thereof
CN201811611423.1A CN110825654B (zh) 2018-08-08 2018-12-27 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092542A KR102668125B1 (ko) 2018-08-08 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20200017220A true KR20200017220A (ko) 2020-02-18
KR102668125B1 KR102668125B1 (ko) 2024-05-23

Family

ID=

Also Published As

Publication number Publication date
CN110825654B (zh) 2023-04-07
CN110825654A (zh) 2020-02-21
US10553292B1 (en) 2020-02-04
US20200051647A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US11101017B2 (en) Memory system and test system
KR20190022987A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20230273748A1 (en) Memory system, operating method thereof and computing system
US20200150898A1 (en) Memory system and operating method thereof
US20200125285A1 (en) Memory system and operating method thereof
US11347634B2 (en) Memory system performing write-same operation and operating method thereof
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
KR20190121461A (ko) 전자 장치
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190035280A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210141159A (ko) 메모리 시스템
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
US10776008B2 (en) Memory system and operating method thereof
CN111488296B (zh) 存储器系统
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
US20190187901A1 (en) Memory system and operating method thereof
KR20200078101A (ko) 메모리 시스템 및 그것의 동작 방법
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
US20210223956A1 (en) Memory system and data processing system including the same
US20220156184A1 (en) Memory system
KR20220111485A (ko) 메모리 시스템 및 그것의 동작 방법
KR20230001257A (ko) 메모리 시스템
KR20200072620A (ko) 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right