KR102416939B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102416939B1
KR102416939B1 KR1020170136234A KR20170136234A KR102416939B1 KR 102416939 B1 KR102416939 B1 KR 102416939B1 KR 1020170136234 A KR1020170136234 A KR 1020170136234A KR 20170136234 A KR20170136234 A KR 20170136234A KR 102416939 B1 KR102416939 B1 KR 102416939B1
Authority
KR
South Korea
Prior art keywords
data
page
stored
lsb
msb
Prior art date
Application number
KR1020170136234A
Other languages
English (en)
Other versions
KR20190044174A (ko
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170136234A priority Critical patent/KR102416939B1/ko
Priority to US15/997,057 priority patent/US10564896B2/en
Priority to CN201810919857.1A priority patent/CN109697137B/zh
Publication of KR20190044174A publication Critical patent/KR20190044174A/ko
Application granted granted Critical
Publication of KR102416939B1 publication Critical patent/KR102416939B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는, 복수의 페이지들을 포함하도록 구성된 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함할 수 있고, 컨트롤러는, 제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장한 뒤, 제1 조건을 만족하는 때, 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 제1 데이터를 저장하고, 제1 데이터가 제1 MSB 페이지에 저장되는 시점 이후에 제2 데이터를 제1 MSB 페이지에 저장할 수 있다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브를 포함한다.
본 발명의 실시 예는, MLC(Multi Level Cell) 환경에서 SPO(Sudden Power Off) 등의 예상하지 못하는 상황이 발생했을 때 데이터의 유실을 방지할 수 있는 데이터 저장 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 복수의 페이지들을 포함하도록 구성된 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러를 포함할 수 있고, 컨트롤러는, 제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장한 뒤, 제1 조건을 만족하는 때, 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 제1 데이터를 저장하고, 제1 데이터가 제1 MSB 페이지에 저장되는 시점 이후에 제2 데이터를 제1 MSB 페이지에 저장할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장하는 단계 및 제1 데이터를 제1 LSB 페이지에 저장하는 시점에 제2 데이터가 존재하지 않는 때, 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 제1 데이터를 저장하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 컨트롤러가 제1 데이터에 대한 제1 LSB(Least Significant Bit) 페이지로의 제1 저장 명령을 비휘발성 메모리 장치로 전송하는 단계, 제1 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제1 데이터를 제1 LSB 페이지에 저장하는 단계, 제1 조건을 만족하는 때, 컨트롤러가, 제1 데이터에 대한 제1 LSB 페이지와 동일한 제1 워드라인에 연결되는 제1 MSB(Most Significant Bit) 페이지로의 제2 저장 명령을 비휘발성 메모리 장치로 전송하는 단계, 비휘발성 메모리 장치가, 제2 저장 명령에 근거하여, 제1 MSB 페이지에 제1 데이터를 저장하는 단계, 컨트롤러가, 제2 데이터에 대한 제1 MSB 페이지로의 제3 저장 명령을 비휘발성 메모리 장치로 전송하는 단계 및 제3 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제2 데이터를 제1 MSB 페이지에 저장하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, LSB 페이지에 저장된 데이터를 MSB 페이지에 저장함으로써, 셀들의 문턱 전압 분포를 이동시켜 데이터의 유실을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 도시한 블록도이다.
도 2 및 도 3은 본 발명의 실시 예에 따라 LSB 및 MSB 페이지에 데이터가 저장되는 데이터 저장 장치를 설명하기 위한 도면이다.
도 4는 LSB 페이지에 데이터가 저장된 후, MSB 페이지에 데이터가 저장될 때 셀들의 문턱 전압 분포의 변화를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따라, LSB 페이지에 저장된 데이터가 MSB 페이지에 저장될 때, 셀들의 문턱 전압 분포의 변화를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 개략적으로 도시한 블록도이다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(미도시)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210) 및 랜덤 액세스 메모리(220)를 포함할 수 있다.
컨트롤 유닛(210)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(210)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(220)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어(FW)를 구동하고, 내부의 기능 블럭들 및 비휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(220)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어(FW)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(FW)의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
도 1을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치(100)는, 복수의 페이지들(P1~Pn)을 포함하도록 구성된 비휘발성 메모리 장치(300) 및 비휘발성 메모리 장치(300)의 동작을 제어하도록 구성된 컨트롤러(200)를 포함할 수 있다.
도 2 및 도 3은 본 발명의 실시 예에 따라 LSB 및 MSB 페이지에 데이터가 저장되는 데이터 저장 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 컨트롤러는, 제1 데이터(DT1)를 제1 LSB(Least Significant Bit) 페이지(370)에 저장한 뒤, 제1 조건을 만족하는 때, 제1 LSB 페이지(370)와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지(380)에 제1 데이터(DT1)를 저장할 수 있고, 제1 데이터(DT1)가 제1 MSB 페이지(380)에 저장되는 시점 이후에 제2 데이터(DT2)를 제1 MSB 페이지(380)에 저장할 수 있다. 구체적으로, n번째 워드라인(WL(n))에 연결되는 제1 LSB 페이지(370)에 제1 데이터(DT1)가 저장될 수 있고, 제1 LSB 페이지(370)와 동일한 n번째 워드라인(WL(n))에 연결되는 제1 MSB 페이지(380)에 제1 데이터(DT1) 및 제2 데이터(DT2)가 저장될 수 있다. 구체적으로, (a)제1 LSB 페이지(370)에 제1 데이터(DT1)가 저장될 수 있고, (b)제1 조건을 만족하는 때, 제1 데이터(DT1)가 제1 MSB 페이지(380)에 저장될 수 있다. 이 후, (c)제2 데이터(DT2)에 대한 라이트 명령에 근거하여, 제2 데이터(DT2)가 제1 MSB 페이지(380)에 저장될 수 있다.
제1 조건은, 제1 데이터(DT1)를 제1 LSB 페이지(370)에 저장했을 때, 제2 데이터(DT2)가 존재하지 않는 조건일 수 있다. 또한, 제1 조건은, 제1 데이터(DT1)를 제1 LSB 페이지(370)로 저장한 후, 기준 시간이 경과한 시점까지 제2 데이터(DT2)가 존재하지 않는 조건일 수 있다. 다만, 이에 한정되지는 아니하고 제1 조건은 언제든지 설정 또는 변경이 가능하다.
예시적으로 제0 워드라인(WL0) 내지 제(n-1) 워드라인(WL(n-1))에 연결된 LSB 페이지 및 MSB 페이지에 데이터가 라이트된 상태로 도시하였으나, 데이터가 라이트되지 않은 페이지가 존재할 수 있다.
도 3을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치는, n번째 워드라인(WL(n))에 연결되는 제1 LSB 페이지(370)에 제1 데이터(DT1)가 저장되고, (n+1)번째 워드라인(WL(n+1))에 연결되는 제2 LSB 페이지(371)에 제3 데이터(DT3)가 저장될 수 있고, 제2 LSB 페이지(371)와 동일한 (n+1)번째 워드라인(WL(n+1))에 연결되는 제2 MSB 페이지(381)에 제3 데이터(DT3) 및 제4 데이터(DT4)가 저장될 수 있다. 구체적으로, (a)제2 LSB 페이지(371)에 제3 데이터(DT3)가 저장될 수 있고, (b)제2 조건을 만족하는 때, 제3 데이터(DT3)가 제2 MSB 페이지(381)에 저장될 수 있다. 이 후, (c)제4 데이터(DT4)에 대한 라이트 명령에 근거하여, 제4 데이터(DT4)가 제2 MSB 페이지(381)에 저장될 수 있다.
(b) 및 (c)에서는 제1 MSB 페이지(380)에 제2 데이터(DT2)가 저장된 것으로 도시하였으나, 이는 예시적인 것으로 제2 MSB 페이지(381)에 제3 데이터(DT3) 또는 제4 데이터(DT4)가 저장될 때, 제1 MSB 페이지(380)에는 데이터가 저장되지 않은 상태일 수 있다.
제2 조건은, 제3 데이터(DT3)를 제2 LSB 페이지(371)에 저장했을 때, 제4 데이터(DT4)가 존재하지 않는 조건일 수 있다. 또한, 제2 조건은, 제3 데이터(DT3)를 제2 LSB 페이지(371)로 저장한 후, 기준 시간이 경과한 시점까지 제4 데이터(DT4)가 존재하지 않는 조건일 수 있다. 다만, 이에 한정되지는 아니하고 제2 조건은 언제든지 설정 또는 변경이 가능하다.
예시적으로 제0 워드라인(WL0) 내지 제(n-1) 워드라인(WL(n-1))에 연결된 LSB 페이지 및 MSB 페이지에 데이터가 라이트된 상태로 도시하였으나, 데이터가 라이트되지 않은 페이지가 존재할 수 있다. 또한, 제1 MSB 페이지(380)에 데이터가 라이트되지 않은 것으로 도시하였으나, 이는 예시적인 경우이고, 제1 데이터(DT1) 또는 제2 데이터(DT2)가 제1 MSB 페이지(380)에 저장된 상태에서도 동일하게 도 3의 (a) 내지 (c)가 적용될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 제n+1 워드라인(WL(n+1))은 제n 워드라인(WL(n))에 인접한 워드라인일 수 있다. 즉, 제1 LSB 페이지(370)에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 LSB 페이지는 제2 LSB 페이지(371)일 수 있고, 마찬가지로 제1 MSB 페이지(380)에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 MSB 페이지는 제2 MSB 페이지(381)일 수 있다.
또한, 본 발명의 실시 예에 따른 컨트롤러는, 제2 데이터(DT2)를 제1 MSB 페이지(380)에 저장하기 전에, 제3 데이터(DT3)를 제2 LSB 페이지(371)에 저장할 수 있다.
도 4는 LSB 페이지에 데이터가 저장된 후, MSB 페이지에 데이터가 저장될 때 셀들의 문턱 전압 분포의 변화를 설명하기 위한 도면이다.
메모리 셀은 데이터가 저장됨에 따라 일정한 문턱 전압을 형성하게 됨으로써 인접한 메모리 셀에 간섭 효과를 미칠 수 있다. 간섭을 받는 메모리 셀은, 데이터가 저장될 때 형성된 문턱 전압과 다른 문턱 전압을 가지게 될 수 있고, 도시된 바와 같이 시프트(shift)된 문턱 전압 분포를 형성할 수 있다. 간섭 효과가 클 수록 문턱 전압의 변화가 클 수 있고, 결국, 메모리 셀에 저장된 데이터는 변경 또는 손실될 수 있다.
도 4를 참조하면, 메모리 셀은 일단 LSB 페이지에 데이터가 저장되고, LSB 데이터가 저장된 상태에서 동일한 워드라인에 연결된 MSB 페이지에 데이터가 추가적으로 저장될 수 있다.
(a)소거 상태였던 메모리 셀은 저장되는 LSB 데이터에 따라서 문턱 전압 분포(VD1) 또는 문턱 전압 분포(VD2)를 형성할 수 있다. 메모리 셀의 문턱 전압은 LSB 데이터 "1"이 저장되는 경우 문턱 전압 분포(VD1)를 형성할 수 있고, LSB 데이터 "0"이 저장되는 경우 문턱 전압 분포(VD2)를 형성할 수 있다. 메모리 셀에 저장된 LSB 데이터는 LSB 페이지를 구성할 수 있다.
(b)LSB 페이지에 "1"이 저장되는 경우 문턱 전압 분포(VD1)는, 공통 워드라인에 연결되는 MSB 페이지에 "0"이 저장될 때 상향될 수 있는데, 이 때 문턱 전압 분포(VD1)가 상향되는 과정에서 문턱 전압 분포(VD2)와의 중복 구간(400)이 생길 수 있다. 즉, 도시된 바와 같이 문턱 전압 분포(VD12')와 문턱 전압 분포(VD2)와의 중복구간(400)이 발생할 수 있다.
(c) LSB 데이터가 저장된 메모리 셀은 추가적으로 저장되는 MSB 데이터에 따라서 문턱 전압 분포(VD11, VD12, VD21, VD22)를 형성할 수 있다. 예를 들어, LSB 데이터 "1"이 저장된 메모리 셀의 문턱 전압은 MSB 데이터 "1"이 추가적으로 저장되는 경우 문턱 전압 분포(VD11)를 형성할 수 있고, MSB 데이터 "0"이 추가적으로 저장되는 경우 문턱 전압 분포(VD12)를 형성하도록 상향될 수 있다. 또한, LSB 데이터 "0"이 저장된 메모리 셀의 문턱 전압은 MSB 데이터 "0"이 추가적으로 저장되는 경우 문턱 전압 분포(VD21)를 형성할 수 있고, MSB 데이터 "1"이 추가적으로 저장되는 경우 문턱 전압 분포(VD22)를 형성하도록 상향될 수 있다. 메모리 셀에 저장된 MSB 데이터는 MSB 페이지를 구성할 수 있다.
도 4의 (b)과정, 즉 중복 구간(400)이 생긴 시점에서 SPO(Sudden Power Off)가 발생한다면, LSB에 저장되어 있던 데이터가 유실될 수 있고, 유실된 데이터에 대한 복구가 어려울 수 있다. 이에 LSB 페이지에 저장된 데이터를 다른 블록으로 백업하거나, 데이터가 저장된 LSB 페이지와 공통 워드라인에 연결되는 MSB 페이지를 비워두고 다른 워드라인에 연결되는 LSB 페이지에 다음 데이터를 저장하는 방식으로 상술한 문제점에 대응할 수 있으나, 이러한 방법은 추가적인 블록이 소모되거나, MSB 페이지가 사용되지 않고 방치될 수 있고, 이에 따라 전체적인 효율이 떨어질 수 있다.
도 5는 본 발명의 실시 예에 따라, LSB 페이지에 저장된 데이터가 MSB 페이지에 저장될 때, 셀들의 문턱 전압 분포의 변화를 설명하기 위한 도면이다. 이하에서, 도 5를 참조하여 본 발명의 실시 예에 따른 데이터 저장 장치가 데이터를 저장하는 과정을 설명한다.
(a)소거 상태였던 메모리 셀은 저장되는 LSB 데이터에 따라서 문턱 전압 분포(VD1) 또는 문턱 전압 분포(VD2)를 형성할 수 있다. 메모리 셀의 문턱 전압은 LSB 데이터 "1"이 저장되는 경우 문턱 전압 분포(VD1)를 형성할 수 있고, LSB 데이터 "0"이 저장되는 경우 문턱 전압 분포(VD2)를 형성할 수 있다. 메모리 셀에 저장된 LSB 데이터는 LSB 페이지를 구성할 수 있다.
(b)LSB페이지에 데이터가 저장된 후, 동일한 워드라인에 연결된 MSB 페이지에 데이터가 저장되는 과정에서, 도 3(b)에 도시된 중복 구간(400)의 발생을 방지하기 위하여, 본 발명의 실시 예는 MSB 페이지에 LSB 페이지에 저장된 데이터와 동일한 데이터를 저장할 수 있다. 예를 들면, LSB 페이지에 "1"이 저장된 경우, MSB 페이지에 "1"을 저장할 수 있고, LSB 페이지에 "0"이 저장된 경우, MSB 페이지에 "0"을 저장할 수 있다. 이 과정에서, LSB 페이지에만 데이터가 저장된 경우보다 문턱 전압분포가 향상될 수 있다. 구체적으로, LSB 페이지에 "1"이 저장된 경우, 문턱 전압 분포(VD1)에서 문턱 전압 분포(VD11)으로 상향될 수 있고, LSB 페이지에 "0"이 저장된 경우, 문턱 전압 분포(VD2)에서 문턱 전압 분포(VD21)로 상향될 수 있다.
(c) 본 발명의 실시 예에 따르면, 문턱 전압 분포(VD2)의 가장 낮은 레벨의 전압(501)이 문턱 전압 분포(VD12)에 포함되어 도 4(b)에 도시된 중복 구간(400)이 발생하는 가능성을 제거할 수 있다. 즉, 문턱 전압 분포(VD21)를 형성하기 위한 시작 전압(502)를 미리 향상시킴으로써, 중복 구간(400)이 발생할 가능성을 제거할 수 있고, 이에 따라 SPO(Sudden Power Off)가 발생할 때, LSB에 저장되어 있던 데이터가 유실될 가능성을 줄일 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장하는 단계(S100), 제1 데이터를 제1 LSB 페이지에 저장하는 시점에 제2 데이터가 존재하는지 여부를 판단하는 단계(S200) 및 제1 데이터를 제1 LSB 페이지에 저장하는 시점에 제2 데이터가 존재하지 않는 때, 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 제1 데이터를 저장하는 단계(S300)를 포함할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 7을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 제3 데이터를 제2 LSB 페이지에 저장하는 단계(S400), 제3 데이터를 제2 LSB 페이지에 저장하는 시점에 제4 데이터가 존재하는지 여부를 판단하는 단계(S500) 및 제3 데이터를 제2 LSB 페이지에 저장하는 시점에 제4 데이터가 존재하지 않는 때, 제2 LSB 페이지와 동일한 제2 워드라인에 연결된 제2 MSB 페이지에 제3 데이터를 저장하는 단계(S600)를 더 포함할 수 있다.
본 발명의 실시 예에 따른 제2 워드라인은 제1 워드라인에 인접한 워드라인일 수 있다. 즉, 제1 LSB 페이지에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 LSB 페이지는 제2 LSB 페이지일 수 있고, 마찬가지로 제1 MSB 페이지에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 MSB 페이지는 제2 MSB 페이지일 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 8을 참조하면, 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 컨트롤러가 제1 데이터에 대한 제1 LSB(Least Significant Bit) 페이지로의 제1 저장 명령을 비휘발성 메모리 장치로 전송하는 단계(S1000), 제1 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제1 데이터를 제1 LSB 페이지에 저장하는 단계(S2000), 제1 조건을 만족하는 때, 컨트롤러가, 제1 데이터에 대한 제1 LSB 페이지와 동일한 제1 워드라인에 연결되는 제1 MSB(Most Significant Bit) 페이지로의 제2 저장 명령을 비휘발성 메모리 장치로 전송하는 단계(S3000, S4000), 비휘발성 메모리 장치가, 제2 저장 명령에 근거하여, 제1 MSB 페이지에 제1 데이터를 저장하는 단계(S5000), 컨트롤러가, 제2 데이터에 대한 제1 MSB 페이지로의 제3 저장 명령을 비휘발성 메모리 장치로 전송하는 단계(S6000) 및 제3 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제2 데이터를 제1 MSB 페이지에 저장하는 단계(S7000)를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 컨트롤러가, 제3 데이터에 대한 제2 LSB 페이지로의 제4 저장 명령을 비휘발성 메모리 장치로 전송하는 단계(미도시), 제4 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제3 데이터를 제2 LSB 페이지에 저장하는 단계(미도시), 제2 조건을 만족하는 때, 제3 데이터에 대한 제2 LSB 페이지와 동일한 제2 워드라인에 연결된 제2 MSB 페이지로의 제5 저장 명령을 비휘발성 메모리로 전송하는 단계(미도시), 제5 저장 명령에 근거하여, 제3 데이터를 제2 MSB 페이지에 저장하는 단계(미도시), 컨트롤러가, 제4 데이터에 대한 제2 MSB 페이지로의 제6 저장 명령을 비휘발성 메모리 장치로 전송하는 단계(미도시) 및 제6 저장 명령에 근거하여, 비휘발성 메모리 장치가, 제4 데이터를 제2 MSB 페이지에 저장하는 단계(미도시)를 더 포함할 수 있다.
이 때, 제1 조건 및 제2 조건은 데이터를 LSB페이지에 저장했을 때, LSB 페이지와 공통 워드라인에 연결되는 MSB에 저장될 데이터가 존재하지 않는 조건일 수 있다. 즉, LSB 페이지 및 LSB 페이지와 공통 워드라인에 연결되는 MSB 페이지에 연속적으로 데이터가 저장되지 않는 조건일 수 있다.
또한, 제1 조건 및 제2 조건은, 데이터를 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 LSB 데이터와 공통 워드라인에 연결되는 MSB 페이지에 저장될 데이터가 존재하지 않는 조건일 수 있고, 이 때 기준 시점은 컨트롤러의 부팅 시에 설정될 수 있고, 호스트 장치를 통하여 언제든지 변경할 수 있음은 물론이다.
본 발명의 실시 예에 따르면, 제2 워드라인은 제1 워드라인에 인접한 워드라인일 수 있다. 즉, 제1 LSB 페이지에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 LSB 페이지는 제2 LSB 페이지일 수 있고, 마찬가지로 제1 MSB 페이지에 데이터가 저장된 후, 바로 다음에 데이터가 저장될 MSB 페이지는 제2 MSB 페이지일 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 9의 SSD(1200), 도 10의 데이터 저장 장치(2200), 도 11의 데이터 저장 장치(3200)로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명의 일 실시 예에 따른 방법과 관련하여서는 전술한 장치에 대한 내용이 적용될 수 있다. 따라서, 방법과 관련하여, 전술한 장치에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
220 : 랜덤 액세스 메모리
300 : 비휘발성 메모리 장치
370 : 제1 LSB 페이지
371 : 제2 LSB 페이지
380 : 제1 MSB 페이지
381 : 제2 MSB 페이지

Claims (21)

  1. 복수의 페이지들을 포함하도록 구성된 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치의 동작을 제어하도록 구성된 컨트롤러;를 포함하되,
    상기 컨트롤러는,
    제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장한 뒤, 제1 조건을 만족하는 때, 상기 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 상기 제1 데이터와 동일한 데이터를 저장하고, 상기 제1 데이터가 상기 제1 MSB 페이지에 저장되는 시점 이후에 제2 데이터를 상기 제1 데이터가 저장되었던 상기 제1 MSB 페이지에 저장하는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 조건은, 상기 제1 데이터를 상기 제1 LSB페이지에 저장했을 때, 상기 제1 MSB 페이지에 상기 제2 데이터가 존재하지 않는 조건인 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 조건은, 상기 제1 데이터를 상기 제1 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제1 MSB 페이지에 상기 제2 데이터가 존재하지 않는 조건인 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는,
    제3 데이터를 제2 LSB 페이지에 저장한 뒤, 제2 조건을 만족하는 때, 상기 제2 LSB 페이지와 동일한 제2 워드라인에 연결된 제2 MSB 페이지에 상기 제3 데이터를 저장하고, 상기 제3 데이터가 상기 제2 MSB 페이지에 저장되는 시점 이후에 제4 데이터를 상기 제2 MSB 페이지에 저장하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 컨트롤러는, 상기 제2 데이터를 상기 제1 MSB 페이지에 저장하기 전에, 상기 제3 데이터를 상기 제2 LSB 페이지에 저장하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제2 조건은, 상기 제3 데이터를 상기 제2 LSB페이지에 저장했을 때, 상기 제2 MSB 페이지에 상기 제4 데이터가 존재하지 않는 조건인 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제2 조건은, 상기 제3 데이터를 상기 제2 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제4 데이터가 존재하지 않는 조건인 데이터 저장 장치.
  8. 제1 데이터를 제1 LSB(Least Significant Bit) 페이지에 저장하는 단계; 및
    상기 제1 데이터를 상기 제1 LSB 페이지에 저장하는 시점에 제2 데이터가 존재하지 않는 때, 상기 제1 LSB 페이지와 동일한 제1 워드라인에 연결된 제1 MSB(Most Significant Bit) 페이지에 상기 제1 데이터와 동일한 데이터를 저장하는 단계;를 포함하는 데이터 저장 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 데이터를 상기 제1 데이터가 저장되었던 상기 제1 MSB 페이지에 저장하는 단계;를 더 포함하는 데이터 저장 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 MSB 페이지에 상기 제1 데이터를 저장하는 단계는,
    상기 제1 데이터를 상기 제1 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제2 데이터가 존재하지 않는 때, 상기 제1 MSB 페이지에 상기 제1 데이터를 저장하는 데이터 저장 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    제3 데이터를 제2 LSB 페이지에 저장하는 단계; 및
    상기 제3 데이터를 상기 제2 LSB페이지에 저장하는 시점에 제4 데이터가 존재하지 않는 때, 상기 제2 LSB 페이지와 동일한 제2 워드라인에 연결된 제2 MSB 페이지에 상기 제3 데이터를 저장하는 단계;를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2 데이터를 상기 제1 MSB 페이지에 저장하기 전에, 상기 제3 데이터를 상기 제2 LSB 페이지에 저장하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제4 데이터를 상기 제3 데이터가 저장되었던 상기 제2 MSB 페이지에 저장하는 단계;를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2 MSB 페이지에 상기 제3 데이터를 저장하는 단계는,
    상기 제3 데이터를 상기 제2 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제4 데이터가 존재하지 않는 때, 상기 제2 MSB 페이지에 상기 제3 데이터를 저장하는 데이터 저장 장치의 동작 방법.
  15. 컨트롤러가, 제1 데이터에 대한 제1 LSB(Least Significant Bit) 페이지로의 제1 저장 명령을 비휘발성 메모리 장치로 전송하는 단계;
    상기 제1 저장 명령에 근거하여, 상기 비휘발성 메모리 장치가, 상기 제1 데이터를 제1 LSB 페이지에 저장하는 단계;
    제1 조건을 만족하는 때, 상기 컨트롤러가, 상기 제1 데이터에 대한 상기 제1 LSB 페이지와 동일한 제1 워드라인에 연결되는 제1 MSB(Most Significant Bit) 페이지로의 제2 저장 명령을 상기 비휘발성 메모리 장치로 전송하는 단계;
    상기 비휘발성 메모리 장치가, 상기 제2 저장 명령에 근거하여, 상기 제1 MSB 페이지에 상기 제1 데이터와 동일한 데이터를 저장하는 단계;
    상기 컨트롤러가, 제2 데이터에 대한 상기 제1 MSB 페이지로의 제3 저장 명령을 상기 비휘발성 메모리 장치로 전송하는 단계; 및
    상기 제3 저장 명령에 근거하여, 상기 비휘발성 메모리 장치가, 상기 제2 데이터를 상기 제1 데이터가 저장되었던 상기 제1 MSB 페이지에 저장하는 단계;를 포함하는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1 조건은, 상기 제1 데이터를 상기 제1 LSB페이지에 저장했을 때, 상기 제2 데이터가 상기 제1 MSB 페이지에 존재하지 않는 조건인 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1 조건은, 상기 제1 데이터를 상기 제1 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제1 MSB 페이지에 상기 제2 데이터가 존재하지 않는 조건인 데이터 저장 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 컨트롤러가, 제3 데이터에 대한 제2 LSB 페이지로의 제4 저장 명령을 상기 비휘발성 메모리 장치로 전송하는 단계;
    상기 제4 저장 명령에 근거하여, 상기 비휘발성 메모리 장치가, 제3 데이터를 제2 LSB 페이지에 저장하는 단계;
    제2 조건을 만족하는 때, 상기 제3 데이터에 대한 상기 제2 LSB 페이지와 동일한 제2 워드라인에 연결된 제2 MSB 페이지로의 제5 저장 명령을 상기 비휘발성 메모리로 전송하는 단계;
    상기 제5 저장 명령에 근거하여, 상기 제3 데이터를 제2 MSB 페이지에 저장하는 단계;
    상기 컨트롤러가, 제4 데이터에 대한 상기 제2 MSB 페이지로의 제6 저장 명령을 상기 비휘발성 메모리 장치로 전송하는 단계; 및
    상기 제6 저장 명령에 근거하여, 상기 비휘발성 메모리 장치가, 상기 제4 데이터를 상기 제3 데이터가 저장되었던 상기 제2 MSB 페이지에 저장하는 단계;를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컨트롤러는, 상기 제2 데이터를 상기 제1 MSB 페이지에 저장하기 전에, 상기 제3 데이터를 상기 제2 LSB 페이지에 저장하는 데이터 저장 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제2 조건은, 상기 제3 데이터를 상기 제2 LSB페이지에 저장했을 때, 상기 제4 데이터가 제2 MSB 페이지에 존재하지 않는 조건인 데이터 저장 장치의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제2 조건은, 상기 제3 데이터를 상기 제2 LSB 페이지로 저장한 후, 기준 시간이 경과된 시점까지 상기 제4 데이터가 제2 MSB 페이지에 존재하지 않는 조건인 데이터 저장 장치의 동작 방법.
KR1020170136234A 2017-10-20 2017-10-20 데이터 저장 장치 및 그것의 동작 방법 KR102416939B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170136234A KR102416939B1 (ko) 2017-10-20 2017-10-20 데이터 저장 장치 및 그것의 동작 방법
US15/997,057 US10564896B2 (en) 2017-10-20 2018-06-04 Data storage device and operating method thereof
CN201810919857.1A CN109697137B (zh) 2017-10-20 2018-08-14 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136234A KR102416939B1 (ko) 2017-10-20 2017-10-20 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190044174A KR20190044174A (ko) 2019-04-30
KR102416939B1 true KR102416939B1 (ko) 2022-07-06

Family

ID=66169959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136234A KR102416939B1 (ko) 2017-10-20 2017-10-20 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10564896B2 (ko)
KR (1) KR102416939B1 (ko)
CN (1) CN109697137B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072242A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 기입 방법 및 이를 수행하는 비휘발성 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541736B1 (ko) 2008-09-22 2015-08-04 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치에서의 ｌｓｂ 페이지 복구 방법
KR101626080B1 (ko) * 2010-02-17 2016-06-01 삼성전자주식회사 페이지 버퍼 관리 방법과 상기 방법을 수행할 수 있는 장치들
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20140100330A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR102465321B1 (ko) * 2016-03-02 2022-11-11 에스케이하이닉스 주식회사 데이터 저장 장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
한국공개특허 제10-2011-0094640호(2011.08.24.) 1부.*
한국공개특허 제10-2013-0128694호(2013.11.27.) 1부.*
한국공개특허 제10-2014-0100330호(2014.08.14.) 1부.*

Also Published As

Publication number Publication date
KR20190044174A (ko) 2019-04-30
CN109697137B (zh) 2023-11-28
CN109697137A (zh) 2019-04-30
US10564896B2 (en) 2020-02-18
US20190121580A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US10545689B2 (en) Data storage device and operating method thereof
US20200105351A1 (en) Memory system and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US10698819B2 (en) Memory system and operating method thereof
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN109147854B (zh) 数据存储装置及其操作方法
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
CN111752853A (zh) 控制器、存储器系统及其操作方法
CN109582483B (zh) 数据存储装置及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10629275B2 (en) Data storage device and operating method thereof
CN111177018A (zh) 存储器系统及其操作方法
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
CN112988045A (zh) 数据存储装置及其操作方法
KR102416939B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
KR20210094773A (ko) 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
KR20220111485A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190059633A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right