KR20210094773A - 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20210094773A
KR20210094773A KR1020200008426A KR20200008426A KR20210094773A KR 20210094773 A KR20210094773 A KR 20210094773A KR 1020200008426 A KR1020200008426 A KR 1020200008426A KR 20200008426 A KR20200008426 A KR 20200008426A KR 20210094773 A KR20210094773 A KR 20210094773A
Authority
KR
South Korea
Prior art keywords
data
memory
controller
size
persistence
Prior art date
Application number
KR1020200008426A
Other languages
English (en)
Inventor
김병준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200008426A priority Critical patent/KR20210094773A/ko
Priority to US16/922,635 priority patent/US20210223956A1/en
Priority to CN202010814435.5A priority patent/CN113157200A/zh
Publication of KR20210094773A publication Critical patent/KR20210094773A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 저장 매체; 및 메모리에 임시 저장된 데이터를 배치 크기의 단위로 상기 저장 매체로 이동시키도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 배치 크기에 근거하여 상기 메모리에 저장된 상기 데이터에 대한 지속성 정보를 생성하고 상기 지속성 정보를 호스트 장치로 전송하도록 구성된 컨트롤러를 포함한다.

Description

메모리 시스템 및 그것을 포함하는 데이터 처리 시스템{MEMORY SYSTEM AND DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 플러시 요청을 처리함에 따른 성능 저하를 예방할 수 있는 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 저장 매체; 및 메모리에 임시 저장된 데이터를 배치 크기의 단위로 상기 저장 매체로 이동시키도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 상기 배치 크기에 근거하여 상기 메모리에 저장된 상기 데이터에 대한 지속성 정보를 생성하고 상기 지속성 정보를 호스트 장치로 전송하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 호스트 장치로부터 전송된 라이트 요청에 응답하여 지속성 정보를 상기 호스트 장치로 전송하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 배치 크기 및 메모리에 임시 저장된 데이터의 크기에 근거하여 상기 지속성 정보를 생성할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 저장 매체 및 컨트롤러를 포함하는 메모리 시스템; 및 상기 저장 매체에 데이터를 저장하도록 상기 컨트롤러로 라이트 요청을 전송하도록 구성된 호스트 장치를 포함하되, 상기 컨트롤러는 상기 라이트 요청에 응답하여, 상기 데이터를 메모리에 임시 저장하고 상기 메모리에 저장된 데이터에 대해 지속성 정보를 생성하여 상기 호스트 장치로 전송하고, 상기 호스트 장치는 상기 지속성 정보에 근거하여 플러시 요청을 상기 컨트롤러로 전송할지 여부를 결정할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템은 플러시 요청을 처리함에 따른 성능 저하를 예방할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 도시한 블록도,
도2 및 도3은 본 발명의 실시 예에 따라 도1의 컨트롤러가 라이트 요청에 응답하여 지속성 정보를 생성하는 방법을 예시적으로 도시하는 도면들,
도4는 본 발명의 실시 예에 따른 컨트롤러의 동작 방법을 도시하는 순서도,
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 포함하는 데이터 처리 시스템(10)을 도시한 블록도이다.
데이터 처리 시스템(10)은 데이터를 처리할 수 있는 전자 시스템으로서, 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다.
데이터 처리 시스템(10)은 메모리 시스템(100) 및 호스트 장치(11)를 포함할 수 있다.
메모리 시스템(100)은 호스트 장치(11)의 라이트 요청에 응답하여, 호스트 장치(11)로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치(11)의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치(11)로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치(11)의 지시에 따라 포그라운드 동작을 수행하기 위해 저장 매체(120)를 제어할 수 있다. 포그라운드 동작은 호스트 장치(11)의 지시, 즉, 라이트 요청 및 리드 요청에 따라 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(110)는 호스트 장치(11)와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 제어할 수 있다. 백그라운드 동작은 저장 매체(120)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작을 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 저장 매체(120)에 데이터를 라이트하고 저장 매체(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(110)는 메모리(111)를 포함할 수 있다. 컨트롤러(110)는 호스트 장치(11)로부터 라이트 요청에 따라 전송된 데이터를 저장 매체(120)에 저장하기 전까지 메모리(111)에 임시 저장할 수 있다. 즉, 메모리(111)는 버퍼 메모리로서 사용될 수 있다.
메모리(111)는 휘발성 메모리 장치를 포함할 수 있다. 휘발성 메모리 장치는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory) 등을 포함할 수 있다. 따라서, 데이터는 휘발성인 메모리(111)로부터 이동하여 저장 매체(120)에 저장될 때, 비로소 지속성(Durability)을 가지게 될 수 있다.
컨트롤러(110)는 메모리(111)에 임시 저장된 데이터의 크기가 소정 크기에 도달할 때, 소정 크기의 데이터를 저장 매체(120)에 한번에 저장할 수 있다. 즉, 컨트롤러(110)는 호스트 장치(11)로부터 전송된 라이트 요청을 배치(Batch) 처리할 수 있다. 이하에서, 배치 크기란 메모리(111)로부터 저장 매체(120)로 한번에 이동하는 데이터의 크기일 수 있다. 즉, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터를 배치 크기의 단위로 저장 매체(120)로 이동시킬 수 있다.
또한, 컨트롤러(110)는 호스트 장치(11)의 플러시 요청에 응답하여 메모리(111)에 임시 저장된 모든 데이터를 저장 매체(120)에 한번에 저장할 수 있다. 즉, 컨트롤러(110)는 호스트 장치(11)로부터 플러시 요청을 수신하면, 메모리(111)에 임시 저장된 데이터의 크기가 얼마인지에 상관 없이, 메모리(111)에 임시 저장된 데이터를 저장 매체(120)로 이동시킬 수 있다.
경우에 따라, 호스트 장치(11)의 플러시 요청은 메모리 시스템(100)의 성능에 영향을 줄 수 있다. 예를 들어, 호스트 장치(11)가 플러시 요청을 빈번하게 전송할 경우, 컨트롤러(110)는 다른 동작보다 플러시 요청을 우선적으로 처리하여야 하므로 다른 동작의 처리가 지연될 수 있다. 그러나, 본 발명에 따르면, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터에 대한 지속성 정보(DRB)를 호스트 장치(11)로 제공하고, 호스트 장치(11)는 지속성 정보(DRB)에 근거하여 플러시 요청을 전송할 적절한 타이밍을 판단할 수 있다.
구체적으로, 컨트롤러(110)는 배치 크기에 근거하여 메모리(111)에 저장된 데이터에 대해 지속성 정보(DRB)를 생성하여 호스트 장치(11)로 전송할 수 있다.
실시 예에 따라, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다.
실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터가 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다.
실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터 중에서 곧바로, 즉, 추가적인 데이터가 없어도, 지속성을 가지게 될 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다.
실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터 중에서 곧바로 지속성을 가지게 될 데이터가 아닌 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다. 즉, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터 중에서 곧바로 지속성을 가질 수 없는 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다.
컨트롤러(110)는 배치 크기, 메모리(111)에 임시 저장된 데이터의 크기, 및 직전 라이트 요청에 대응하는 데이터의 크기에 근거하여 지속성 정보(DRB)를 생성할 수 있다.
구체적으로, 컨트롤러(110)는 배치 크기의 배수들로부터 메모리(111)에 임시 저장된 데이터의 크기가 차감된 값들 중 가장 작은 양수를 지속성 정보(DRB)로서 생성할 수 있다.
실시 예에 따라, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터의 크기가 배치 크기를 초과할 때, 메모리(111)에 임시 저장된 데이터의 크기로부터 배치 크기의 배수들이 차감된 값들 중 가장 작은 양수를 지속성 정보(DRB)로서 생성할 수 있다. 실시 예에 따라, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터의 크기가 배치 크기를 초과할 때, 라이트 요청에 대응하는 데이터의 크기로부터 상기 가장 작은 양수가 차감된 값을 지속성 정보(DRB)로서 생성할 수 있다.
실시 예에 따라, 컨트롤러(110)는 호스트 장치(11)의 요청에 응답하여 지속성 정보(DRB)를 생성하고 호스트 장치(11)로 전송할 수 있다. 컨트롤러(110)가 호스트 장치(11)로 지속성 정보(DRB)를 전송해야 하는 소정 요청은 미리 정해질 수 있다.
실시 예에 따라, 컨트롤러(110)는 호스트 장치(11)로부터 전송된 라이트 요청에 응답하여 지속성 정보(DRB)를 생성하고 호스트 장치(11)로 전송할 수 있다. 예를 들어, 컨트롤러(110)는 라이트 요청에 대한 응답에 지속성 정보(DRB)를 포함시키고, 해당 응답을 호스트 장치(11)로 전송할 수 있다. 실시 예에 따라, 컨트롤러(110)는 각 라이트 요청마다 지속성 정보(DRB)를 생성하고 호스트 장치(11)로 전송할 수 있다. 실시 예에 따라, 컨트롤러(110)는 주기적으로 선택된 라이트 요청에 대해 지속성 정보(DRB)를 호스트 장치(11)로 전송할 수 있다.
호스트 장치(11)는 컨트롤러(110)로부터 전송된 지속성 정보(DRB)에 근거하여 플러시 요청을 컨트롤러(110)로 전송할지 여부를 결정할 수 있다. 예를 들어, 호스트 장치(11)는 컨트롤러(110)로부터 전송된 지속성 정보(DRB)에 근거하여 저장 매체(120)에 아직 저장되지 못하고 메모리(111)에 남아있는 데이터의 크기를 판단할 수 있다. 호스트 장치(11)는 메모리(111)에 남아있는 데이터가 없을 때 또는 적을 때(예를 들어, 소정 크기 이하일 때)를 판단하고, 해당 시점에 플러시 요청을 컨트롤러(110)로 전송할 수 있다.
이 경우 컨트롤러(110)는 메모리(111)에 남아있는 데이터가 없을 때 플러시 요청을 수신하면 플러시 요청에 대한 응답을 호스트 장치(11)로 곧바로 전송할 수 있다. 또한 컨트롤러(110)는 메모리(111)에 남아있는 데이터가 적을 때도 플러시 요청을 수신하면 데이터를 메모리(111)로부터 저장 매체(120)로 이동시키는데 긴 시간을 들이지 않을 수 있다. 즉, 호스트 장치(11)는 컨트롤러(110)로 불필요한 플러시 요청을 전송하지 않을 수 있고 컨트롤러(110)는 호스트 장치(11)의 플러시 요청에 빠르게 응답할 수 있으므로, 메모리 시스템(100)은 호스트 장치(11)의 플러시 요청에 따른 성능 저하 없이 동작할 수 있다.
또한, 호스트 장치(11)는 컨트롤러(110)로부터 전송된 지속성 정보(DRB)에 근거하여 후속 라이트 요청을 통해 추가적으로 메모리 시스템(100)으로 전송할 데이터의 크기를 결정할 수 있다. 예를 들어, 호스트 장치(11)는 지속성 정보(DRB)에 근거하여 메모리(111)에 임시 저장된 데이터가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 알 수 있다. 따라서, 호스트 장치(11)는 컨트롤러(110)가 추가적으로 필요한 크기의 데이터에 대해 후속 라이트 요청을 컨트롤러(110)로 전송할 수 있다.
실시 예에 따라, 호스트 장치(11)는 컨트롤러(110)로 전송하기 위해 대기중인 라이트 요청들 중에서 우선적으로 메모리 시스템(100)으로 전송할 라이트 요청을 결정할 수 있다. 예를 들어, 우선적으로 전송될 라이트 요청은 컨트롤러(110)가 추가적으로 필요한 크기의 데이터를 컨트롤러(110)로 전송할 수 있는 라이트 요청일 수 있다.
저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
저장 매체(120)는 하나 이상의 비휘발성 메모리 장치들을 포함할 수 있다. 비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
한편, 도1은 메모리(111)가 컨트롤러(110) 내부에 포함되는 것으로 도시하나, 본 발명의 실시 예에 따라, 메모리(111)는 물리적으로 컨트롤러(110)의 외부에 위치할 수도 있다.
도2 및 도3은 본 발명의 실시 예에 따라 도1의 컨트롤러(110)가 라이트 요청에 응답하여 지속성 정보(DRB)를 생성하는 방법을 예시적으로 도시하는 도면들이다.
도2를 참조하면, 호스트 장치(11)로부터 데이터(WDT1)에 대한 라이트 요청을 수신하기 전에, 데이터(DT1)가 이미 메모리(111)에 임시 저장되어 있을 수 있다. 컨트롤러(110)는 호스트 장치(11)로부터 데이터(WDT1)에 대한 라이트 요청을 수신하고, 데이터(WDT1)를 메모리(111)에 임시 저장할 수 있다.
컨트롤러(110)는 메모리(111)에 임시 저장된 데이터(DT1 및 WDT1)의 크기와 배치 크기(BS)를 비교하여 지속성 정보(DRB)를 생성할 수 있다. 지속성 정보(DRB)는 예를 들어, 메모리(111)에 임시 저장된 데이터(DT1 및 WDT1)가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기(S11)를 포함할 수 있다. 즉, 배치 크기(BS)의 배수들로부터 메모리(111)에 임시 저장된 데이터(DT1 및 WDT1)의 크기가 차감된 값들 중 가장 작은 양수를 지속성 정보(DRB)로서 생성하는 방식에 따라, 지속성 정보(DRB)는 배치 크기(BS)로부터 데이터(DT1 및 WDT1)의 크기가 차감된 값일 수 있다. 컨트롤러(110)는 데이터(WDT1)에 대한 라이트 요청에 응답하여 호스트 장치(11)로 크기(S11)를 포함하는 지속성 정보(DRB)를 전송할 수 있다.
도3을 참조하면, 호스트 장치(11)로부터 데이터(WDT2)에 대한 라이트 요청을 수신하기 전에, 데이터(DT2)가 메모리(111)에 임시 저장되어 있을 수 있다. 컨트롤러(110)는 호스트 장치(11)로부터 데이터(WDT2)에 대한 라이트 요청을 수신하고, 데이터(WDT2)를 메모리(111)에 임시 저장할 수 있다.
컨트롤러(110)는 메모리(111)에 임시 저장된 데이터(DT2 및 WDT2)의 크기와 배치 크기(BS)를 비교하여 지속성 정보(DRB)를 생성할 수 있다. 지속성 정보(DRB)는 예를 들어, 메모리(111)에 임시 저장된 데이터(DT2 및 WDT2)가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기(S23)를 포함할 수 있다. 즉, 배치 크기(BS)의 배수들로부터 메모리(111)에 임시 저장된 데이터(DT2 및 WDT2)의 크기가 차감된 값들 중 가장 작은 양수를 지속성 정보(DRB)로서 생성하는 방식에 따라, 지속성 정보(DRB)는 배치 크기(BS)의 2배수로부터 데이터(DT2 및 WDT2)의 크기가 차감될 값(S23)일 수 있다.
실시 예에 따라, 지속성 정보(DRB)는 직전 라이트 요청에 대응하는 데이터(WDT2) 중에서 곧바로 지속성을 가질 수 없는 데이터의 크기(S22)를 포함할 수 있다. 즉, 메모리(111)에 임시 저장된 데이터(DT2 및 WDT2)의 크기가 배치 크기(BS)를 초과할 때, 메모리(111)에 임시 저장된 데이터(DT2 및 WDT2)의 크기로부터 배치 크기(BS)의 배수들이 차감된 값들 중 가장 작은 양수를 지속성 정보(DRB)로서 생성하는 방식에 따라, 지속성 정보(DRB)는 데이터(DT2 및 WDT2)의 크기로부터 배치 크기(BS)가 차감된 값(S22)일 수 있다.
실시 예에 따라, 지속성 정보(DRB)는 직전 라이트 요청에 대응하는 데이터(WDT2) 중에서 곧바로 지속성을 가지게 될 데이터의 크기(S21)를 포함할 수 있다. 즉, 지속성 정보(DRB)는 라이트 요청에 대응하는 데이터(WDT2)의 크기로부터 상술한 방식에 따라 계산된 값(S22)이 차감된 값(S21)일 수 있다.
도4는 본 발명의 실시 예에 따른 컨트롤러(110)의 동작 방법을 도시하는 순서도이다.
도4를 참조하면, 단계(S410)에서, 컨트롤러(110)는 호스트 장치(11)로부터 라이트 요청을 수신할 수 있다.
단계(S420)에서, 컨트롤러(110)는 라이트 요청에 대응하는 데이터를 메모리(111)에 임시 저장할 수 있다.
단계(S430)에서, 컨트롤러(110)는 배치 크기에 근거하여 지속성 정보(DRB)를 생성할 수 있다. 실시 예에 따라, 컨트롤러(110)는 메모리(111)에 임시 저장된 데이터가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다. 실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터가 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다. 실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터 중에서 곧바로 지속성을 가지게 될 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다. 실시 예에 따라, 컨트롤러(110)는 직전 라이트 요청에 대응하는 데이터 중에서 곧바로 지속성을 가지게 될 데이터가 아닌 데이터의 크기를 지속성 정보(DRB)로서 생성할 수 있다.
단계(S440)에서, 컨트롤러(110)는 지속성 정보(DRB)를 호스트 장치(11)로 전송할 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 도1의 컨트롤러(110)와 실질적으로 동일하게 동작할 수 있다. 즉, 컨트롤러(1210)는 배치 크기에 근거하여 호스트 장치(1100)로 지속성 정보를 전송할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 5에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 5의 SSD(1200), 도 6의 메모리 시스템(2200), 도 7의 메모리 시스템(3200)으로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 9를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 처리 시스템 11: 호스트 장치 100: 메모리 시스템
110: 컨트롤러 111: 메모리 120: 저장 매체

Claims (17)

  1. 저장 매체; 및
    메모리에 임시 저장된 데이터를 배치 크기의 단위로 상기 저장 매체로 이동시키도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 상기 배치 크기에 근거하여 상기 메모리에 저장된 상기 데이터에 대한 지속성 정보를 생성하고 상기 지속성 정보를 호스트 장치로 전송하도록 구성된 메모리 시스템.
  2. 제1항에 있어서,
    상기 지속성 정보는 상기 배치 크기에 근거하여 상기 메모리에 저장된 상기 데이터가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 포함하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 컨트롤러는 상기 호스트 장치로부터 전송된 라이트 요청에 응답하여 상기 지속성 정보를 상기 호스트 장치로 전송하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 지속성 정보는 상기 배치 크기에 근거하여 상기 라이트 요청에 대응하는 데이터가 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 포함하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 지속성 정보는 상기 배치 크기에 근거하여 상기 라이트 요청에 대응하는 데이터 중에서 추가적인 데이터가 없어도 지속성을 가지게 될 데이터의 크기를 포함하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 지속성 정보는 상기 라이트 요청에 대응하는 데이터 중에서 상기 지속성을 가지게 될 상기 데이터가 아닌 데이터의 크기를 포함하는 메모리 시스템.
  7. 호스트 장치로부터 전송된 라이트 요청에 응답하여 지속성 정보를 상기 호스트 장치로 전송하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 배치 크기 및 메모리에 임시 저장된 데이터의 크기에 근거하여 상기 지속성 정보를 생성하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 지속성 정보는 상기 배치 크기의 배수들로부터 상기 메모리에 임시 저장된 상기 데이터의 상기 크기가 차감된 값들 중 가장 작은 양수를 포함하는 메모리 시스템.
  9. 제7항에 있어서,
    상기 지속성 정보는 상기 메모리에 임시 저장된 상기 데이터의 상기 크기로부터 상기 배치 크기의 배수들이 차감된 값들 중 가장 작은 양수를 포함하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 지속성 정보는 상기 라이트 요청에 대응하는 데이터의 크기로부터 상기 가장 작은 양수가 차감된 값을 포함하는 메모리 시스템.
  11. 저장 매체 및 컨트롤러를 포함하는 메모리 시스템; 및
    상기 저장 매체에 데이터를 저장하도록 상기 컨트롤러로 라이트 요청을 전송하도록 구성된 호스트 장치를 포함하되,
    상기 컨트롤러는 상기 라이트 요청에 응답하여, 상기 데이터를 메모리에 임시 저장하고 상기 메모리에 저장된 데이터에 대해 지속성 정보를 생성하여 상기 호스트 장치로 전송하고,
    상기 호스트 장치는 상기 지속성 정보에 근거하여 플러시 요청을 상기 컨트롤러로 전송할지 여부를 결정하는 데이터 처리 시스템.
  12. 제11항에 있어서,
    상기 호스트 장치는 상기 지속성 정보에 근거하여 상기 메모리에 저장된 상기 데이터의 크기가 소정 크기 이하일 때 상기 플러시 요청을 상기 컨트롤러로 전송할 것으로 결정하는 데이터 처리 시스템.
  13. 제11항에 있어서,
    상기 호스트 장치는 상기 지속성 정보에 근거하여 상기 컨트롤러로 전송하기 위해 대기중인 라이트 요청들 중에서 우선적으로 상기 컨트롤러로 전송할 라이트 요청을 결정하는 데이터 처리 시스템.
  14. 제11항에 있어서,
    상기 지속성 정보는 배치 크기에 근거하여 상기 메모리에 임시 저장된 상기 데이터가 모두 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 포함하는 데이터 처리 시스템.
  15. 제11항에 있어서,
    상기 지속성 정보는 배치 크기에 근거하여 상기 라이트 요청에 대응하는 상기 데이터가 지속성을 가지기 위해 추가적으로 필요한 데이터의 크기를 포함하는 데이터 처리 시스템.
  16. 제11항에 있어서,
    상기 지속성 정보는 배치 크기에 근거하여 상기 라이트 요청에 대응하는 상기 데이터 중에서 추가적인 데이터가 없어도 지속성을 가지게 될 데이터의 크기를 포함하는 데이터 처리 시스템.
  17. 제16항에 있어서,
    상기 지속성 정보는 상기 라이트 요청된 데이터 중에서 상기 지속성을 가지게 될 상기 데이터가 아닌 데이터의 크기를 포함하는 데이터 처리 시스템.
KR1020200008426A 2020-01-22 2020-01-22 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 KR20210094773A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200008426A KR20210094773A (ko) 2020-01-22 2020-01-22 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
US16/922,635 US20210223956A1 (en) 2020-01-22 2020-07-07 Memory system and data processing system including the same
CN202010814435.5A CN113157200A (zh) 2020-01-22 2020-08-13 存储器系统及包括存储器系统的数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200008426A KR20210094773A (ko) 2020-01-22 2020-01-22 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20210094773A true KR20210094773A (ko) 2021-07-30

Family

ID=76857457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200008426A KR20210094773A (ko) 2020-01-22 2020-01-22 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US20210223956A1 (ko)
KR (1) KR20210094773A (ko)
CN (1) CN113157200A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120239860A1 (en) * 2010-12-17 2012-09-20 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
US9317213B1 (en) * 2013-05-10 2016-04-19 Amazon Technologies, Inc. Efficient storage of variably-sized data objects in a data store
US9939865B2 (en) * 2014-06-13 2018-04-10 Seagate Technology Llc Selective storage resource powering for data transfer management
KR20210034378A (ko) * 2019-09-20 2021-03-30 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20210223956A1 (en) 2021-07-22
CN113157200A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US10838653B2 (en) Electronic device and operating method thereof
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
US11347634B2 (en) Memory system performing write-same operation and operating method thereof
US20210216458A1 (en) Memory system performing host map management
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210141159A (ko) 메모리 시스템
US20230289059A1 (en) Memory system and operating method thereof
KR20210056628A (ko) 메모리 시스템
KR20210078616A (ko) 데이터 처리 시스템
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10776008B2 (en) Memory system and operating method thereof
US10628067B2 (en) Memory system and operating method thereof
KR20220080254A (ko) 메모리 시스템 및 메모리 시스템의 컨트롤러
KR20210048349A (ko) 메모리 시스템
US20210223956A1 (en) Memory system and data processing system including the same
KR20200093363A (ko) 메모리 시스템
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
KR20190061930A (ko) 메모리 시스템 및 그것의 동작 방법
US11099742B2 (en) Electronic device