KR20200054534A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20200054534A
KR20200054534A KR1020180137898A KR20180137898A KR20200054534A KR 20200054534 A KR20200054534 A KR 20200054534A KR 1020180137898 A KR1020180137898 A KR 1020180137898A KR 20180137898 A KR20180137898 A KR 20180137898A KR 20200054534 A KR20200054534 A KR 20200054534A
Authority
KR
South Korea
Prior art keywords
data
alignment
logical address
target
logical addresses
Prior art date
Application number
KR1020180137898A
Other languages
English (en)
Inventor
변유준
김병준
정인
최승호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180137898A priority Critical patent/KR20200054534A/ko
Priority to US16/231,880 priority patent/US20200150898A1/en
Priority to CN201910049460.6A priority patent/CN111177018A/zh
Publication of KR20200054534A publication Critical patent/KR20200054534A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

복수의 비휘발성 메모리 장치들; 및 상기 비휘발성 메모리 장치들에 데이터를 저장하기 위해 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하는 메모리 시스템의 동작 방법은 상기 컨트롤러에 의해, 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하는 단계; 상기 컨트롤러에 의해, 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하는 단계; 상기 컨트롤러에 의해, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때, 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정하기 위해서 얼라인먼트 동작을 수행하여 타겟 데이터를 결정하는 단계; 및 상기 컨트롤러에 의해, 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하는 단계를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 얼라인먼트 동작을 통해 시퀀셜 리드 동작을 향상된 성능으로 수행하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 복수의 비휘발성 메모리 장치들; 및 상기 비휘발성 메모리 장치들에 데이터를 저장하기 위해 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하는 메모리 시스템의 동작 방법으로서, 상기 컨트롤러에 의해, 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하는 단계; 상기 컨트롤러에 의해, 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하는 단계; 상기 컨트롤러에 의해, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때, 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정하기 위해서 얼라인먼트 동작을 수행하여 타겟 데이터를 결정하는 단계; 및 상기 컨트롤러에 의해, 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 비휘발성 메모리 장치들; 및 상기 비휘발성 메모리 장치들에 데이터를 저장하기 위해 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하고, 상기 논리 어드레스들 중 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하고, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때 상기 논리 어드레스들 중 하나 이상의 타겟 논리 어드레스들을 결정하기 위해서 얼라인먼트 동작을 수행하여 타겟 데이터를 결정하고, 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 비휘발성 메모리 장치들; 및 호스트 장치의 제어에 따라 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하도록 구성된 호스트 인터페이스부; 상기 라이트 요청에 응답하여 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스를 복수의 참조 논리 어드레스들과 비교하고, 비교 결과에 따라 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정하고, 상기 타겟 논리 어드레스들에 근거하여 타겟 데이터를 결정하도록 구성된 얼라인먼트부; 및 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하도록 구성된 메모리 인터페이스부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 얼라인먼트 동작을 통해 시퀀셜 리드 동작을 향상된 성능으로 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따라 얼라인먼트 동작을 통해 라이트 동작이 수행되는 방법을 예시적으로 도시하는 도면,
도3은 얼라인먼트 동작이 수행되지 않을 때, 라이트 동작이 수행되는 방법을 도시하는 도면,
도4는 도1의 메모리 시스템의 동작 방법을 도시한 순서도,
도5는 도1의 얼라인먼트부가 얼라인먼트 동작을 수행하는 방법을 도시한 순서도,
도6은 본 발명의 실시 예에 따른 도1의 컨트롤러를 세부적으로 도시한 블록도,
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 도시한 블록도이다.
메모리 시스템(10)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(10)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(10)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(10)은 컨트롤러(100) 및 비휘발성 메모리 장치들(NVM0~NVM3)을 포함할 수 있다.
컨트롤러(100)는 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 호스트 장치의 요청에 따른 포그라운드 동작을 수행하기 위해 비휘발성 메모리 장치들(NVM0~NVM3)을 제어할 수 있다. 포그라운드 동작은 호스트 장치의 라이트 요청 및 리드 요청에 따라 비휘발성 메모리 장치들(NVM0~NVM3)에 데이터를 라이트하고 비휘발성 메모리 장치들(NVM0~NVM3)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(100)는 호스트 장치의 요청과 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 비휘발성 메모리 장치들(NVM0~NVM3)을 제어할 수 있다. 백그라운드 동작은 비휘발성 메모리 장치(200)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작 등을 포함할 수 있다. 백그라운드 동작도 포그라운드 동작과 같이 비휘발성 메모리 장치들(NVM0~NVM3)에 데이터를 라이트하고 비휘발성 메모리 장치들(NVM0~NVM3)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(100)는 얼라인먼트부(110)를 포함할 수 있다.
얼라인먼트부(110)는 호스트 장치로부터 하나 이상의 논리 어드레스들에 대해 라이트 요청을 수신할 때, 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단할 수 있다. 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족하지 않을 때, 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정하기 위해서 얼라인먼트 동작을 수행할 수 있다. 타겟 논리 어드레스들은 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 어드레스들일 수 있다. 얼라인먼트 동작을 통해 타겟 논리 어드레스들이 결정되면, 컨트롤러(100)는 타겟 비휘발성 메모리 장치가 타겟 논리 어드레스들에 대해 라이트 동작을 수행하도록 제어할 수 있다.
구체적으로, 우선, 호스트 장치는 컨트롤러(100)로 라이트 데이터에 대해 라이트 요청을 전송할 때, 라이트 데이터에 대응하는 논리 어드레스들을 함께 전송할 수 있다. 논리 어드레스는 호스트 장치가 데이터에 할당하는 어드레스일 수 있다. 논리 어드레스는 호스트 장치가 메모리 시스템(10)을 액세스하기 위해 사용하는 어드레스일 수 있다. 논리 어드레스는 메모리 시스템(10)에서 라이트 데이터가 실제로 저장되는 메모리 영역의 물리 어드레스와 다를 수 있다. 컨트롤러(100)는 논리 어드레스와 물리 어드레스를 맵핑시킴으로써 호스트 장치로부터 논리 어드레스에 대해 리드 요청을 수신할 때, 라이트 데이터가 실제로 라이트된 메모리 영역을 액세스하여 라이트 데이터를 리드할 수 있다.
본 발명에서 얼라인먼트 조건을 판단하기 위한 시작 논리 어드레스란 라이트 동작이 수행되어야 하는 논리 어드레스들 중 최초의 논리 어드레스일 수 있다. 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하기 위해, 시작 논리 어드레스가 복수의 참조 논리 어드레스들 중 어느 하나와 일치하는지 판단할 수 있다. 시작 논리 어드레스가 복수의 참조 논리 어드레스들 중 어느 하나와 일치할 때, 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족하는 것으로 결정할 수 있다. 시작 논리 어드레스가 복수의 참조 논리 어드레스들 중 어느 하나와도 일치하지 않을 때, 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족하지 않는 것으로 결정할 수 있다.
얼라인먼트 조건을 더 구체적으로 설명하기 위해서 우선 "얼라인먼트 데이터 크기"를 정의하면, 얼라인먼트 데이터 크기란 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 처리할 수 있는 데이터의 크기일 수 있다. 다른 말로 하면, 얼라인먼트 데이터 크기란 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 라이트/리드할 수 있는 데이터의 크기일 수 있다.
"얼라인먼트 어드레스 개수"란 얼라인먼트 데이터 크기에 대응하는 논리 어드레스들의 개수를 의미할 수 있다. 즉, 얼라인먼트 어드레스 개수는 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 처리할 수 있는 논리 어드레스들의 개수일 수 있다. 하나의 논리 어드레스에 대응하는 데이터의 크기가 얼라인먼트 데이터 크기보다 작을 때, 얼라인먼트 어드레스 개수는 둘 이상일 수 있다.
그리고 본 발명에서 얼라인먼트 조건을 판단하기 위해 시작 논리 어드레스와 비교되는 참조 논리 어드레스들이란, 호스트 장치가 사용하는 논리 어드레스 범위의 최초 논리 어드레스부터 일정한 간격으로 떨어져 있는 논리 어드레스들일 수 있다. 일정한 간격은, 얼라인먼트 어드레스 개수일 수 있다.
예를 들어, 메모리 시스템(10)이 호스트 장치에 대해 최초 논리 어드레스 0부터 시작하는 소정의 논리 어드레스 범위를 지원하고, 하나의 논리 어드레스에 대응하는 데이터의 크기는 4KB이며, 얼라인먼트 데이터 크기가 32KB인 것으로 가정할 수 있다. 얼라인먼트 데이터 크기가 32KB일 때, 얼라인먼트 어드레스 개수는 8일 수 있다. 참조 논리 어드레스들은 호스트 장치가 사용하는 최초 논리 어드레스 0부터 8만큼 떨어진 논리 어드레스들, 즉, 8의 배수들일 수 있다.
따라서, 얼라인먼트부(110)는 시작 논리 어드레스 16은 8의 배수들인 참조 논리 어드레스들과 비교하여 얼라인먼트 조건을 만족하는 것으로 결정할 수 있다. 예를 들어, 얼라인먼트부(110)는 시작 논리 어드레스 5는 8의 배수들인 참조 논리 어드레스들과 비교하여 얼라인먼트 조건을 만족하지 않는 것으로 결정할 수 있다. 이하의 실시 예들은 위와 같은 가정 하에서 설명될 것이다.
다시 도1에 대해 설명을 계속하면, 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족하지 않을 때, 얼라인먼트 동작을 수행하여 타겟 논리 어드레스들을 결정할 수 있다. 얼라인먼트부(110)는 시작 논리 어드레스부터 후속 참조 논리 어드레스의 이전 논리 어드레스까지의 논리 어드레스들을 타겟 논리 어드레스들로 결정할 수 있다. 후속 참조 논리 어드레스는 복수의 참조 논리 어드레스들, 즉, 8의 배수들 중 시작 논리 어드레스에 바로 후속하는 참조 논리 어드레스일 수 있다. 예를 들어, 시작 논리 어드레스가 5일 때, 후속 참조 논리 어드레스는 8이고, 타겟 논리 어드레스들은 5부터 7까지로 결정될 수 있다. 즉, 얼라인먼트 동작이 수행됨으로써 결정되는 타겟 논리 어드레스들의 개수는 얼라인먼트 어드레스 개수보다 작고, 타겟 논리 어드레스들에 대응하는 라이트 데이터는 얼라인먼트 데이터 크기보다 작을 수 있다.
따라서 실시 예에 따라, 얼라인먼트부(110)는 타겟 논리 어드레스들에 대응하는 라이트 데이터에 더미 데이터를 부가할 수 있다. 더미 데이터는 얼라인먼트 데이터 크기를 만족시키기 위해 라이트 데이터에 부가될 수 있다.
더미 데이터의 크기는 얼라인먼트 데이터 크기와 타겟 논리 어드레스들에 대응하는 라이트 데이터의 크기와 같을 수 있다. 다른 말로 하면, 타겟 논리 어드레스들에 대응하는 라이트 데이터와 더미 데이터의 총 크기는 얼라인먼트 데이터 크기와 같을 수 있다. 이후, 컨트롤러(100)는 라이트 데이터 및 더미 데이터를 타겟 비휘발성 메모리 장치에 라이트할 수 있다.
한편, 타겟 비휘발성 메모리 장치는 비휘발성 메모리 장치들(NVM0~NVM3) 중에서 소정 순서에 따라 라이트 동작이 수행될 비휘발성 메모리 장치일 수 있다. 컨트롤러(100)는, 예를 들어, 비휘발 메모리 장치(NVM0)부터 비휘발성 메모리 장치(NVM3)까지의 순서에 따라, 각 비휘발성 메모리 장치에 얼라인먼트 데이터 크기의 데이터를 순차적으로 저장할 수 있다.
얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족할 때는, 얼라인먼트 동작을 수행하지 않을 수 있다. 단지, 얼라인먼트부(110)는 얼라인먼트 데이터 크기, 즉, 32KB에 근거하여, 라이트 동작이 수행되어야 할 논리 어드레스들 중에서 타겟 논리 어드레스들을 결정할 수 있다. 구체적으로, 얼라인먼트부(110)는 시작 논리 어드레스가 얼라인먼트 조건을 만족할 때, 전체 라이트 데이터 중에서 32KB의 라이트 데이터에 대응하는 순차적인 논리 어드레스들을 타겟 논리 어드레스들로 결정할 수 있다. 타겟 논리 어드레스들은 얼라인먼트 어드레스 개수, 즉, 8개만큼 선택될 수 있다.
한편, 일단 얼라인먼트 동작이 수행되면, 그 다음 타겟 비휘발성 메모리 장치들에서 라이트 동작이 각각 수행될 시작 논리 어드레스들은 얼라인먼트 조건을 계속 만족할 수 있다. 시작 논리 어드레스들은 참조 논리 어드레스들일 수 있다.
한편, 라이트 동작은 최대의 라이트 성능을 발휘하기 위해 각 비휘발성 메모리 장치에서 얼라인먼트 데이터 크기, 즉, 32KB의 라이트 데이터에 대해 수행될 수 있다. 이하에서, "타겟 데이터"는 얼라인먼트부(110)가 타겟 비휘발성 메모리 장치에 한번에 라이트할 것으로 결정하는 데이터일 수 있다. 타겟 데이터는 얼라인먼트 데이터 크기의 데이터일 수 있다. 상술한 바와 같이, 시작 논리 어드레스가 얼라인먼트 조건을 만족하지 않을 때는, 타겟 데이터는 타겟 논리 어드레스들에 대응하는 라이트 데이터와 더미 데이터로 구성될 수 있다. 시작 논리 어드레스가 얼라인먼트 조건을 만족할 때는, 타겟 데이터는 더미 데이터 없이 타겟 논리 어드레스들에 대응하는 라이트 데이터로 구성될 수 있다.
실시 예에 따라, 얼라인먼트부(110)는 호스트 장치로부터 라이트 요청된 전체 라이트 데이터의 총 크기가 소정 크기를 초과할 때, 라이트 데이터가 시퀀셜 패턴이라고 판단할 수 있다. 라이트 데이터가 시퀀셜 패턴일 때, 라이트 데이터에 대응하는 논리 어드레스들은 연속적일 수 있다. 그러나 얼라인먼트부(110)는 호스트 장치로부터 라이트 요청된 전체 라이트 데이터의 총 크기가 소정 크기를 초과하지 않을 때, 라이트 데이터가 랜덤 패턴이라고 판단할 수 있다.
실시 예에 따라 얼라인먼트부(110)는 라이트 데이터가 시퀀셜 패턴일 때만, 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하고, 얼라인먼트 동작을 수행할 수 있다.
실시 예에 따라 얼라인먼트부(110)는 라이트 데이터가 랜덤 패턴일 때는, 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지를 판단하지 않고, 얼라인먼트 동작도 수행하지 않을 수 있다. 예를 들어, 라이트 데이터가 랜덤 패턴일 때, 컨트롤러(100)는 라이트 데이터를 컨트롤러(100) 내부의 버퍼(미도시)에 쌓아 놓은 다른 데이터와 병합하여 타겟 데이터로 결정하고, 해당 타겟 데이터를 타겟 비휘발성 메모리 장치에 라이트할 수 있다. 이때 타겟 데이터는 얼라인먼트 데이터 크기를 가지도록 병합될 수 있다.
비휘발성 메모리 장치들(NVM0~NVM3)은 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치들(NVM0~NVM3) 각각은 단일의 라이트/리드 커맨드에 응답하여 얼라인먼트 데이터 크기의 데이터를 최대로 라이트/리드할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치가 4개의 비휘발성 메모리 장치들(NVM0~NVM3)을 포함하는 것으로 도시하나, 데이터 저장 장치에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
따라서 본 발명에 따르면, 얼라인먼트부(110)는 라이트 요청된 연속적인 논리 어드레스들을 참조 논리 어드레스들에 얼라인할 수 있다. 즉, 라이트 동작은 각 비휘발성 메모리 장치들에서 참조 논리 어드레스부터 얼라인먼트 어드레스 개수만큼의 연속적인 논리 어드레스들에 대해 수행될 수 있다. 만일 호스트 장치가 어떤 참조 논리 어드레스부터 소정 개수만큼의 연속적인 논리 어드레스들에 대해 시퀀셜 리드 요청을 전송한다면, 후술될 바와 같이 시퀀셜 리드 동작이 최소의 리드 커맨드들을 통해 효율적으로 수행될 수 있다.
도2는 본 발명의 실시 예에 따라 얼라인먼트 동작을 통해 라이트 동작이 수행되는 방법을 예시적으로 도시하는 도면이다. 도2 및 이하에서, 도면부호 'LA' 뒤의 숫자는 논리 어드레스를 가리킨다.
도2를 참조하면, 우선 비휘발성 메모리 장치(NVM0)에 논리 어드레스들 0부터 5까지에 대응하는 라이트 데이터가 더미 데이터(DUM1)와 함께 저장되어 있을 수 있다. 논리 어드레스들 0부터 5까지에 대응하는 라이트 데이터 및 더미 데이터(DUM1)는 얼라인먼트 데이터 크기를 가질 수 있다.
이러한 상황은, 예를 들어, 호스트 장치로부터 컨트롤러(100)의 내부 버퍼에 임시 저장된 데이터를 모두 비휘발성 메모리 장치들(NVM0~NVM3)에 라이트하라는 플러시 요청을 받았을 때 발생할 수 있다. 즉, 컨트롤러(100)는 플러시 요청에 응답하여, 내부 버퍼에 임시 저장된 논리 어드레스들 0부터 5까지에 대응하는 라이트 데이터를 타겟 비휘발성 메모리 장치(NVM0)에 라이트할 수 있다. 다만, 논리 어드레스들 0부터 5까지에 대응하는 라이트 데이터는 24KB의 크기를 가질 것이다. 따라서, 컨트롤러(100)는 얼라인먼트 데이터 크기를 만족시키기 위해서 타겟 비휘발성 메모리 장치(NVM0)에 8KB의 더미 데이터(DUM1)를 함께 라이트할 수 있다.
이어서, 컨트롤러(100)는 호스트 장치로부터 논리 어드레스들 6부터 31까지에 대해 라이트 요청(WR)을 수신할 수 있다. 얼라인먼트부(110)는 라이트 요청(WR)의 라이트 데이터가 시퀀셜 패턴이라고 판단할 수 있다. 그리고, 라이트 동작이 수행될 타겟 비휘발성 메모리 장치는 비휘발성 메모리 장치(NVM1)일 수 있다.
따라서, 얼라인먼트부(110)는 타겟 비휘발성 메모리 장치(NVM1)에서 라이트 동작이 수행될 시작 논리 어드레스 6이 얼라인먼트 조건을 만족하는지 판단할 수 있다. 상술한 바와 같이, 시작 논리 어드레스 6은 라이트 동작이 수행될 논리 어드레스들 중 최초의 논리 어드레스일 수 있다.
얼라인먼트부(110)는 시작 논리 어드레스 6이 8의 배수들인 참조 논리 어드레스들 중 어느 하나와도 일치하지 않고, 따라서 시작 논리 어드레스 6이 얼라인먼트 조건을 만족하지 않는다고 판단할 수 있다.
따라서, 얼라인먼트부(110)는 얼라인먼트 동작을 수행할 수 있다. 구체적으로, 얼라인먼트부(110)는 시작 논리 어드레스 6부터 후속 참조 논리 어드레스 8의 이전 논리 어드레스 7까지를 타겟 논리 어드레스들로 결정할 수 있다. 그리고, 얼라인먼트부(110)는 타겟 논리 어드레스들 6 및 7에 대응하는 라이트 데이터에 더미 데이터(DUM2)를 부가할 수 있다. 타겟 논리 어드레스들 6 및 7에 대응하는 라이트 데이터가 8KB의 크기를 가지므로, 더미 데이터(DUM2)는 얼라인먼트 데이터 크기 32KB를 만족시키기 위해 24KB의 크기를 가질 수 있다.
따라서, 컨트롤러(100)는 타겟 비휘발성 메모리 장치(NVM1)가 타겟 논리 어드레스들 6 및 7에 대응하는 라이트 데이터 및 더미 데이터(DUM2)에 대해 라이트 동작을 수행하도록 제어할 수 있다.
이어서 컨트롤러(100)는 남아있는 라이트 데이터에 대해 상술한 과정을 반복할 수 있다. 구체적으로, 남아있는 라이트 데이터의 최초의 논리 어드레스 8이 새로운 시작 논리 어드레스가 될 수 있다. 얼라인먼트부(110)는 다음 타겟 비휘발성 메모리 장치(NVM2)에서 라이트 동작이 수행될 시작 논리 어드레스 8이 얼라인먼트 조건을 만족하는지 판단할 수 있다.
얼라인먼트부(110)는 시작 논리 어드레스 8이 8의 배수들 중 참조 논리 어드레스 8과 일치하고, 따라서, 시작 논리 어드레스 8이 얼라인먼트 조건을 만족한다고 판단할 수 있다. 따라서, 컨트롤러(100)는 얼라인먼트 데이터 크기 32KB에 대응하는 논리 어드레스들 8부터 15까지를 타겟 논리 어드레스들로 결정할 수 있다.
결국, 컨트롤러(100)는 타겟 비휘발성 메모리 장치(NVM2)가 타겟 논리 어드레스들 8부터 15까지에 대해 라이트 동작을 수행하도록 제어할 수 있다. 유사하게, 컨트롤러(100)는 타겟 비휘발성 메모리 장치(NVM3)가 타겟 논리 어드레스들 16부터 23까지에 대해 라이트 동작을 수행하도록 제어하고, 타겟 비휘발성 메모리 장치(NVM0)가 타겟 논리 어드레스들 24부터 31까지에 대해 라이트 동작을 수행하도록 제어할 수 있다.
정리하면, 앞서 타겟 비휘발성 메모리 장치(NVM1)에 대해 얼라인먼트 동작이 수행됨으로써, 이후의 라이트 동작들은 계속 얼라인먼트 조건을 만족할 수 있다. 얼라인먼트 조건이 만족될 때, 각 비휘발성 메모리 장치에서 라이트 동작이 수행되는 시작 논리 어드레스는 참조 논리 어드레스들 중 어느 하나일 수 있다.
도3은 얼라인먼트 동작이 수행되지 않을 때, 라이트 동작이 수행되는 방법을 도시하는 도면이다.
도3을 참조하면, 도2에서 설명된 바와 달리, 비휘발성 메모리 장치들(NVM1~NVM3)에서 8개의 연속적인 타겟 논리 어드레스들에 대해 라이트 동작이 각각 수행될 수 있다. 비휘발성 메모리 장치들(NVM1~NVM3)의 시작 논리 어드레스들 6, 14, 25는 얼라인먼트 조건을 만족하지 않을 수 있다.
이러한 상황에서, 호스트 장치는 예를 들어, 논리 어드레스들 8부터 15까지에 대한 리드 요청을 전송할 수 있다. 도3과 같은 상황에서 컨트롤러(100)는 리드 요청에 응답하여 비휘발성 메모리 장치들(NVM1, NVM2)에 대해 리드 동작을 수행하여야 할 것이다. 즉, 2개의 시퀀셜 리드 커맨드들이 비휘발성 메모리 장치들(NVM1, NVM2)로 각각 전송되어야 한다. 반면에, 도2와 같은 상황에서 컨트롤러(100)는 동일한 리드 요청에 응답하여 비휘발성 메모리 장치(NVM2)에 대해서만 리드 동작을 수행하면 될 것이다. 즉, 1개의 시퀀셜 리드 커맨드만 비휘발성 메모리 장치(NVM2)로 전송되면 족하다.
정리하면, 얼라인먼트 동작이 수행된 후, 각 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행되는 시작 논리 어드레스는 참조 논리 어드레스들 중 어느 하나일 수 있다. 따라서, 호스트 장치가 참조 논리 어드레스들 중 어느 하나부터 소정 개수의 연속적인 논리 어드레스들에 대해 시퀀셜 리드 요청을 전송하는 경우, 앞서 살펴본 바와 같이 시퀀셜 리드 동작이 최소의 리드 커맨드들을 통해 효율적으로 수행되므로 향상된 리드 성능이 제공될 수 있다.
도4는 도1의 메모리 시스템(10)의 동작 방법을 도시한 순서도이다.
도4를 참조하면, 단계(S110)에서, 컨트롤러(100)는 호스트 장치로부터 라이트 요청을 수신할 수 있다.
단계(S120)에서, 얼라인먼트부(110)는 라이트 요청된 전체 라이트 데이터가 시퀀셜 패턴인지 판단할 수 있다. 라이트 데이터가 시퀀셜 패턴이 아닐 때, 절차는 종료될 수 있다. 라이트 데이터가 시퀀셜 패턴일 때, 절차는 단계(S130)로 진행될 수 있다.
단계(S130)에서, 얼라인먼트부(110)는 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단할 수 있다. 시작 논리 어드레스가 얼라인먼트 조건을 만족하지 않을 때, 절차는 단계(S140)로 진행될 수 있다. 시작 논리 어드레스가 얼라인먼트 조건을 만족할 때, 절차는 단계(S150)로 진행될 수 있다.
단계(S140)에서, 얼라인먼트부(110)는 얼라인먼트 동작을 수행하여 타겟 데이터를 결정할 수 있다.
단계(S150)에서, 얼라인먼트부(110)는 전체 라이트 데이터 중에서 얼라인먼트 데이터 크기의 라이트 데이터를 타겟 데이터로 결정할 수 있다. 예를 들어, 얼라인먼트부(110)는 연속적인 논리 어드레스들에 대응하고 얼라인먼트 데이터 크기를 가진 라이트 데이터를 타겟 데이터로 결정할 수 있다.
단계(S160)에서, 컨트롤러(100)는 타겟 비휘발성 메모리 장치가 타겟 데이터에 대해 라이트 동작을 수행하도록 제어할 수 있다.
단계(S170)에서, 컨트롤러(100)는 라이트 요청된 전체 라이트 데이터가 모두 라이트되었는지 판단할 수 있다. 전체 라이트 데이터가 모두 라이트된 것으로 판단될 때, 절차는 종료될 수 있다. 전체 라이트 데이터가 모두 라이트되지 않은 것으로 판단될 때, 절차는 단계(S130)로 진행할 수 있다. 이때 라이트 동작이 수행되지 않은 나머지 논리 어드레스들 중 최초의 논리 어드레스가 새로운 시작 논리 어드레스로서 결정될 수 있다.
도5는 도1의 얼라인먼트부(110)가 얼라인먼트 동작을 수행하는 방법을 도시한 순서도이다. 도5의 절차는 도4에서 단계(S140)의 실시 예일 수 있다.
도5를 참조하면, 단계(S210)에서, 얼라인먼트부(110)는 시작 논리 어드레스부터 후속 참조 논리 어드레스의 이전 논리 어드레스까지를 타겟 논리 어드레스들로 결정할 수 있다.
단계(S220)에서, 얼라인먼트부(110)는 타겟 논리 어드레스들에 대응하는 라이트 데이터에 더미 데이터를 부가하여 타겟 데이터를 결정할 수 있다. 더미 데이터의 크기는 얼라인먼트 데이터 크기와 타겟 논리 어드레스들에 대응하는 라이트 데이터의 크기의 차이와 일치할 수 있다. 타겟 데이터는 얼라인먼트 데이터 크기를 가질 수 있다.
도6은 본 발명의 실시 예에 따른 도1의 컨트롤러(100)를 세부적으로 도시한 블록도이다.
도6을 참조하면, 컨트롤러(100)는 호스트 인터페이스부(120), 버퍼(130), 얼라인먼트부(110), 및 메모리 인터페이스부(140)를 포함할 수 있다.
호스트 인터페이스부(120)는 외부의 호스트 장치와 통신할 수 있다. 호스트 인터페이스부(120)는 호스트 장치로부터 전송된 데이터를 버퍼에 임시 저장하고, 버퍼(130)에 임시 저장된 데이터를 호스트 장치로 전송할 수 있다.
특히, 호스트 인터페이스부(120)는 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청 및 라이트 데이터를 수신할 수 있다. 호스트 인터페이스부(120)는 라이트 요청을 얼라인먼트부(110)로 전달하고, 라이트 데이터를 버퍼(130)로 전달할 수 있다.
버퍼(130)는 호스트 장치와 비휘발성 메모리 장치들(NVM0~NVM3) 사이에서 전송되는 데이터를 임시 저장할 수 있다. 따라서 버퍼(130)는 호스트 인터페이스부(120)로부터 전송된 라이트 데이터를 임시 저장할 수 있다.
얼라인먼트부(110)는 도1을 참조하여 설명한 바와 같이 동작할 수 있다. 따라서 상세한 설명은 생략될 것이다.
메모리 인터페이스부(140)는 비휘발성 메모리 장치들(NVM0~NVM3)과 연결되고, 비휘발성 메모리 장치들(NVM0~NVM3)의 라이트 동작 및 리드 동작과 같은 내부 동작을 제어할 수 있다. 메모리 인터페이스부(140)는 비휘발성 메모리 장치들(NVM0~NVM3)을 제어하기 위한 커맨드를 생성하여 비휘발성 메모리 장치들(NVM0~NVM3)로 전송할 수 있다. 또한 메모리 인터페이스부(140)는 버퍼(130)에 임시 저장된 데이터를 비휘발성 메모리 장치들(NVM0~NVM3)로 전송하고, 비휘발성 메모리 장치들(NVM0~NVM3)로부터 전송된 데이터를 버퍼(130)에 임시 저장할 수 있다.
특히, 메모리 인터페이스부(140)는 비휘발성 메모리 장치들(NVM0~NVM3)이 얼라인먼트부(110)에 의해 결정된 타겟 데이터에 대해 라이트 동작을 수행하도록 제어할 수 있다. 예를 들어, 메모리 인터페이스부(140)는 비휘발성 메모리 장치들(NVM0~NVM3) 중 타겟 비휘발성 메모리 장치로 라이트 커맨드 및 타겟 데이터를 전송함으로써 타겟 비휘발성 메모리 장치가 타겟 데이터에 대해 라이트 동작을 수행하도록 제어할 수 있다. 이때, 메모리 인터페이스부(140)는 타겟 비휘발성 메모리 장치로 라이트 데이터 및 더미 데이터를 포함하는 타겟 데이터에 대해 단일의 라이트 커맨드를 전송함으로써 타겟 비휘발성 메모리 장치의 라이트 동작을 제어할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 얼라인먼트부(1216)를 포함할 수 있다. 얼라인먼트부(1216)는 도1의 얼라인먼트부(110)와 실질적으로 동일하게 동작할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 7의 SSD(1200), 도 8의 메모리 시스템(2200), 도 9의 메모리 시스템(3200)으로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템
100: 컨트롤러
110: 얼라인먼트부
NVM0~NVM3: 비휘발성 메모리 장치들

Claims (20)

  1. 복수의 비휘발성 메모리 장치들; 및 상기 비휘발성 메모리 장치들에 데이터를 저장하기 위해 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하는 메모리 시스템의 동작 방법으로서,
    상기 컨트롤러에 의해, 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하는 단계;
    상기 컨트롤러에 의해, 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하는 단계;
    상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때, 상기 컨트롤러에 의해, 얼라인먼트 동작을 수행하여 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정함으로써 타겟 데이터를 결정하는 단계; 및
    상기 컨트롤러에 의해, 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하는 단계를 포함하는 메모리 시스템의 동작 방법.
  2. 제1에 있어서,
    상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는지 판단하는 단계는,
    상기 컨트롤러에 의해, 상기 시작 논리 어드레스가 복수의 참조 논리 어드레스들 중 어느 하나와 일치할 때, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는 것으로 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.
  3. 제2에 있어서,
    상기 참조 논리 어드레스들은 상기 호스트 장치가 사용하는 논리 어드레스 범위의 최초 논리 어드레스부터 얼라인먼트 어드레스 개수만큼 떨어져 있는 논리 어드레스들을 포함하고,
    상기 얼라인먼트 어드레스 개수는 얼라인먼트 데이터 크기에 대응하는 논리 어드레스들의 개수이고,
    상기 얼라인먼트 데이터 크기는 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 처리할 수 있는 데이터의 크기인 메모리 시스템의 동작 방법.
  4. 제1에 있어서,
    상기 타겟 데이터를 결정하는 단계는,
    상기 컨트롤러에 의해, 상기 시작 논리 어드레스부터 후속 참조 논리 어드레스의 이전 논리 어드레스까지의 논리 어드레스들을 상기 타겟 논리 어드레스들로 결정하는 단계; 및
    상기 컨트롤러에 의해, 상기 타겟 논리 어드레스들에 대응하는 라이트 데이터에 더미 데이터를 부가하는 단계를 포함하되,
    상기 더미 데이터는 얼라인먼트 데이터 크기와 상기 라이트 데이터의 크기의 차이만큼의 크기를 가지는 메모리 시스템의 동작 방법.
  5. 제4에 있어서,
    상기 후속 참조 논리 어드레스는 복수의 참조 논리 어드레스들 중 상기 시작 논리 어드레스에 바로 후속하는 참조 논리 어드레스인 메모리 시스템의 동작 방법.
  6. 제4에 있어서,
    상기 라이트 동작을 수행하도록 제어하는 단계는,
    상기 컨트롤러에 의해, 상기 타겟 비휘발성 메모리 장치로 상기 라이트 데이터 및 상기 더미 데이터에 대한 단일의 라이트 커맨드를 전송하는 단계를 포함하는 메모리 시스템의 동작 방법.
  7. 제1에 있어서,
    상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는지 판단하는 단계는,
    상기 컨트롤러에 의해, 상기 논리 어드레스들에 대응하는 라이트 데이터가 시퀀셜 패턴일 때, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는지 판단하는 단계를 포함하는 메모리 시스템의 동작 방법.
  8. 복수의 비휘발성 메모리 장치들; 및
    상기 비휘발성 메모리 장치들에 데이터를 저장하기 위해 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는, 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하고, 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스가 얼라인먼트 조건을 만족하는지 판단하고, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때 얼라인먼트 동작을 수행하여 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정함으로써 타겟 데이터를 결정하고, 상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는, 상기 시작 논리 어드레스가 복수의 참조 논리 어드레스들 중 어느 하나와 일치할 때, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는 것으로 결정하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 참조 논리 어드레스들은 상기 호스트 장치가 사용하는 논리 어드레스 범위의 최초 논리 어드레스부터 얼라인먼트 어드레스 개수만큼 떨어져 있는 논리 어드레스들을 포함하고,
    상기 얼라인먼트 어드레스 개수는 얼라인먼트 데이터 크기에 대응하는 논리 어드레스들의 개수이고,
    상기 얼라인먼트 데이터 크기는 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 처리할 수 있는 데이터의 크기인 메모리 시스템.
  11. 제8항에 있어서,
    상기 컨트롤러는, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하지 않을 때, 상기 시작 논리 어드레스부터 후속 참조 논리 어드레스의 이전 논리 어드레스까지의 논리 어드레스들을 상기 타겟 논리 어드레스들로 결정하고 상기 타겟 논리 어드레스들에 대응하는 라이트 데이터에 더미 데이터를 부가하여 상기 타겟 데이터를 결정하고,
    상기 더미 데이터는 얼라인먼트 데이터 크기와 상기 라이트 데이터의 크기의 차이만큼의 크기를 가지는 메모리 시스템.
  12. 제11항에 있어서,
    상기 후속 참조 논리 어드레스는 복수의 참조 논리 어드레스들 중 상기 시작 논리 어드레스에 바로 후속하는 참조 논리 어드레스인 메모리 시스템.
  13. 제11항에 있어서,
    상기 컨트롤러는, 상기 라이트 동작이 수행되도록 제어할 때, 상기 타겟 비휘발성 메모리 장치로 상기 라이트 데이터 및 상기 더미 데이터에 대한 단일의 라이트 커맨드를 전송하는 메모리 시스템.
  14. 제8항에 있어서,
    상기 컨트롤러는, 상기 논리 어드레스들에 대응하는 라이트 데이터가 시퀀셜 패턴일 때, 상기 시작 논리 어드레스가 상기 얼라인먼트 조건을 만족하는지 판단하는 메모리 시스템.
  15. 복수의 비휘발성 메모리 장치들; 및
    호스트 장치의 제어에 따라 상기 비휘발성 메모리 장치들을 제어하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는,
    상기 호스트 장치로부터 하나 이상의 논리 어드레스들에 대한 라이트 요청을 수신하도록 구성된 호스트 인터페이스부;
    상기 라이트 요청에 응답하여 상기 논리 어드레스들 중에서 타겟 비휘발성 메모리 장치에서 라이트 동작이 수행될 시작 논리 어드레스를 복수의 참조 논리 어드레스들과 비교하고, 비교 결과에 따라 상기 논리 어드레스들 중에서 하나 이상의 타겟 논리 어드레스들을 결정하고, 상기 타겟 논리 어드레스들에 근거하여 타겟 데이터를 결정하도록 구성된 얼라인먼트부; 및
    상기 타겟 비휘발성 메모리 장치가 상기 타겟 데이터에 대해 상기 라이트 동작을 수행하도록 제어하도록 구성된 메모리 인터페이스부를 포함하는 메모리 시스템.
  16. 제15항에 있어서,
    상기 얼라인먼트부는, 상기 시작 논리 어드레스가 상기 참조 논리 어드레스들 중 어느 하나와 일치할 때, 라이트 요청된 라이트 데이터 중에서 얼라인먼트 데이터 크기의 라이트 데이터를 상기 타겟 데이터로 결정하는 메모리 시스템.
  17. 제16항에 있어서,
    상기 참조 논리 어드레스들은 상기 호스트 장치가 사용하는 논리 어드레스 범위의 최초 논리 어드레스부터 얼라인먼트 어드레스 개수만큼 떨어져 있는 논리 어드레스들을 포함하고,
    상기 얼라인먼트 어드레스 개수는 얼라인먼트 데이터 크기에 대응하는 논리 어드레스들의 개수이고,
    상기 얼라인먼트 데이터 크기는 단일의 비휘발성 메모리 장치에서 단일의 커맨드로 최대한 처리할 수 있는 데이터의 크기인 메모리 시스템.
  18. 제15항에 있어서,
    상기 얼라인먼트부는, 상기 시작 논리 어드레스가 상기 참조 논리 어드레스들 중 어느 하나와도 일치하지 않을 때, 상기 시작 논리 어드레스부터 후속 참조 논리 어드레스의 이전 논리 어드레스까지의 논리 어드레스들을 상기 타겟 논리 어드레스들로 결정하고, 상기 타겟 논리 어드레스들에 대응하는 라이트 데이터에 더미 데이터를 부가하여 상기 타겟 데이터를 결정하고,
    상기 더미 데이터는 얼라인먼트 데이터 크기와 상기 라이트 데이터의 크기의 차이만큼의 크기를 가지는 메모리 시스템.
  19. 제18항에 있어서,
    상기 후속 참조 논리 어드레스는 상기 참조 논리 어드레스들 중 상기 시작 논리 어드레스에 바로 후속하는 참조 논리 어드레스인 메모리 시스템.
  20. 제18항에 있어서,
    상기 메모리 인터페이스부는, 상기 라이트 동작이 수행되도록 제어할 때, 상기 타겟 비휘발성 메모리 장치로 상기 라이트 데이터 및 상기 더미 데이터에 대한 단일의 라이트 커맨드를 전송하는 메모리 시스템.
KR1020180137898A 2018-11-12 2018-11-12 메모리 시스템 및 그것의 동작 방법 KR20200054534A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180137898A KR20200054534A (ko) 2018-11-12 2018-11-12 메모리 시스템 및 그것의 동작 방법
US16/231,880 US20200150898A1 (en) 2018-11-12 2018-12-24 Memory system and operating method thereof
CN201910049460.6A CN111177018A (zh) 2018-11-12 2019-01-18 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137898A KR20200054534A (ko) 2018-11-12 2018-11-12 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200054534A true KR20200054534A (ko) 2020-05-20

Family

ID=70551356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137898A KR20200054534A (ko) 2018-11-12 2018-11-12 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20200150898A1 (ko)
KR (1) KR20200054534A (ko)
CN (1) CN111177018A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220058224A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 이에 포함된 메모리 컨트롤러의 동작 방법
US20220300195A1 (en) * 2021-03-22 2022-09-22 Micron Technology, Inc. Supporting multiple active regions in memory devices
US20230214157A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. NVMe COMMAND COMPLETION MANAGEMENT FOR HOST SYSTEM MEMORY

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822620A (en) * 1997-08-11 1998-10-13 International Business Machines Corporation System for data alignment by using mask and alignment data just before use of request byte by functional unit
US8392689B1 (en) * 2010-05-24 2013-03-05 Western Digital Technologies, Inc. Address optimized buffer transfer requests
US20120089765A1 (en) * 2010-10-07 2012-04-12 Huang Shih-Chia Method for performing automatic boundary alignment and related non-volatile memory device
TWI479315B (zh) * 2012-07-03 2015-04-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與資料寫入方法
CN104375945B (zh) * 2013-08-15 2018-03-13 群联电子股份有限公司 存储器地址管理方法、存储器控制器与存储器储存装置
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102585871B1 (ko) * 2016-02-26 2023-10-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10013178B2 (en) * 2016-04-30 2018-07-03 Sandisk Technologies Llc Methods, systems and computer readable media for optimizing storage device bus and resource utilization by host realignment
KR20180092476A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN111177018A (zh) 2020-05-19
US20200150898A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200054534A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200125285A1 (en) Memory system and operating method thereof
KR102504765B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20210121660A (ko) 메모리 시스템 및 그것의 동작 방법
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN111488296B (zh) 存储器系统
CN111352856B (zh) 存储器系统及其操作方法
CN109933282B (zh) 存储器系统及其操作方法
KR20220080254A (ko) 메모리 시스템 및 메모리 시스템의 컨트롤러
US20210223956A1 (en) Memory system and data processing system including the same
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190070092A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190059633A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치의 동작 방법
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
US20230153004A1 (en) Memory system, operating method thereof, and data processing system
KR20210093610A (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20220111485A (ko) 메모리 시스템 및 그것의 동작 방법
KR20230001257A (ko) 메모리 시스템