CN113900582A - 数据处理方法及对应的数据储存装置 - Google Patents

数据处理方法及对应的数据储存装置 Download PDF

Info

Publication number
CN113900582A
CN113900582A CN202110052638.XA CN202110052638A CN113900582A CN 113900582 A CN113900582 A CN 113900582A CN 202110052638 A CN202110052638 A CN 202110052638A CN 113900582 A CN113900582 A CN 113900582A
Authority
CN
China
Prior art keywords
mapping table
memory
hpb
mapping
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110052638.XA
Other languages
English (en)
Other versions
CN113900582B (zh
Inventor
陈瑜达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109139250A external-priority patent/TWI766431B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN113900582A publication Critical patent/CN113900582A/zh
Application granted granted Critical
Publication of CN113900582B publication Critical patent/CN113900582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种数据储存装置及对应的数据储存装置。该数据储存装置包括一存储器装置与一存储器控制器。存储器控制器配置一既定存储器区块作为用以自一主机装置接收数据的一现用存储器区块，并且对应地于一第一映射表格中记录多个逻辑地址。响应于需要建议活化存储器装置之一或多个子区域或传送一或多个主机性能增强器(HPB)项目的判断，存储器控制器更于传送一或多个HPB项目至主机装置前，根据第一映射表格更新一第二映射表格。存储器控制器更于第二映射表格根据第一映射表格被更新后，根据第二映射表格产生一或多个HPB项目，并且传送包含一或多个HPB项目的一封包至主机装置。

Description

数据处理方法及对应的数据储存装置
技术领域
本发明有关于一种可有效改善存储器装置的存取效能的数据处理方法及对应的数据储存装置。
背景技术
随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合安全数位(Secure Digital，缩写为SD)/多媒体卡(Multi Media Card，缩写为MMC)规格、复合式快闪存储器(Compact flash，缩写为CF)规格、记忆条(Memory Stick，缩写为MS)规格与极数位(Extreme Digital，缩写为XD)规格的记忆卡、固态硬碟、嵌入式多媒体记忆卡(embedded Multi Media Card，缩写为eMMC)以及通用快闪存储器储存(Universal FlashStorage，缩写为UFS)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效率的存取控制也变成一个重要的议题。
为了辅助数据储存装置的存取操作，数据储存装置端可建立并维护一或多个映射表格，用以记录实体地址与逻辑地址间的映射关系。逻辑地址为由连接数据储存装置的一主机装置所使用的地址，主机装置可利用逻辑地址识别不同的记忆空间。实体地址为数据储存装置所使用的地址，数据储存装置可利用实体地址识别不同的记忆空间。存储器控制器根据存储器装置的存取操作管理这些映射表格。
响应于带有欲读取的逻辑地址的一读取指令，存储器控制器必须查找映射表格，以取得储存欲读取的逻辑地址的数据的实体地址。然而，表格的查找或搜寻通常为较耗时的操作。此外，表格大小通常会随着存储器装置的容量增加而增加。因此，在映射表格中查找或搜索所需的时间会随着映射表格的大小增加而大幅增加。
为解决此问题并且改善存储器装置的读取速度，需要一种可有效处理存储器装置所储存的数据并改善存储器装置存取效能的数据处理方法。
发明内容
本发明的一目的在于解决上述问题，并改善存储器装置的读取速度。
根据本发明的一实施例，一种数据储存装置包括一存储器装置与一存储器控制器。存储器装置包括多个存储器区块。存储器控制器耦接至存储器装置，用以存取存储器装置。存储器控制器配置一既定存储器区块作为用以自一主机装置接收数据的一现用存储器区块，并且对应地于一第一映射表格中记录多个逻辑地址。第一映射表格包括多个栏位，第一映射表格的一栏位用以记录现用存储器区块的一实体地址的映射资讯，并且实体地址的映射资讯为储存于现用存储器区块的实体地址的数据是指向哪个逻辑地址的一实体至逻辑映射资讯。响应于需要建议活化存储器装置之一或多个子区域或传送一或多个主机性能增强器(Host Performance Booster，缩写HPB)项目的判断，存储器控制器更于传送一或多个HPB项目至主机装置前，根据第一映射表格更新一第二映射表格。第二映射表格包括多个栏位，第二映射表格的一栏位用以记录一逻辑地址的映射资讯，并且逻辑地址的映射资讯为存储器装置的哪个实体地址储存逻辑地址的数据的一逻辑至实体映射资讯，并且存储器控制器更于第二映射表格根据第一映射表格被更新后，根据第二映射表格产生一或多个HPB项目，并且传送包含一或多个HPB项目的一封包至主机装置。
根据本发明的另一实施例，一种数据处理方法，适用于一数据储存装置，其中数据储存装置包括一存储器装置与一存储器控制器，存储器装置包括多个存储器区块，存储器控制器耦接至存储器装置用以存取存储器装置，数据处理方法由存储器控制器所执行并包括：配置一既定存储器区块作为用以自一主机装置接收数据的一现用存储器区块，并且对应地于一第一映射表格中记录多个逻辑地址，其中第一映射表格包括多个栏位，第一映射表格的一栏位用以记录现用存储器区块的一实体地址的映射资讯，并且实体地址的映射资讯为储存于现用存储器区块的实体地址的数据是指向哪个逻辑地址的一实体至逻辑映射资讯；响应于需要建议活化存储器装置之一或多个子区域或传送一或多个主机性能增强器(Host Performance Booster，缩写HPB)项目的判断，于传送一或多个HPB项目至主机装置前根据第一映射表格更新一第二映射表格，其中第二映射表格包括多个栏位，第二映射表格的一栏位用以记录一逻辑地址的映射资讯，并且逻辑地址的映射资讯为存储器装置的哪个实体地址储存逻辑地址的数据的一逻辑至实体映射资讯；于第二映射表格根据第一映射表格被更新后根据第二映射表格产生一或多个HPB项目；以及传送包含一或多个HPB项目的一封包至主机装置。
附图说明
图1是显示根据本发明的一实施例所述的数据储存装置的方块图范例。
图2是显示逻辑单元与其对应的逻辑区块地址的一个范例。
图3是显示于主机控制模式下可有的操作。
图4是显示于装置控制模式下可有的操作。
图5是显示HPB项目的一个范例格式。
图6是显示HPB读取指令的对应操作。
图7是显示根据本发明的一实施例所述的可改善存储器装置的读取速度的数据处理方法流程图。
【符号说明】
100:数据储存装置
110:存储器控制器
112:微处理器
112C:程序码
112M:只读存储器
114:存储器接口
116:缓冲存储器
118:主机接口
120:存储器装置
130:主机装置
132:编码器
134:解码器
200:逻辑单元
A-1、A-2、A-3、A-4、B-1、B-2、B-3、C-1、C-2、C-3、C-4、C-5、C-6、D-1、D-2、D-3、D-4、D-5、D-6、D-7:操作
DATA IN UPIU:送入数据之通用快闪存储器储存通讯协定资讯单元
HPB_Rgn_0、HPB_Rgn_(N-1):HPB区域
HPB_Sub_Rgn_0、HPB_Sub_Rgn_(L-1):HPB子区域
LBA:逻辑区块地址
具体实施方式
在下文中，描述了许多具体细节以提供对本发明实施例的透彻理解。然而，本领域技术人员仍将理解如何在缺少一个或多个具体细节或依赖于其他方法、元件或材料的情况下实施本发明。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊本发明的主要概念。
在整个说明书中对"一实施例"或"一范例"的引用意味着结合该实施例或范例所描述的特定特征、结构或特性包括于本发明的多个实施例的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语"于本发明的一实施例中"、"根据本发明的一实施例"、"于一范例中"或"根据本发明的一范例"不一定都指到相同的实施例或范例。此外，特定特征、结构或特性可以在一个或多个实施例或范例中以任何合适的组合和/或子组合进行结合。
此外，为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合附图，作详细说明如下。目的在于说明本发明的精神而非用以限定本发明的保护范围，应理解下列实施例可经由软体、硬体、韧体、或上述任意组合来实现。
图1是显示根据本发明的一实施例所述的数据储存装置的方块图范例。数据储存装置100可包括一存储器装置120与一存储器控制器110。存储器控制器110用以存取(Access)存储器装置120及控制存储器装置120的运作。存储器装置120可为一非挥发性(non-volatile，缩写为NV)存储器装置(例如，一快闪存储器(flash memory))，并且可包括一或多个记忆元件(例如，一或多个快闪存储器晶粒、一或多个快闪存储器晶片、或其他类似元件)。
数据储存装置100可耦接至一主机装置130。主机装置130可至少包括一处理器、一电源电路、以及至少一随机存取存储器(Random Access Memory，缩写为RAM)，例如至少一动态随机存取存储器(Dynamic RAM，缩写为DRAM)、至少一静态随机存取存储器(StaticRAM，缩写为SRAM)等(以上未示于图1)。处理器与随机存取存储器可透过一总线彼此相互连接，并且可耦接至电源电路以取得电源。处理器可控制主机装置130的运作。电源电路可将电源供应至处理器、随机存取存储器以及数据储存装置100，例如输出一或多个驱动电压至数据储存装置100。数据储存装置100可自主机装置130取得所述驱动电压作为数据储存装置100的电源，并且为主机装置130提供储存空间。
根据本发明的一实施例，存储器控制器110可包括一微处理器112、一只读存储器(Read Only Memory，缩写为ROM)112M、一存储器接口114、一缓冲存储器116、与一主机接口118。只读存储器112M是用以储存程序码112C。而微处理器112则用来执行程序码112C以控制对存储器装置120的存取。程序码112C可包括一或多个程序模块，例如启动载入(bootloader)程序码。当数据储存装置100自主机装置130取得电源时，微处理器112可藉由执行程序码112C执行数据储存装置100的一初始化程序。于初始化程序中，微处理器112可自存储器装置120载入一组系统内编程(In-System Programming，缩写为ISP)程序码(未示于图1)。微处理器112可执行该组系统内编程程序码，使得数据储存装置100可具备各种功能。根据本发明的一实施例，该组系统内编程程序码可包括，但不限于：一或多个与存储器存取(例如，读取、写入与抹除)相关的程序模块，例如一读取操作模块、一查找表格模块、一损耗均衡(wear leveling)模块、一读取刷新(read refresh)模块、一读取回收(read reclaim)模块、一垃圾回收模块、一非预期断电恢复(Sudden Power Off Recovery，缩写为SPOR)模块、以及一不可更正错误更正码(Uncorrectable Error Correction Code，缩写为UECC)模块，其分别被提供用以执行对应的读取、查找表格、损耗均衡、读取刷新、读取回收、垃圾回收、非预期断电恢复以及对侦测到的UECC错误进行错误处理等操作。
存储器接口114包含了一编码器132以及一解码器134，其中编码器132用来对需被写入存储器装置120的数据进行编码，例如执行ECC编码，而解码器134用来对从存储器装置120所读出的数据进行解码。
于典型状况下，存储器装置120包含了多个记忆元件，例如多个快闪存储器晶粒或多个快闪存储器晶片，各记忆元件可包含多个存储器区块(Block)。存储器控制器110对存储器装置120进行抹除数据运作是以区块为单位来进行。另外，一存储器区块可记录(包含)特定数量的数据页(Page)，例如，实体数据页，其中存储器控制器110对存储器装置120进行写入数据的运作是以数据页为单位来进行写入。
实作上，存储器控制器110可利用其本身内部的元件来进行诸多控制运作，例如：利用存储器接口114来控制存储器装置120的存取运作(尤其是对至少一存储器区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用主机接口118来与主机装置130沟通。
在一实施例中，存储器控制器110透过主机接口118并使用一标准通讯协定与主机装置130沟通。举例而言，上述的标准通讯协定包含(但不限于)：通用序列总线(UniversalSerial Bus，缩写为USB)标准、SD接口标准、超高速一代(Ultra High Speed-I，缩写为UHS-I)接口标准、超高速二代(Ultra High Speed-II，缩写为UHS-II)接口标准、CF接口标准、MMC接口标准、eMMC接口标准、UFS接口标准、高技术组态(Advanced TechnologyAttachment，缩写为ATA)标准、序列高技术组态(Serial ATA，缩写为SATA)标准、快捷外设互联标准(Peripheral Component Interconnect Express，缩写为PCI-E)标准、并列先进附件(Parallel Advanced Technology Attachment，缩写为PATA)标准等。
在一实施例中，缓冲存储器116是以随机存取存储器来实施。例如，缓冲存储器116可以是静态随机存取存储器，但本发明亦不限于此。于其他实施例中，缓冲存储器116可以是动态随机存取存储器。
在一实施例中，数据储存装置100可以是可携式存储器装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)，且主机装置130为一可与数据储存装置连接的电子装置，例如手机、笔记型电脑、桌上型电脑…等等。而在另一实施例中，数据储存装置100可以是固态硬碟或符合UFS或eMMC规格的嵌入式储存装置，并且可被设置在一电子装置中，例如设置在手机、笔记型电脑、桌上型电脑之中，而此时主机装置130可以是该电子装置的一处理器。
主机装置130可对数据储存装置100发出指令，例如，读取指令或写入指令，用以存取存储器装置120所储存的数据，或者主机装置130可对数据储存装置100发出指令以进一步控制、管理数据储存装置100。
存储器装置120可储存一全域逻辑至实体(Logical to Physical，缩写为L2P)(或称主机至快闪存储器(Host to Flash，缩写为H2F))映射表格，供存储器控制器110存取存储器装置120的数据时使用。全域L2P映射表格可位于存储器装置120的一既定区域，例如一系统区域，但本发明并不限于此。全域L2P映射表格可被分为多个区域L2P映射表格，区域L2P映射表格可被储存于相同或不同的记忆元件内。例如，一记忆元件可储存一个区域L2P映射表格。于需要时，存储器控制器110可将全域L2P映射表格的至少一部分(例如，一部分或全部)载入缓冲存储器116或其他存储器内。例如，存储器控制器110可载入一区域L2P映射表格作为一暂时的L2P映射表格，用以根据此区域L2P映射表格存取存储器装置120的数据，但本发明并不限于此。
为了改善读取效能，近期已发布了主机性能增强器(Host Performance Booster，缩写为HPB)系列标准。HPB利用主机装置端的一个存储器装置(例如，主机装置130的DRAM)暂存于UFS装置端(例如，依循UFS规格实施的数据储存装置100)所维护的映射资讯。所述映射资讯可自前述的全域或区域L2P映射表格中取得。借助此映射资讯，主机装置130可发出带有主机装置130所欲读取的逻辑地址(例如，逻辑区块地址(logical block addresses，缩写为LBAs)所对应的实体地址的相关资讯(例如，实体区块地址(physical blockaddresses，缩写为PBAs)的特定读取指令(以下称为HPB读取(HPB READ)指令)以读取数据，其中所述实体地址的相关资讯可被承载于一或多个HPB项目(HPB entry)中。如此一来，存储器控制器110可节省自存储器装置120读取及载入全域或区域L2P映射表格所花费的时间，以及节省于载入的L2P映射表格中搜寻出主机装置130所欲读取的逻辑地址所对应的实体地址所花费的时间。藉此，读取效能可被改善。
一般而言，存储器装置120可被划分为多个分区，各分区可被视为一个逻辑单元，且各逻辑单元可对应于多个逻辑区块地址。图2是显示逻辑单元200与其对应的逻辑区块地址的一个范例。如HPB规格所定义，各逻辑单元所对应的逻辑区块地址(例如，逻辑区块地址LBA 0～LBA Z，其中Z为正整数)可被划分为多个HPB区域(例如，HPB区域HPB_Rgn_0～HPB_Rgn_(N-1)，其中N为大于1的一正整数)，并且各HPB区域可进一步被划分为多个HPB子区域(例如，HPB子区域HPB_Sub_Rgn_0～HPB_Sub_Rgn_(L-1)，其中L为一正整数)。一个HPB子区域的大小可小于或等于一个HPB区域的大小。为简化说明，以下将HPB子区域简称为子区域，以及将HPB区域简称为区域。
于本发明的实施例中，有两种取得HPB项目的模式，包括主机控制模式与装置控制模式。
图3为一示意图，用以显示于主机控制模式下可有的操作。于主机控制模式下，主机系统(例如，主机装置130)可确认要被活化(activate)的新的子区域(操作A-1)，并发出一HPB读取缓冲(HPB READ BUFFER)指令(操作A-2)，以请求要被活化的子区域所对应的HPB项目。响应于HPB读取缓冲指令的接收，UFS装置(例如，存储器控制器110)可自存储器装置120读取L2P映射表格的至少一部分(例如，读取全域L2P映射表格或区域L2P映射表格)，该部分是对应于选定要被活化的子区域，并且根据L2P映射表格所记录的映射资讯提供HPB项目(操作A-3)。UFS装置接着可透过送入数据(DATA IN)的通用快闪存储器储存通讯协定资讯单元(UFS Protocol Information Unit，缩写为UPIU)封包将HPB项目传送至主机系统(操作A-4)。主机系统可于系统存储器内配置一HPB区域(亦可称为HPB快取区)，用以储存HPB项目(操作A-5)。
主机系统亦可确认要被去活化(deactivate)的区域(操作B-1)，并发出一HPB写入缓冲(HPB WRITE BUFFER)指令，以请求将一区域去活化(操作B-2)。UFS装置可响应于HPB写入缓冲指令的接收将对应的区域去活化(操作B-3)。
此外，当UFS装置判断需要更新任何子区域所对应的HPB项目时，例如，当UFS装置修改了一已活化的子区域所对应的L2P映射资讯(操作C-1)，UFS装置可传送一回应UPIU封包至主机系统，以建议主机系统更新子区域所对应的HPB项目(操作C-2)。响应于回应UPIU封包的接收，主机系统可发出一HPB读取缓冲指令(操作C-3)，并将的传送给UFS装置以请求已活化的子区域所对应的更新过的HPB项目(操作C-4)。响应于HPB读取缓冲指令的接收，UFS装置可读取L2P映射表格中的对应于已活化的子区域的部分，并且根据L2P映射表格所记录的映射资讯提供HPB项目(操作C-5)。同样地，UFS装置接着可透过送入数据的通用快闪存储器储存通讯协定资讯单元(DATA IN UPIU)封包将HPB项目传送至主机系统(操作C-6)。主机系统可根据接收到的资讯更新HPB快取区内所储存的HPB项目(操作C-7)。
图4为一示意图，用以显示于装置控制模式下可有的操作。于装置控制模式下，UFS装置可确认要被活化的新的子区域及/或要被去活化的区域(操作D-1)，并传送一回应UPIU封包至主机系统，以建议主机系统活化选定的新的子区域或去活化选定的区域(操作D-2)。对于将选定的区域去活化，主机系统可舍弃不再活化的区域所对应的HPB项目(操作D-3)。对于活化的新的子区域，主机系统可发出一HPB读取缓冲指令，并将的传送给UFS装置以请求要被活化的子区域所对应的HPB项目(操作D-4)。类似地，响应于HPB读取缓冲指令的接收，UFS装置可自存储器装置120读取L2P映射表格的至少一部分(例如，读取全域L2P映射表格或区域L2P映射表格)，该部分是对应于选定要被活化的子区域，并且根据L2P映射表格所记录的映射资讯提供HPB项目(操作D-5)。UFS装置接着可透过送入数据的通用快闪存储器储存通讯协定资讯单元(DATA IN UPIU)封包将HPB项目传送至主机系统(操作D-6)。主机系统可于系统存储器内配置一HPB区域(亦可称为HPB快取区)，用以储存HPB项目(操作D-7)。
图5是显示HPB项目的一个范例格式。于本发明的一实施例中，一个HPB项目的大小为8位元组(Byte)。于此范例格式中，4位元组用以记载自L2P映射表格(例如，全域或区域L2P映射表格，或者由存储器控制器110载入缓冲存储器116的暂时的L2P映射表格)取得的实体地址，而其余4位元组用以记载另一实体地址，此实体地址是快闪存储器内实际用以储存前述全域或区域L2P映射表格的地址。更具体的说，于图5所示的范例格式中，第一个4位元组大小的PBA与第二个4位元组大小的PBA被合并形成一个HPB项目，其中第一个PBA为储存于表格1(亦称为T1表格)的实体区块地址，此实体区块地址为一逻辑区块地址所映射的实体区块地址，而第二个PBA为储存于表格2(亦称为T2表格)的实体区块地址，此实体区块地址则为T1表格的实体区块地址。于此，T1表格可以是存储器装置120内所储存的全域或区域L2P映射表格，T2表格可以一个系统表格，用以记录各管理表格(例如，全域或区域L2P映射表格)实际被储存于存储器装置120的实体地址。
由于当一管理表格(例如，全域或区域L2P映射表格)的内容(例如，映射资讯)需被更新时，存储器控制器110可配置另一个存储器空间储存此管理表格更新后的内容，因此，当由一逻辑区块地址所映射的实体区块地址改变时，不仅T1表格的内容需要修改，T1表格的更新内容也会被储存于存储器装置120的另一个新的储存空间。因此，系统表格内所记录的T1表格所对应的实体地址也会随的改变。如此一来，HPB项目内所记载的T2表格的内容便能用于验证由此HPB项目所对应的一逻辑区块地址所映射的实体区块地址所储存数据是否仍为有效数据。当HPB项目所记载的T2表格内容与存储器控制器110所维护的最新的T1表格的实体地址相符时，代表储存于此HPB项目所记载的实体区块地址(T1表格内容)的数据仍为有效数据。反之，代表储存于此HPB项目所记载的实体区块地址的数据已为无效数据。需注意的是，前述一实体区块地址所储存的数据是否仍为有效数据的验证可由数据储存装置端的存储器控制器110执行。
借助HPB项目所提供的资讯，主机装置130可发出前述HPB读取指令，此HPB读取指令可承载主机装置130试图读取的起始逻辑地址、传输长度(TRANSFER LENGTH)、以及HPB项目所记载的内容等相关资讯，用以读取数据。图6为一示意图，用以显示HPB读取指令的对应操作。主机系统可自HPB快取区取得所需的HPB项目资讯，并且传送一HPB读取指令给UFS装置(操作E-1)，此HPB读取指令带有一逻辑区块地址LBA(例如，起始LBA)、此LBA所对应的HPB项目内容以及传输长度，并透过HPB读取指令UPIU封包传送(操作E-2)。于一特定实施例中，传输长度可被限定为1，但本发明并不限于此。于本发明的其他实施例中，传输长度可被设定为任意正整数。于接收到HPB读取指令时，UFS装置可解码此对应于主机装置130试图读取的一个选定的LBA的HPB项目，以取得此选定的LBA所对应的实体地址或PBA的相关资讯，并且根据此实体地址或PBA的相关资讯存取存储器装置，以取得主机装置130试图读取的数据(操作E-3)。UFS装置可于操作E-3中判断接收到的HPB项目是否仍为有效。例如，透过前述判断HPB项目所记载的T2表格内容与存储器控制器110所维护的最新的T1表格的实体地址是否相符判断HPB项目是否仍为有效。若HPB项目的内容为有效的，UFS装置可取得主机装置130试图读取的数据(即，图中所示的"逻辑区块数据")，并传送一或多个送入数据的通用快闪存储器储存通讯协定资讯单元(DATA IN UPIU)封包至主机系统，以传送此数据(操作E-4)给主机系统，并且于数据传输完成后传送回应UPIU封包(操作E-5)至主机系统，其中所述"逻辑区块数据"是指主机装置130所选定欲读取的逻辑地址LBA所对应的数据。另一方面，若判断接收到的HPB项目为无效的，则UFS装置可略过操作E-4，直接执行操作E-5，藉由传送一回应UPIU封包至主机系统，以建议主机系统更新对应的HPB项目。
需注意的是，于本发明的一些实施例中，UFS装置端可主动地建议主机系统更新HPB项目，例如，于前述操作C-2或操作D-2中UFS装置端藉由传送一回应UPIU封包主动地建议主机系统更新HPB项目或建议主机系统活化新的子区域。而于本发明的另一些实施例中，UFS装置端也可不主动地建议主机系统更新HPB项目。于该些实施例中，UFS装置端可改为在判断HPB项目为无效的之后，再藉由传送一回应UPIU封包至主机系统，以建议主机系统更新对应的HPB项目。例如，UFS装置于接收到HPB读取指令后，若于前述操作E-3中判断HPB项目为无效的，透过回应UPIU封包建议主机系统更新对应的HPB项目。
根据本发明的一实施例，存储器控制器110可配置一既定存储器区块作为用以自主机装置130接收数据的一现用(active)存储器区块(亦可称为缓存器)，并且对应地于一映射表格中记录多个逻辑地址。此映射表格可为一实体至逻辑(Physical to Logical，缩写为P2L)(或称快闪存储器至主机(Flash to Host，缩写为F2H))映射表格。不同于前述储存于存储器装置120的全域或区域L2P映射表格，对应于现用存储器区块的P2L映射表格通常被储存于缓冲存储器116内，作为一临时的映射表格。
于本发明的一实施例中，P2L映射表格可包括多个栏位，P2L映射表格的一栏位对应于现用存储器区块的一个实体地址，用以记录此实体地址的映射资讯，其中四个实体地址可对应于一实体数据页。例如，一实体地址可用以储存4千位元组(KB)的数据，而一实体数据页的大小可为16KB。现用存储器区块的P2L映射表格内所记录的一个实体地址的映射资讯为储存于现用存储器区块的该实体地址的数据是指向哪个逻辑地址的实体至逻辑映射资讯。
此外，储存于存储器装置120的全域或区域L2P映射表格(以下一并称为L2P映射表格)可包括多个栏位，L2P映射表格的一栏位用以记录一逻辑地址的映射资讯。其中一逻辑地址可对应于一逻辑数据页。L2P映射表格内所记录的一逻辑地址或一逻辑数据页的映射资讯为存储器装置的哪个实体地址储存此逻辑地址或逻辑数据页的数据的逻辑至实体映射资讯。
一般而言，现用存储器区块所对应的P2L映射表格的内容仅会在现用存储器区块被写满且将被更新为存储器装置120内的数据区域的一个数据区块时，被更新至存储器装置120所储存的L2P映射表格。即，于传统的设计中，当现用存储器区块仍作为现役的缓存器且仍被用于自主机装置130接收数据时，现用存储器区块所对应的P2L映射表格的内容不会被更新至L2P映射表格。因此，当接收到一个带有主机装置130所欲读取的数据的一指定逻辑地址的读取指令时，存储器控制器110仍必须先根据指定逻辑地址查找现用存储器区块所对应的P2L映射表格，以判断现用存储器区块是否储存了指定逻辑地址的数据。若是，由于现用存储器区块所储存的数据为最新的数据，存储器控制器110将现用存储器区块中所储存的此指定逻辑地址所对应的数据提供给主机装置130。若否，则存储器控制器110必须进一步载入L2P映射表格(例如，当未应用HPB相关技术时)，并且查找L2P映射表格以取得储存此欲读取的指定逻辑地址所对应的数据的实体地址。
然而，如上所述，在映射表格中查找或搜索表格内容为相当耗时的操作。为了解决此问题，并进一步改善存储器装置的读取速度，特别是当应用了HPB相关技术时，于本发明的实施例中，响应于需要建议活化存储器装置之一或多个子区域(例如，当HPB应用于装置控制模式下)或需要传送一或多个HPB项目(例如，当HPB应用于主机控制模式下)的判断，存储器控制器110于传送一或多个HPB项目至主机装置130前，直接根据现用存储器区块所对应的存有最新映射资讯的P2L映射表格更新L2P映射表格的内容。于L2P映射表格的内容根据现用存储器区块所对应的P2L映射表格被更新后，存储器控制器110可根据记录了最新映射资讯的L2P映射表格的内容产生HPB项目，并传送包含此HPB项目的一封包(例如，前述的送入数据的通用快闪存储器储存通讯协定资讯单元(DATA IN UPIU)封包)至主机装置130。
图7是显示根据本发明的一实施例所述的可改善存储器装置的读取速度的数据处理方法流程图。此方法是由存储器控制器110所执行，并且可包括以下步骤：
步骤S702:于传送一或多个HPB项目至主机装置前，根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容。根据本发明的一实施例，步骤S702的执行可响应于需要建议活化存储器装置之一或多个子区域(例如，当HPB应用于装置控制模式下)的判断或需要送一或多个HPB项目(例如，当HPB应用于主机控制模式下)的判断。
步骤S704:根据更新过的L2P映射表格产生所述HPB项目。
步骤S706:传送包含所述HPB项目的一封包(例如，DATA IN UPIU封包)至主机装置。
根据本发明的一实施例，于根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容时，无论目前现用存储器区块是否已被写满，现用存储器区块所对应的P2L映射表格所记录的映射资讯皆会被更新至L2P映射表格。换言之，于本发明的实施例中，步骤S702可于现用存储器区块尚未被写满并且仍被用于自主机装置130接收数据使用时被执行。因此，于本发明的实施例中，于根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容时，现用存储器区块的状态可以是已被写满或尚未被写满。
此外，根据本发明的一实施例，存储器控制器110可响应于一HPB读取缓冲指令的接收而判断需要传送一或多个HPB项目至主机装置130。更具体的说，当HPB应用于主机控制模式下，或者当数据储存装置100被配置为于主机控制模式下支援HPB时，于自主机装置130接收HPB读取缓冲指令后，存储器控制器110可判断接下来需要传送一或多个HPB项目至主机装置130。
根据本发明的另一实施例，当HPB应用于装置控制模式下，或者当数据储存装置100被配置为于装置控制模式下支援HPB时，当存储器装置110确认要被活化的新的子区域时，存储器装置110可决定需要向主机装置建议活化存储器装置之一或多个子区域。于本发明的实施例中，存储器装置110可于执行垃圾回收操作后确认要被活化的新的子区域。
参考回如图3所示的于主机控制模式下的操作，于本发明的实施例中，图7的步骤S702可合并于操作A-3。即，在将L2P映射表格的一选定部分所记载的内容整理为HPB项目前，其中此L2P映射表格的选定部分是主机系统于HPB读取缓冲指令内具体指出要被活化的子区域所对应的部分，无论目前现用存储器区块是否已被写满，存储器控制器110直接根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容。于更新L2P映射表格的内容后，存储器控制器110可将L2P映射表格的所述选定部分所记载的内容整理为HPB项目，用以根据有着最新映射资讯的L2P映射表格所记录的映射资讯产生HPB项目，并且将包含HPB项目的DATA IN UPIU封包传送至主机装置130。
参考回如图4所示的于装置控制模式下的操作，于本发明的其他实施例中，图7的步骤S702可合并于UFS装置端的操作D-1或D-5，或者可于操作D-1或D-5之间被插入。当步骤S702合并于操作D-1时，存储器控制器110可在确认要被活化的新的子区域(因而判断需要建议活化存储器装置之一或多个子区域)时，于操作D-1中直接根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容。例如，存储器控制器110可于传送回应UPIU封包至主机系统用以建议活化新的子区域/或去活化选定的区域之前，根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容。当步骤S702合并于操作D-5时，存储器控制器110可在将L2P映射表格的一选定部分所记载的内容整理为HPB项目前，其中此L2P映射表格的选定部分是主机系统于HPB读取缓冲指令内具体指出要被活化的子区域所对应的部分，直接根据现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容。于更新L2P映射表格的内容后，存储器控制器110可将L2P映射表格中选定部分所记载的内容整理为HPB项目，用以根据有着最新映射资讯的L2P映射表格所记录的映射资讯产生HPB项目，并且将包含HPB项目的DATA IN UPIU封包传送至主机装置130。
于本发明的实施例中，当存储器控制器110知道需要将HPB项目提供给主机装置130时，在提供HPB项目前，藉由直接根据可能仍正在被使用(或，尚未被写满)的现用存储器区块所对应的P2L映射表格更新L2P映射表格的内容，可使得提供给主机装置130的HPB项目具有最新的映射资讯。由于提供给主机装置130的HPB项目具有最新的映射资讯，当主机装置130欲读取数据时，存储器控制器110可省略传统技艺中所需要的根据主机装置130所欲读取的指定的逻辑地址查找现用存储器区块所对应的P2L映射表格的操作，因此，可有效加速读取操作。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (12)

1.一种数据储存装置，包括：
一存储器装置，包括多个存储器区块；以及
一存储器控制器，耦接至该存储器装置，用以存取该存储器装置，
其中该存储器控制器配置一既定存储器区块作为用以自一主机装置接收数据的一现用存储器区块，并且对应地于一第一映射表格中记录多个逻辑地址，
其中该第一映射表格包括多个栏位，该第一映射表格的一栏位用以记录该现用存储器区块的一实体地址的映射资讯，并且该实体地址的该映射资讯为储存于该现用存储器区块的该实体地址的数据是指向哪个逻辑地址的一实体至逻辑映射资讯，
其中响应于需要建议活化该存储器装置之一或多个子区域或传送一或多个主机性能增强器(Host Performance Booster，缩写HPB)项目的判断，该存储器控制器更于传送该一或多个HPB项目至该主机装置前，根据该第一映射表格更新一第二映射表格，
其中该第二映射表格包括多个栏位，该第二映射表格的一栏位用以记录一逻辑地址的映射资讯，并且该逻辑地址的该映射资讯为该存储器装置的哪个实体地址储存该逻辑地址的数据的一逻辑至实体映射资讯，并且
其中该存储器控制器更于该第二映射表格根据该第一映射表格被更新后，根据该第二映射表格产生该一或多个HPB项目，并且传送包含该一或多个HPB项目的一封包至该主机装置。
2.如权利要求1所述的数据储存装置，其特征在于，于根据该第一映射表格更新该第二映射表格时，该现用存储器区块已被写满或尚未被写满。
3.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器响应于一HPB读取缓冲指令的接收而判断需要传送该一或多个HPB项目至该主机装置。
4.如权利要求1所述的数据储存装置，其特征在于，该存储器控制器于传送用以建议活化该存储器装置的该一或多个子区域的一回应封包至该主机装置前，根据该第一映射表格更新该第二映射表格。
5.如权利要求4所述的数据储存装置，其特征在于，该回应封包为一回应通用快闪存储器储存(Universal Flash Storage，缩写为UFS)通讯协定资讯单元(UFS ProtocolInformation Unit，缩写为UPIU)封包。
6.如权利要求1所述的数据储存装置，其特征在于，该第一映射表格为被储存于该存储器控制器的一缓冲存储器的一暂时的映射表格，并且该第二映射表格被储存于该存储器装置。
7.一种数据处理方法，适用于一数据储存装置，其中该数据储存装置包括一存储器装置与一存储器控制器，该存储器装置包括多个存储器区块，该存储器控制器耦接至该存储器装置用以存取该存储器装置，该数据处理方法由该存储器控制器所执行并包括：
配置一既定存储器区块作为用以自一主机装置接收数据的一现用存储器区块，并且对应地于一第一映射表格中记录多个逻辑地址，其中该第一映射表格包括多个栏位，该第一映射表格的一栏位用以记录该现用存储器区块的一实体地址的映射资讯，并且该实体地址的该映射资讯为储存于该现用存储器区块的该实体地址的数据是指向哪个逻辑地址的一实体至逻辑映射资讯；
响应于需要建议活化该存储器装置之一或多个子区域或传送一或多个主机性能增强器(Host Performance Booster，缩写HPB)项目的判断，于传送该一或多个HPB项目至该主机装置前根据该第一映射表格更新一第二映射表格，其中该第二映射表格包括多个栏位，该第二映射表格的一栏位用以记录一逻辑地址的映射资讯，并且该逻辑地址的该映射资讯为该存储器装置的哪个实体地址储存该逻辑地址的数据的一逻辑至实体映射资讯；
于该第二映射表格根据该第一映射表格被更新后根据该第二映射表格产生该一或多个HPB项目；以及
传送包含该一或多个HPB项目的一封包至该主机装置。
8.如权利要求7所述的数据处理方法，其特征在于，于执行根据该第一映射表格更新该第二映射表格的操作时，该现用存储器区块已被写满或尚未被写满。
9.如权利要求7所述的数据处理方法，其特征在于，响应于一HPB读取缓冲指令的接收而判断需要传送该一或多个HPB项目至该主机装置。
10.如权利要求7所述的数据处理方法，其特征在于，还包括：
响应于需要建议活化该存储器装置的该一或多个子区域的判断而传送用以建议活化该存储器装置的该一或多个子区域的一回应封包至该主机装置，
其中根据该第一映射表格更新该第二映射表格的操作是于传送该回应封包前被执行。
11.如权利要求10所述的数据处理方法，其特征在于，该回应封包为一回应通用快闪存储器储存(Universal Flash Storage，缩写为UFS)通讯协定资讯单元(UFS ProtocolInformation Unit，缩写为UPIU)封包。
12.如权利要求7所述的数据处理方法，其特征在于，该第一映射表格为被储存于该存储器控制器的一缓冲存储器的一暂时的映射表格，并且该第二映射表格被储存于该存储器装置。
CN202110052638.XA 2020-06-22 2021-01-15 数据处理方法及对应的数据储存装置 Active CN113900582B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063042539P 2020-06-22 2020-06-22
US63/042,539 2020-06-22
TW109139250 2020-11-11
TW109139250A TWI766431B (zh) 2020-06-22 2020-11-11 資料處理方法及對應之資料儲存裝置

Publications (2)

Publication Number Publication Date
CN113900582A true CN113900582A (zh) 2022-01-07
CN113900582B CN113900582B (zh) 2024-08-16

Family

ID=79022515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110052638.XA Active CN113900582B (zh) 2020-06-22 2021-01-15 数据处理方法及对应的数据储存装置

Country Status (2)

Country Link
US (1) US11614885B2 (zh)
CN (1) CN113900582B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11449244B2 (en) * 2020-08-11 2022-09-20 Silicon Motion, Inc. Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information
CN113227995B (zh) * 2021-03-31 2024-09-03 长江存储科技有限责任公司 用于闪存存储器的文件系统和主机性能增强器
KR20230048769A (ko) * 2021-10-05 2023-04-12 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN114491500A (zh) * 2022-02-24 2022-05-13 深圳市惟客数据科技有限公司 数据权限控制方法、装置及可读存储介质
CN117707639B (zh) * 2023-08-30 2024-07-12 荣耀终端有限公司 应用启动加速方法、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140281361A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and related deduplication method
US20180024745A1 (en) * 2016-07-21 2018-01-25 SK Hynix Inc. Memory system and operating method thereof
US20190121540A1 (en) * 2017-10-20 2019-04-25 Qualcomm Incorporated Controller hardware automation for host-aware performance booster
CN110244907A (zh) * 2018-03-08 2019-09-17 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法
WO2019222381A1 (en) * 2018-05-18 2019-11-21 Micron Technology, Inc. Host accelerated operations in managed nand devices
US20200151108A1 (en) * 2018-11-13 2020-05-14 Phison Electronics Corp. Mapping table updating method, memory controlling circuit unit and memory storage device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US9323657B1 (en) * 2014-12-30 2016-04-26 Sandisk Technologies Inc. Memory system and method for improving read latency of a high-priority partition
KR20180080589A (ko) * 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102310117B1 (ko) * 2017-07-07 2021-10-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US10430117B2 (en) * 2017-10-23 2019-10-01 Micron Technology, Inc. Host accelerated operations in managed NAND devices
TWI692690B (zh) * 2017-12-05 2020-05-01 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI679537B (zh) * 2018-03-09 2019-12-11 深圳大心電子科技有限公司 資料移動方法及儲存控制器
US11137914B2 (en) * 2019-05-07 2021-10-05 Western Digital Technologies, Inc. Non-volatile storage system with hybrid command
KR102675313B1 (ko) * 2019-10-31 2024-06-17 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20220006913A (ko) * 2020-07-09 2022-01-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220021186A (ko) * 2020-08-13 2022-02-22 에스케이하이닉스 주식회사 데이터 처리 시스템 내 데이터를 공유하는 장치 및 방법
KR20220049215A (ko) * 2020-10-14 2022-04-21 삼성전자주식회사 메모리 장치, 호스트 장치 및 이들을 포함하는 메모리 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140281361A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and related deduplication method
US20180024745A1 (en) * 2016-07-21 2018-01-25 SK Hynix Inc. Memory system and operating method thereof
US20190121540A1 (en) * 2017-10-20 2019-04-25 Qualcomm Incorporated Controller hardware automation for host-aware performance booster
CN110244907A (zh) * 2018-03-08 2019-09-17 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法
WO2019222381A1 (en) * 2018-05-18 2019-11-21 Micron Technology, Inc. Host accelerated operations in managed nand devices
US20200151108A1 (en) * 2018-11-13 2020-05-14 Phison Electronics Corp. Mapping table updating method, memory controlling circuit unit and memory storage device

Also Published As

Publication number Publication date
CN113900582B (zh) 2024-08-16
US11614885B2 (en) 2023-03-28
US20210397370A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
CN113900582B (zh) 数据处理方法及对应的数据储存装置
CN113885778B (zh) 数据处理方法及对应的数据储存装置
CN113961140B (zh) 数据处理方法及对应的数据储存装置
US11449244B2 (en) Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information
US10339045B2 (en) Valid data management method and storage controller
CN113885779B (zh) 数据处理方法及对应的数据储存装置
CN113835617B (zh) 数据处理方法及对应的数据储存装置
TWI758944B (zh) 資料處理方法及對應之資料儲存裝置
TWI748835B (zh) 資料處理方法及對應之資料儲存裝置
CN113377282B (zh) 数据存储装置与数据处理方法
CN112099731B (zh) 数据储存装置与数据处理方法
TWI766431B (zh) 資料處理方法及對應之資料儲存裝置
TWI808010B (zh) 資料處理方法及對應之資料儲存裝置
TWI814590B (zh) 資料處理方法及對應之資料儲存裝置
TWI808011B (zh) 資料處理方法及對應之資料儲存裝置
TW202414221A (zh) 資料處理方法及對應之資料儲存裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant