CN109101384A - Ddr模块的调试方法及系统 - Google Patents

Ddr模块的调试方法及系统 Download PDF

Info

Publication number
CN109101384A
CN109101384A CN201810911800.7A CN201810911800A CN109101384A CN 109101384 A CN109101384 A CN 109101384A CN 201810911800 A CN201810911800 A CN 201810911800A CN 109101384 A CN109101384 A CN 109101384A
Authority
CN
China
Prior art keywords
reference voltage
debugged
ddr module
ddr
modulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810911800.7A
Other languages
English (en)
Inventor
韩小江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Morning Semiconductor (shenzhen) Co Ltd
Original Assignee
Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Morning Semiconductor (shenzhen) Co Ltd filed Critical Crystal Morning Semiconductor (shenzhen) Co Ltd
Priority to CN201810911800.7A priority Critical patent/CN109101384A/zh
Publication of CN109101384A publication Critical patent/CN109101384A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了DDR模块的调试方法及系统，属于器件调试技术领域。DDR模块的调试方法通过对DDR模块中的待调试基准电压进行调制，监测DDR模块的通信状态，以获取待调试基准电压的最佳的设置值，实现当基准电压采用设置值时可使DDR模块高速通信保持信号的稳定性，避免因基准电压不适合而引起的异常问题。

Description

DDR模块的调试方法及系统
技术领域
本发明涉及器件调试技术领域，尤其涉及一种DDR(全称：Double Data Rate，双倍速率同步动态随机存储器)模块的调试方法及系统。
背景技术
目前在对于DDR模块进行调试时，通常是以参考电压(例如：DDR3的参考电压是供电电压的二分之一)为准保持DDR模块中的基准电压不变对DDR模块的其他参数配置进行调节，但是在实际应用中所谓的参考电压不一定是基准电压的最佳电压，当DDR模块高速通信时，若参考电压处于临界值附近会直接影响DDR模块的信号稳定性出现异常现象(如：出现马赛克、或系统崩溃)。
发明内容
针对现有的DDR模块在高速通信时信号不稳定出现异常的问题，现提供一种旨在实现可提高DDR模块的信号稳定性的DDR模块的调试方法及系统。
本发明提供了一种DDR模块的调试方法，包括下述步骤：
对DDR模块中的待调试基准电压进行调制；
监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
优选的，所述对DDR模块中的待调试基准电压进行调制，包括：
通过在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
优选的，所述对DDR模块中的待调试基准电压进行调制，包括：
根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
优选的，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，所述对DDR模块中的待调试基准电压进行调制，包括：
在写数据的过程中对所述存储单元的基准电压进行调制；
在读数据的过程中对所述控制单元的基准电压进行调制。
优选的，所述监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值，包括：
监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
本发明还提供了一种DDR模块的调试系统，包括：
调制单元，用于对DDR模块中的待调试基准电压进行调制；
处理单元，用于监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
优选的，所述调制单元采用在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
优选的，所述调制单元用于根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
优选的，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，
所述调制单元用于在写数据的过程中对所述存储单元的基准电压进行调制；
所述调制单元还用于在读数据的过程中对所述控制单元的基准电压进行调制。
优选的，所述处理单元，包括：
监测模块，用于监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录模块，用于记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
计算模块，用于根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
上述技术方案的有益效果：
本技术方案中，通过对DDR模块中的待调试基准电压进行调制，监测DDR模块的通信状态，以获取待调试基准电压的最佳的设置值，实现当基准电压采用设置值时可使DDR模块高速通信保持信号的稳定性，避免因基准电压不适合而引起的异常问题。
附图说明
图1为本发明所述的DDR模块的调试方法的流程图；
图2为本发明的DDR模块的调试系统的一种实施例的模块图；
图3为本发明的DDR模块的调试系统的另一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明提供了一种DDR模块的调试方法，包括下述步骤：
S1.对DDR模块中的待调试基准电压进行调制；
其中，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，控制单元用于从存储单元中读取数据，控制单元还用于写数据给存储单元；
进一步地，对DDR模块中的待调试基准电压进行调制可包括：
在写数据的过程中对所述存储单元的基准电压进行调制；
在读数据的过程中对所述控制单元的基准电压进行调制。
需要说明的是，存储单元可采用DDR颗粒，DDR颗粒可以是DDR2、DDR3、DDR4等；控制单元可采用SOC芯片(System-on-a-Chip)。
在优选的实施例中，所述步骤S1对DDR模块中的待调试基准电压进行调制，包括：
通过在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
在本实施例中，基准电压的作用是用来识别接收数据和发送数据的高电平及低电平，通过外接电压给基准电压的方式可监测DDR模块的数据信号的稳定性。
在优选的实施例中，所述步骤S1对DDR模块中的待调试基准电压进行调制，包括：
根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
S2.监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
在本实施例中，通过监测DDR模块的数据信号通信状态，可获取数据信号正常通信时，对应的待调试基准电压的浮动范围，从而确定待调试基准电压最佳的设置值，校正基准电压实现当基准电压采用设置值时可使DDR模块高速通信保持信号的稳定性，避免因基准电压不适合而引起的异常问题。
需要说明的是，采用DDR模块的调试方法时，需要在DDR模块内不停的跑大量的数据，从而保证获取的待调试基准电压的设置值的准确性。
在优选的实施例中，所述步骤S2监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值，包括：
监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
在本实施例中，通过对DDR模块中的待调试基准电压进行调制，监测DDR模块的通信状态，以获取待调试基准电压的设置值，实现当基准电压采用设置值时可使DDR模块在高速通信时保持信号的稳定性，避免因基准电压不适合而引起的异常问题。
作为一个实例，调试到达DDR芯片端的信号(SOC芯片写数据给DDR芯片)：在实际调试过程中，调整DDR芯片的待调试基准电压(Vref脚供电电压)，监测DDR的工作状态获取DDR芯片的Vref的最佳电压值(设置值)，具体如表1所示：
表1
Vref(V) DDR工作状态
1 异常
0.95 异常
0.9 正常
0.85 正常
0.8 正常
0.75 正常
0.7 正常
0.65 正常
0.6 正常
0.55 正常
0.5 异常
0.45 异常
由表1可知：当DDR工作状态处于正常状态时，Vref的电压范围在0.55V～0.9V之间，取平均值(即：中心值)约等于0.75V，故将0.75V作为Vref设置电压值，当DDR芯片的Vref设置为0.75V时，可保证在高速通信时DDR模块的工作稳定性。
作为另一个实例，调试到达SOC芯片端的信号(SOC芯片从DDR芯片读数据)：在实际调试过程中，调整SOC芯片的待调试基准电压(Vref脚供电电压)，监测DDR的工作状态获取SOC芯片的Vref的最佳电压值(设置值)，具体如表2所示：
表2
Vref(V) DDR工作状态
1 异常
0.95 异常
0.9 异常
0.85 正常
0.8 正常
0.75 正常
0.7 正常
0.65 正常
0.6 正常
0.55 异常
0.5 异常
0.45 异常
由表2可知：当DDR工作状态处于正常状态时，Vref的电压范围在0.6V～0.85V之间，取平均值(即：中心值)约等于0.75V，故将0.75V作为Vref设置电压值，当DDR芯片的Vref设置为0.75V时，可保证在高速通信时DDR模块的工作稳定性。
在实际应用时，本发明可利用高速示波器获取待调试基准电压的波形图，通过待调试基准电压有效电压范围，准确判断DDR接口的信号质量/余量。
在优选的实施例中，还可包括：
将所述待调试基准电压调制至所述设置值。
如图2所示，本发明还提供了一种DDR模块的调试系统包括：调制单元1和处理单元2，其中：
调制单元1，用于对DDR模块中的待调试基准电压进行调制；
处理单元2，用于监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
进一步地，所述调制单元1可采用在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
在本实施例中，通过对DDR模块中的待调试基准电压进行调制，监测DDR模块的通信状态，以获取待调试基准电压最佳的设置值，实现当基准电压采用设置值时可使DDR模块高速通信保持信号的稳定性，避免因基准电压不适合而引起的异常问题。
在优选的实施例中，所述调制单元1用于根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
在优选的实施例中，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，
所述调制单元1用于在写数据的过程中对所述存储单元的基准电压进行调制；
所述调制单元1还用于在读数据的过程中对所述控制单元的基准电压进行调制。
如图3所示，在优选的实施例中，所述处理单元2可包括：监测模块21、记录模块22和计算模块23，其中：
监测模块21，用于监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录模块22，用于记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
计算模块23，用于根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种DDR模块的调试方法，其特征在于，包括下述步骤：
对DDR模块中的待调试基准电压进行调制；
监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
2.根据权利要求1所述的DDR模块的调试方法，其特征在于，所述对DDR模块中的待调试基准电压进行调制，包括：
通过在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
3.根据权利要求1或2所述的DDR模块的调试方法，其特征在于，所述对DDR模块中的待调试基准电压进行调制，包括：
根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
4.根据权利要求1或2所述的DDR模块的调试方法，其特征在于，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，所述对DDR模块中的待调试基准电压进行调制，包括：
在写数据的过程中对所述存储单元的基准电压进行调制；
在读数据的过程中对所述控制单元的基准电压进行调制。
5.根据权利要求1所述的DDR模块的调试方法，其特征在于，所述监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值，包括：
监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
6.一种DDR模块的调试系统，其特征在于，包括：
调制单元，用于对DDR模块中的待调试基准电压进行调制；
处理单元，用于监测所述DDR模块的通信状态，以获取所述待调试基准电压的设置值。
7.根据权利要求6所述的DDR模块的调试系统，其特征在于，所述调制单元采用在DDR模块外部接入高精度稳压电源的方式对所述待调试基准电压的进行调制。
8.根据权利要求6或7所述的DDR模块的调试系统，其特征在于，所述调制单元用于根据预设规则对所述DDR模块中的所述待调试基准电压进行调制；
所述预设规则为：将所述待调试基准电压由大到小逐渐调制；或
所述预设规则为：将所述待调试基准电压由小到大逐渐调制。
9.根据权利要求6或7所述的DDR模块的调试系统，其特征在于，所述DDR模块包括存储单元和控制单元，所述待调试基准电压包括所述存储单元的基准电压和所述控制单元的基准电压，
所述调制单元用于在写数据的过程中对所述存储单元的基准电压进行调制；
所述调制单元还用于在读数据的过程中对所述控制单元的基准电压进行调制。
10.根据权利要求6所述的DDR模块的调试系统，其特征在于，所述处理单元，包括：
监测模块，用于监测所述DDR模块的通信状态，所述通信状态包括正常通信和异常通信；
记录模块，用于记录所述DDR模块处于正常通信时所述待调试基准电压的电压范围；
计算模块，用于根据所述电压范围计算所述待调试基准电压的中心电压值，将所述中心电压值作为设置值。
CN201810911800.7A 2018-08-10 2018-08-10 Ddr模块的调试方法及系统 Pending CN109101384A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810911800.7A CN109101384A (zh) 2018-08-10 2018-08-10 Ddr模块的调试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810911800.7A CN109101384A (zh) 2018-08-10 2018-08-10 Ddr模块的调试方法及系统

Publications (1)

Publication Number Publication Date
CN109101384A true CN109101384A (zh) 2018-12-28

Family

ID=64849461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810911800.7A Pending CN109101384A (zh) 2018-08-10 2018-08-10 Ddr模块的调试方法及系统

Country Status (1)

Country Link
CN (1) CN109101384A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208687A (zh) * 2019-05-27 2019-09-06 宁波芯路通讯科技有限公司 一种模拟电路参数校准的调试系统及方法
CN116434821A (zh) * 2023-03-14 2023-07-14 深圳市晶存科技有限公司 一种测试lpddr4颗粒的系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090080266A1 (en) * 2007-09-25 2009-03-26 Zumkehr John F Double data rate (ddr) low power idle mode through reference offset
CN101551698B (zh) * 2008-03-31 2010-12-22 联想(北京)有限公司 一种内存电压调节方法以及计算机主板
CN102495274A (zh) * 2011-12-02 2012-06-13 北京普莱德新能源电池科技有限公司 用于电动汽车动力电池的电流采集电路
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN106328211A (zh) * 2015-06-15 2017-01-11 中兴通讯股份有限公司 一种实现时序测试的方法及装置
CN107132904A (zh) * 2016-02-29 2017-09-05 华为技术有限公司 一种ddr系统的控制系统及控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090080266A1 (en) * 2007-09-25 2009-03-26 Zumkehr John F Double data rate (ddr) low power idle mode through reference offset
CN101551698B (zh) * 2008-03-31 2010-12-22 联想(北京)有限公司 一种内存电压调节方法以及计算机主板
CN102495274A (zh) * 2011-12-02 2012-06-13 北京普莱德新能源电池科技有限公司 用于电动汽车动力电池的电流采集电路
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN106328211A (zh) * 2015-06-15 2017-01-11 中兴通讯股份有限公司 一种实现时序测试的方法及装置
CN107132904A (zh) * 2016-02-29 2017-09-05 华为技术有限公司 一种ddr系统的控制系统及控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110208687A (zh) * 2019-05-27 2019-09-06 宁波芯路通讯科技有限公司 一种模拟电路参数校准的调试系统及方法
CN116434821A (zh) * 2023-03-14 2023-07-14 深圳市晶存科技有限公司 一种测试lpddr4颗粒的系统及方法
CN116434821B (zh) * 2023-03-14 2024-01-16 深圳市晶存科技有限公司 一种测试lpddr4颗粒的系统及方法

Similar Documents

Publication Publication Date Title
DE112006000644B4 (de) Speichereinrichtungskommunikation unter Verwendung eines Systemspeicherbusses
CN109101384A (zh) Ddr模块的调试方法及系统
US9927860B2 (en) Method for reducing power consumption of memory system, and memory controller
US20040215912A1 (en) Method and apparatus to establish, report and adjust system memory usage
DE112006000792T5 (de) Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi
US8804415B2 (en) Adaptive voltage range management in non-volatile memory
CN104160357A (zh) 控制针对计算机系统的冷却系统
CN107704053A (zh) 移动终端温度调整方法、移动终端以及存储装置
CN103021365B (zh) 一种调整伽马曲线的装置、方法和液晶显示设备
CN109857602A (zh) 一种服务器硬盘背板健康状态监测装置、方法及系统
CN102880534A (zh) 一种用于龙芯服务器主板的内存电压的测试方法
CN105467242A (zh) 一种数字温度补偿晶体振荡器的生产调测系统及调试方法
CN108920334A (zh) 一种fpga异构加速卡的监控装置
CN104516470A (zh) 服务器功耗控制方法及系统
WO2019083390A1 (en) USE OF RECURRENT WRITE QUOTAS TO OPTIMIZE THE USE OF STATIC SEMICONDUCTOR DISK
CN105677241A (zh) 充电方法、装置及固态硬盘
CN104682192B (zh) 生成光模块温度查找表的方法及装置
CN102460194A (zh) 测试装置、校正方法及程序
CN109507563A (zh) 主板检测方法及系统
CN105756624A (zh) 煤层气排采的控制方法及装置
CN102291276B (zh) 网络系统中心跳信息的调整方法和系统
CN104682193A (zh) 生成光模块温度查找表的方法及装置
CN102193890B (zh) 一种同步接口的时序调整方法及装置
CN110765041B (zh) 自适应的Nand Flash读写速度调整系统
CN104734004B (zh) 生成光模块温度查找表的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228

RJ01 Rejection of invention patent application after publication