CN107017020A

CN107017020A - 一种非易失性存储器数据读取方法

Info

Publication number: CN107017020A
Application number: CN201710095185.2A
Authority: CN
Inventors: 康旺; 张和; 赵巍胜
Original assignee: Beihang University
Current assignee: Qingdao Haicun Microelectronics Co ltd
Priority date: 2017-02-22
Filing date: 2017-02-22
Publication date: 2017-08-04
Anticipated expiration: 2037-02-22
Also published as: CN107017020B

Abstract

本发明涉及一种非易失性存储器数据读取方法，具体如下：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生的读取信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，对接收的信号S_L、S_D、S_H处理，并输出两个处理后的信号，分别为D_L与D_H；信号判决模块的两个输入端与信号处理模块两个输出端相连，接收信号D_L与D_H，进行比较判决并放大，输出最终数据读取结果。本发明可极大减小工艺参数偏差的影响；同时可进一步提高读取裕度，进而提高非易失性存储器的数据读取可靠性。

Description

一种非易失性存储器数据读取方法

技术领域

本发明涉及一种非易失性存储器数据读取方法。属于存储器技术领域。

背景技术

近年来，新型非易失性存储器技术迅速发展，并逐渐进入应用阶段，如自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory，STT-MRAM)，阻变式随机存储器(Resistive Random Access Memory，RRAM)，与相变随机存储器(PhaseChange Random Access Memory，PCRAM)等，其工作原理为通过改变存储单元中非易失性存储器件的电阻值状态，使其在高阻值(R_H)和低阻值(R_L)之间变换，并以此存储数据信息。比如高阻值代表数据比特“1”，低阻值代表数据比特“0”，或者反之亦然。

一般而言，一个存储器包含两种存储单元，一种是数据单元，其电阻状态可变，记为R_data，用于存储二进制数据信息；另一种是参考单元，其电阻状态已知，记为R_ref(其电阻值通常为R_ref＝(R_H+R_L)/2)，用于读取数据时，给数据单元提供判决参考信号。典型的存储单元结构如附图1所示，由一个非易失性存储器件(可看作一个可变电阻R_data)和一个晶体管构成。

典型的非易失性存储器数据读取方案如附图2所示，读取数据时，通过给数据单元和参考单元同时施加相同的电流(或电压)来检测它们相应的输出电压(或电流)，然后进行对比，即可判断出数据单元中存储的信息。然而实际中，由于工艺参数偏差的影响，存储单元的阻值存在波动。当读取判决裕量不能克服读取电路本身的输入失配时，则可能产生读取错误，影响存储器的数据读取可靠性。此外，由于工艺尺寸不断微缩，工艺参数偏差不断增大，读取裕度下降，使得读取可靠性不断下降。典型的数据读取方案已难以满足实际需求。

发明内容

一、发明目的：

针对上述背景中提到的问题，本发明公开一种非易失性存储器数据读取方法。它克服了现有技术的不足，直接使用两个分别具有高低两种阻值的存储单元分别作为高阻值参考单元和低阻值参考单元，提供数据单元读取时的判决参考信号，从而减小工艺参数偏差的影响；同时通过信号处理的方式来进一步提高读取裕度，进而提高非易失性存储器的数据读取可靠性。

二、技术方案：

本发明的技术方案是：一种非易失性存储器数据读取方法，如附图3所示，整个数据读取方法由一个高阻值参考单元、一个低阻值参考单元、一个数据单元、一个外围读取电路模块、一个信号处理模块以及一个信号判决模块组成。它们之间的位置连接关系及信号走向是：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生相应的读取信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，对接收到的信号S_L、S_D、S_H进行处理，并输出两个处理后的信号，分别记为D_L与D_H；信号判决模块的两个输入端与信号处理模块的两个输出端相连，接收信号D_L与D_H，进行比较判决并放大，输出最终的数据读取结果。

所述的高阻值参考单元、低阻值参考单元和数据单元隶属于非易失性存储器的存储阵列；其中高阻值参考单元和低阻值参考单元中的非易失性存储器件的电阻状态固定，其用于读取数据时，给数据单元提供判决参考信号，分别记为S_L和S_H；而数据单元中的非易失性存储器件的电阻状态根据实际存储的数据可变，其数据读取信号记为S_D。

所述的信号处理模块对判决参考信号(S_L和S_H)和数据读取信号(S_D)进行处理，输出两个处理后的信号，分别记为D_L与D_H，使其满足D_L＝S_D-S_L和D_H＝S_H-S_D，或其它类似算术运算结果；其内部具体实施方式不作限定。

一种非易失性存储器数据读取方法的数据读取原理和流程如下：首先在外围读取电路模块的控制下，数据单元、低阻值参考单元和高阻值参考单元分别产生一个读取信号(电压或者电流信号)，分别记为S_D，S_L，和S_H，代表对应数据单元、低阻值参考单元和高阻值参考单元中非易失性存储器件的电阻状态；然后信号处理模块接收到这三个读取信号，并进行运算，输出两个处理后的信号，满足D_L＝S_L-S_D和D_H＝S_D-S_H或其他类似算术运算结果；最后信号判决模块接收D_L与D_H两个信号，比较判决其大小，并进行放大，输出最终的数据读取结果。

三、优点及功效:

本发明所述的一种非易失性存储器数据读取方法的优点是：参考单元与数据单元具有相同的结构，可以极大地减小工艺参数偏差的影响；同时通过信号处理的方式可以进一步提高读取裕度，进而提高非易失性存储器的数据读取可靠性。

附图说明

图1为典型的非易失性存储单元结构示意图。

图2为典型的非易失性存储器数据读取方案示意图。

图3为本发明提出的一种非易失性存储器数据读取方案示意图。

图4为本发明提出的一种非易失性存储器数据读取方案的一个具体实施例。

文中的参数定义为：

BL：表示位线，为Bit-Line的简称；

Ref-BL：参考单元的位线；

WL：表示字线，为Word-Line的简称；

SL：表示源极线，为Source-Line的简称；

NMOS：N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；

PMOS：P型金属氧化物半导体，为P-Mental-Oxide-Semiconductor的简称；

R_L：非易失性存储器件处于低阻值状态的阻值；

R_H：非易失性存储器件处于高阻值状态的阻值；

R_ref：参考单元中非易失性存储器件的阻值；

R_data：数据单元中非易失性存储器件的阻值，有R_H和R_L两种可能；

V_dd：表示供电电源电压；

V_{G_clamp}：表示钳位晶体管栅极控制电压；

V_Gload：表示负载晶体管栅极控制电压；

V_Gsel：表示位线晶体管栅极控制电压；

V_data：表示数据单元输出的电压信号；

V_ref：表示参考单元输出的电压信号；

I_data：表示数据单元输出的电流信号；

I_ref：表示参考单元输出的电流信号；

S_L：表示低阻值参考单元输出的电压(或电流)信号；

S_D：表示数据单元输出的电压(或电流)信号；

S_H：表示高阻值参考单元输出的电压(或电流)信号；

D_L：表示信号处理模块中数据单元与低阻值参考单元信号运算后的输出信号；

D_H：表示信号处理模块中数据单元与高阻值参考单元信号运算后的输出信号；

CS₁：表示第一个控制信号，用于控制传输们通断；

表示第二个控制信号，用于控制传输们通断；

C₁：表示第一个电容；

C₂：表示第二个电容；

具体实施方式

参照附图，进一步说明本发明的实质性特点。在此公开的实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。

附图1为典型的非易失性存储单元结构示意图。

存储单元由一个非易失性存储器件(可看作一个可变电阻R_data)与一个晶体管(通常为NMOS晶体管)串联构成。其中非易失性存储器件用于存储数据信息，其阻值可以有两种状态，一种为高阻值态(R_H)，一种为低阻值态(R_L)，分别代表数据比特“0”和“1”，或者反之。晶体管用于对存储单元进行访问控制，其栅极接字线，漏极经由非易失性存储器件后接位线，源极接源极线，源极线一般接地。通过控制字线和位线的电压即可控制晶体管的开闭，从而控制存储单元的选择与否。更具体地，当字线与位线同时为高电平时，晶体管处于导通状态，存储单元可访问，可对其进行读写操作；而当字线或位线为低电平时，晶体管处于非导通状态，存储单元不可访问。

附图2典型的非易失性存储器数据读取方案示意图。

整个数据读取方案由一个信号判决模块，负载电路(PMOS晶体管)，钳位晶体管(NMOS晶体管)以及位线晶体管(NMOS晶体管)组成。进行读取操作时，存储控制器通过字线与位线选择待读取的数据单元(其电阻状态R_data未知，为R_H或R_L中的一种)与相应的参考单元(其电阻状态R_ref＝(R_H+R_L)/2)，同时通过钳位晶体管栅极控制电压V_{G_clamp}控制位线电压，防止数据单元与参考单元因为位线电压过高而损坏或造成误写操作。在位线电压的作用下，会产生流过数据单元的电流(I_data)与流过参考单元的电流(I_ref)。然后在负载电路(记其负载电阻值为R_load)的作用下，I_data与I_ref被转换成相应的数据单元的读取电压V_data＝I_data×R_load与参考单元的读取电压V_ref＝I_ref×R_load，由于数据单元与参考单元中非易失性存储器件具有不同的电阻值，因此I_data≠I_ref，从而V_data＝I_data×R_load≠V_ref＝I_ref×R_load。最后V_data与V_ref被同时接入信号判决模块的两个输入端，进行比较判决并放大，输出最终的数据读取结果。更具体地，如果数据单元中的非易失性存储器件为低电阻态R_L，则V_data＝V_LV_ref，输出数据读取结果“0”；反之如果数据单元中的非易失性存储器件为高电阻态R_H，则V_data＝V_H＞V_ref，输出数据读取结果“1”，或者反之亦然。

下面结合附图3和附图4，详细说明本发明的具体实施方式。

附图3为本发明提出的一种非易失性存储器数据读取方法示意图。

一种非易失性存储器数据读取方法由一个高阻值参考单元、一个低阻值参考单元、一个数据单元、一个外围读取电路模块、一个信号处理模块以及一个信号判决模块组成。它们之间的位置连接关系及信号走向是：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生相应的读取信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，对接收到的信号S_L、S_D、S_H进行处理，并输出两个处理后的信号，分别记为D_L与D_H；信号判决模块的两个输入端与信号处理模块的两个输出端相连，接收信号D_L与D_H，进行比较判决并放大，输出最终的数据读取结果。

所述的外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连；执行数据读取操作时，产生相应的读取信号，分别记为S_L、S_D、S_H；其内部具体实施方式不作限定。

所述的信号处理模块对判决参考信号(S_L和S_H)和数据读取信号(S_D)进行处理，输出两个处理后的信号，分别记为D_L与D_H，使其满足D_L＝S_L-S_D和D_H＝S_D-S_H，或其它类似算术运算结果；其内部具体实施方式不作限定。

所述的信号判决模块与信号处理模块相连，对信号处理模块输出的两个信号(D_L与D_H)进行比较判决，并放大，输出最终的数据读取结果；其内部具体实施方式不作限定。

一种非易失性存储器数据读取方法的数据读取原理和流程如下：首先在外围读取电路模块的控制下，数据单元、低阻值参考单元和高阻值参考单元分别产生一个读取信号(电压或者电流信号)，分别记为S_D，S_L，和S_H，代表对应数据单元、低阻值参考单元和高阻值参考单元中非易失性存储器件的电阻状态；然后信号处理模块接收到这三个读取信号，并进行运算，输出两个处理后的信号，满足D_L＝S_D-S_L和D_H＝S_H-S_D或其他类似算术运算结果；最后信号判决模块接收D_L与D_H两个信号，比较判决其大小，并进行放大，输出最终的数据读取结果。

附图4为本发明提出的一种非易失性存储器数据读取方案的一个具体实施例。

由附图4可见，数据单元、高阻值参考单元和低阻值参考单元具有与附图1相同的结构，均由一个非易失性存储器件与一个NMOS晶体管串联构成。其中高阻值参考单元和低阻值参考单元中的非易失性存储器件的电阻状态固定(分别记为R_H和R_L)，用于读取数据时，给数据单元提供判决参考信号，分别记为S_L和S_H；而数据单元的非易失性存储器件的电阻状态根据实际存储的数据可变(记为R_data，可为R_H或R_L中的一种)，其数据读取信号记为S_D。外围读取电路模块由负载电路(PMOS晶体管)，钳位晶体管(NMOS晶体管)以及位线晶体管(NMOS晶体管)组成，分别由负载晶体管栅极控制电压钳位晶体管栅极控制电压(V_{G_clamp})以及位线晶体管栅极控制电压(V_{G_sel})进行控制。外围读取电路模块用于在执行数据读取操作时，对应低阻值参考单元、数据单元、高阻值参考单元产生相应的读取信号，分别记为S_L、S_D、S_H。信号处理模块由两个电容(C₁和C₂)，六个传输门以及两个外部输入控制信号(CS₁和)组成；其中CS₁和由存储控制器控制。信号处理模块对判决参考信号(S_L和S_H)和数据读取信号(S_D)进行处理，输出两个处理后的信号，分别记为D_L与D_H；在本实施例中D_L与D_H满足D_L＝S_L-S_D；D_H＝S_D-S_H。信号判决模块为一个比较放大器，其对信号处理模块输出的两个信号(即D_L与D_H)进行比较判决，并放大，输出最终的数据读取结果。执行数据读取操作时，首先在外围读取电路模块的控制下，会有电流从V_dd经负载晶体管、钳位晶体管、位线晶体管、低阻值参考单元或数据单元或高阻值参考单元流向地电位。由于低阻值参考单元、数据单元、高阻值参考单元中非易失性存储器件的电阻不同，因此当电流流过时其电流值也不同，分别记为I_L、I_data、I_H，从而在相同的负载下产生不同的读取信号，分别记为S_L，S_D，和S_H。通过CS₁和这两个控制信号，S_L，S_D，和S_H间的差值D_L与D_H被分别储存在电容C₁和C₂中。最终信号判决模块接收到D_L与D_H，比较判决两者的大小并放大，输出最终的数据读取信号。

更具体地，本发明具体实施例的数据读取过程可分为如下五个阶段，我们不妨假设数据单元中非易失性存储器件的电阻值为R_L，即存储的数据信息为“0”：

(1)第一个阶段：V_dd供电，同时存储控制器通过字线与位线选择待读取的数据单元以及相应的低阻值参考单元和高阻值参考单元；此外，V_{G_sel}、V_{G_clamp}、控制负载电路、钳位晶体管、位线晶体管导通。在外围读取电路模块的控制下，产生流过低阻值参考单元、数据单元、高阻值参考单元的读取电流；由于各单元中非易失性存储器件的电阻值不同，从而产生不同的读取电流，记为I_L、I_data、I_H。然后在负载电路(R_load)的作用下，这三个读取电流被转换成相应的读取电压，记为S_L＝I_L×R_load、S_D＝I_data×R_load、S_H＝S_H×R_load。

(2)第二个阶段：这三个读取电压信号(S_L、S_D、S_H)被接入到信号处理模块；此时CS₁控制的传输门打开，控制的传输门关闭，即CS₁＝0，对两个电容C₁和C₂的左右两端进行预充电，使两个电容内侧的电压都为V_dd/2，同时S_D被接入到C₂外侧，S_H被接入到C₁外侧。由于数据单元中非易失性存储器件的电阻值为R_L，即存储的数据信息为“0”，则S_D＝S_L。

(3)第三个阶段：关闭信号处理模块中所有的传输门，即CS₁＝1，保持电容C₁和C₂两端电压保持不变。

(4)第四个阶段：关闭CS₁控制的传输门，同时控制的传输门打开，即CS₁＝1，此时S_D与C₁外侧连接，C₁外侧电压变化为S_D-S_H＝S_L-S_H，引起电容C₁内侧电压随之变化，此时D_H＝V_dd/2+(S_L-S_H)。同时S_L与电容C₂外侧连接，由于S_D＝S_L，则C₂外侧电压不变，始终为S_L。因此，D_L＝V_dd/2保持不变，而D_H＝V_dd/2+(S_L-S_H)减小。然后，信号处理模块最终输出D_H与D_L。

(5)第五个阶段：最终信号处理模块输出的两个信号D_H与D_L被接入到信号判决模块，比较判决它们之间的大小关系，可以看出D_L＝V_dd/2＞D_H＝V_dd/2+(S_L-S_H)，因此，最终数据读取结果为“0”。

如果数据单元中非易失性存储器件的电阻值为R_H，即存储的数据信息为“1”，其数据读取过程类似。此时，

(1)第一个阶段：与如上数据信息为“1”的情况相同。

(2)第二个阶段：这三个读取电压信号(S_L、S_D、S_H)被接入到信号处理模块；此时CS₁控制的传输门打开，控制的传输门关闭，即CS₁＝0，对两个电容C₁和C₂的左右两端进行预充电，使两个电容内侧的电压都为V_dd/2，同时S_D被接入到C₂外侧，S_H被接入到C₁外侧。由于数据单元中非易失性存储器件的电阻值为R_H，即存储的数据信息为“1”，则S_D＝S_H。

(4)第四个阶段：关闭CS₁控制的传输门，同时控制的传输门打开，即CS₁＝1，此时S_D与C₁外侧连接，由于S_D＝S_H，则C₁外侧电压不变，始终为S_H；同时S_L与电容C₂外侧连接，C₂外侧电压下降S_L-S_D＝S_L-S_H，引起电容C₂内侧电压随之变化，此时D_L＝V_dd/2+(S_L-S_H)。因此，D_H＝V_dd/2保持不变，而D_L＝V_dd/2+(S_L-S_H)减小。然后，信号处理模块最终输出D_H与D_L。

(5)第五个阶段：最终信号处理模块输出的两个信号D_H与D_L被接入到信号判决模块，比较判决它们之间的大小关系，可以看出D_H＝V_dd/2＞D_L＝V_dd/2+(S_L-S_H)，因此，最终数据读取结果为“1”。

Claims

1.一种非易失性存储器数据读取方法，特征在于：该数据读取方法由一个高阻值参考单元、一个低阻值参考单元、一个数据单元、一个外围读取电路模块、一个信号处理模块以及一个信号判决模块组成；它们之间的位置连接关系及信号走向是：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生相应的读取信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，对接收到的信号S_L、S_D、S_H进行处理，并输出两个处理后的信号，分别记为D_L与D_H；信号判决模块的两个输入端与信号处理模块的两个输出端相连，接收信号D_L与D_H，进行比较判决并放大，输出最终的数据读取结果。

2.根据权利要求1所述的一种非易失性存储器数据读取方法，其特征在于：所述的高阻值参考单元、低阻值参考单元和数据单元隶属于非易失性存储器的存储阵列；其中高阻值参考单元和低阻值参考单元中的非易失性存储器件的电阻状态固定，其用于读取数据时，给数据单元提供判决参考信号，分别记为S_L和S_H；而数据单元中的非易失性存储器件的电阻状态根据实际存储的数据可变，其数据读取信号记为S_D。

3.根据权利要求1所述的一种非易失性存储器数据读取方法，其特征在于：所述的信号处理模块对判决参考信号和数据读取信号进行处理，输出两个处理后的信号，分别记为D_L与D_H，使其满足D_L＝S_D-S_L和D_H＝S_H-S_D。

4.根据权利要求1所述的一种非易失性存储器数据读取方法，其特征在于：一种非易失性存储器数据读取方法的数据读取流程如下：首先在外围读取电路模块的控制下，数据单元、低阻值参考单元和高阻值参考单元分别产生一个读取信号，分别记为S_D，S_L，和S_H，代表对应数据单元、低阻值参考单元和高阻值参考单元中非易失性存储器件的电阻状态；然后信号处理模块接收到这三个读取信号，并进行运算，输出两个处理后的信号，满足D_L＝S_L-S_D和D_H＝S_D-S_H运算结果；最后信号判决模块接收D_L与D_H两个信号，比较判决其大小，并进行放大，输出最终的数据读取结果。