CN108335716A - 一种基于非易失存储器的内存计算方法 - Google Patents

一种基于非易失存储器的内存计算方法 Download PDF

Info

Publication number
CN108335716A
CN108335716A CN201810077024.5A CN201810077024A CN108335716A CN 108335716 A CN108335716 A CN 108335716A CN 201810077024 A CN201810077024 A CN 201810077024A CN 108335716 A CN108335716 A CN 108335716A
Authority
CN
China
Prior art keywords
memory
storage unit
storage
nonvolatile
denoted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810077024.5A
Other languages
English (en)
Other versions
CN108335716B (zh
Inventor
康旺
张和
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201810077024.5A priority Critical patent/CN108335716B/zh
Publication of CN108335716A publication Critical patent/CN108335716A/zh
Application granted granted Critical
Publication of CN108335716B publication Critical patent/CN108335716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明一种基于非易失存储器的内存计算方法，直接利用非易失性存储器存储单元进行逻辑计算，如下：对于一个非易失性存储器的典型1T1R存储单元，通常具有三个信号：访问控制信号，记为A，用于对存储单元进行访问控制；当前存储的数据，记为Bi；写入信号，记为C；根据这三个信号，存储单元下一个存储的数据，记为Bi+1，表达为最终逻辑计算结果即Bi+1，直接存储在存储单元内；其逻辑计算操作与存储器的正常读写操作一致。本发明大大地缓解存储墙与功耗墙问题；本发明直接利用非易失性存储器的存储单元进行逻辑计算，不需要在存储器芯片中集成额外的逻辑计算单元，可大大降低内存计算芯片的复杂度和成本。

Description

一种基于非易失存储器的内存计算方法
技术领域
本发明涉及一种基于非易失存储器的内存计算方法，属于非易失性存储与计算领域。
背景技术
在传统冯诺依曼计算体系结构中，存储器与处理器是分离的，两者之间通过数据总线进行连接，数据处理需要在存储器与处理器之间来回传输。但是，随着大数据应用的兴起，海量数据的传输与处理使得传统冯诺依曼计算体系结构面临带宽与功耗的双重挑战，分别称为存储墙与功耗墙问题。为了解决这两个难题，近年来，内存计算(Processing-In-Memory,PIM)技术得到人们的广泛研究。传统内存计算的基本思想是通过在存储器中内置一些逻辑计算单元，从而把一些简单的，但数据量又很大的逻辑计算功能放在存储器中完成，从而减少存储器与处理器之间的数据传输。但是，把逻辑计算单元和存储单元集成在一块芯片上的设计复杂度和制造成本都非常高。因此，到目前为止，内存计算技术并没有得到应用。最近，随着非易失性存储器技术的不断成熟，有望为内存计算技术的实施提供新的解决方案。
非易失性存储器技术，比如自旋转移矩磁性随机存储器(Spin Transfer TorqueMagnetic Random Access Memory,STT-MRAM)，相变随机存储器(Phase Change RandomAccess Memory,PCRAM)和电阻式随机存储器(Resistive Random Access Memory,RRAM)等不断涌现，其已逐步开始大规模生产与应用。由于非易失性存储器的诸多优良特性，如数据掉电不丢失，低功耗，高速度等，其在未来数据存储与逻辑计算领域中具有非常重要的意义。这些非易失性存储器的典型存储单元由一个晶体管(记为T)和一个非易失性存储器件(可以看作一个可变电阻，记为R)组成，称为1T1R存储单元结构，如附图1所示，其中阻变器件用于存储二进制数据信息，晶体管用于对存储单元进行访问控制。到目前为止，非易失性存储器技术主要用于存储数据。本发明创造性的提出一种直接利用非易失性存储单元进行逻辑计算的方法，其不需要在存储器中集成额外的逻辑计算单元，存储单元本身既能存储数据，也能进行逻辑计算，从而实现真正意义上的内存计算。
发明内容
一、发明目的：
针对上述背景中提到的大数据应用场景下，传统冯诺依曼计算体系结构面临的存储墙与功耗墙问题，本发明公开一种基于非易失存储器的内存计算方法。与传统内存计算技术不同，本发明直接利用非易失性存储器存储单元进行逻辑计算。这样不需要在存储器芯片中集成额外的逻辑计算单元，大大降低了内存计算芯片的复杂度和成本。
二、技术方案：
本发明的技术方案是：一种基于非易失存储器的内存计算方法，其直接利用非易失性存储器存储单元进行逻辑计算。具体过程如下：对于一个非易失性存储器的典型1T1R存储单元，通常具有三个信号：(1)访问控制信号(记为A)，用于对存储单元进行访问控制；(2)当前存储的数据(记为Bi)；(3)写入信号(记为C)。根据这三个信号，存储单元下一个存储的数据(记为Bi+1)可以表达为其中，写入信号C可以看作逻辑功能选择信号，决定了逻辑计算的功能函数，例如，当C分别等于“0”，“1”，或者”时，存储单元下一个存储的数据Bi+1分别等于(“与”逻辑)，A+Bi(“或”逻辑)或者(“异或”逻辑)。最终逻辑计算的结果(即Bi+1)直接存储在存储单元内。其逻辑计算操作与存储器的正常读写操作一致。本发明提出的方法同样可以应用于其他具有类似信号特征的非易失性存储器单元结构。
所述访问控制信号A，用于控制存储单元能否被访问，不限具体的电气形式，可以是电流，电压，或者磁场等其他物理形式。
所述当前存储的数据Bi，物理上表示为当前存储单元中非易失性存储器件的电阻状态，可以分别为高阻态或低阻态两种状态。
所述写入信号C，用于对存储单元进行数据写入，不限具体的电气形式，可以是电流，电压，或者磁场等其他物理形式。
三、优点及功效：
本发明提供了一种基于非易失存储器的内存计算方法，不需要在存储器与处理器之间来回搬移数据，因此可以大大地缓解存储墙与功耗墙问题。同时，本发明直接利用非易失性存储器的存储单元进行逻辑计算，不需要在存储器芯片中集成额外的逻辑计算单元，因此，可以大大地降低内存计算芯片的复杂度和成本。
附图说明
图1为本发明非易失性存储器典型的1T1R存储单元结构示意图。
图2为本发明一种基于非易失性存储器的内存计算方法种存储单元涉及的逻辑信号。
图3(a)、(b)、(c)为本发明一种基于非易失性存储器的内存计算方法相应的状态转移图，真值表以及表达式。
图4(a)、(b)、(c)为本发明一种基于自旋转移矩磁性随机存储器的内存计算方法具体实施例。
图中的参数定义为：
BL：表示位线，为Bit-Line的简称；
WL：表示字线，为Word-Line的简称；
SL：表示源极线，为Source-Line的简称；
RL：非易失性存储器件处于低阻值状态的阻值；
RH：非易失性存储器件处于高阻值状态的阻值；
Rdata：非易失性存储器件的阻值，有RH和RL两种可能；
A：访问控制信号，用于控制存储单元能否被访问；
C：写入信号，用于对存储单元进行数据写入；
Bi：存储单元当前存储的数据；
STT-MRAM：自旋转移矩磁性随机存储器
MTJ：磁隧道结，自旋转移矩磁性随机存储器的基本单元，有高阻态和低阻态两个状态。
具体实施方式
本发明提供一种基于非易失性存储器的内存计算方法。参照附图，进一步说明本发明的实质性特点。附图均为示意图，其中涉及的各器件大小等参数并非实际尺寸。
在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1为本发明非易失性存储器典型的1T1R存储单元结构示意图。
非易失性存储器的典型存储单元由一个晶体管(记为T)和一个非易失性存储器件(可以看作一个可变电阻，记为R)组成，称为1T1R存储单元结构。其中非易失性存储器件用于存储数据信息，其阻值可以有两种状态，一种为高阻值态(RH)，一种为低阻值态(RL)，分别代表数据比特“0”和“1”，或者反之。晶体管用于对存储单元进行访问控制，其栅极接字线，漏极经由非易失性存储器件后接位线，源极接源极线，源极线一般接地。通过控制字线的电压即可控制晶体管的开闭，从而控制存储单元的选择与否。更具体地，当字线为高电平时，晶体管处于导通状态，存储单元可访问，可对其进行读写操作；而当字线为低电平时，晶体管处于非导通状态，存储单元不可访问。
下面结合附图2、附图3和附图4，详细说明本发明的具体实施方式。
本发明一种基于非易失存储器的内存计算方法，其直接利用非易失性存储器存储单元进行逻辑计算。如图2所示，对于一个非易失性存储器的典型1T1R存储单元(如图1所示)，通常具有三个信号：(1)访问控制信号(记为A)，用于对存储单元进行访问控制；(2)当前存储的数据(记为Bi)；(3)写入信号(记为C)。根据这三个信号，存储单元下一个存储的数据(记为Bi+1)可以表达为图3(a)、(b)、(c)所示为相应的状态转移图，真值表以及表达式。可以看出，写入信号C可以看作逻辑功能选择信号，决定了逻辑计算的功能函数，例如，当C等于“0”，“1”，或者时，存储单元下一个存储的数据Bi+1分别等于(“与”逻辑)，A+Bi(“或”逻辑)或者(“异或”逻辑)。最终逻辑计算的结果(即Bi+1)直接存储在存储单元内。其逻辑计算操作与存储器的正常读写操作一致。本发明提出的方法同样可以应用于其他具有类似信号特征的非易失性存储器单元结构。
所述访问控制信号A，用于控制存储单元能否被访问，不限具体的电气形式，可以是电流，电压，或者磁场等其他物理形式。
所述当前存储的数据Bi，物理上表示为当前存储单元中非易失性存储器件的电阻状态，可以分别为高阻态或低阻态两种状态。
所述写入信号C，用于对存储单元进行数据写入，不限具体的电气形式，可以是电流，电压，或者磁场等其他物理形式。
实施例一：以自旋转移矩磁性随机存储器为例，详细说明本发明的具体实施例。
如图4所示，自旋转移矩磁性随机存储器典型的1T1R存储单元由一个晶体管和一个磁隧道结(MTJ)组成，其中磁隧道结用于存储数据信息，晶体管用于对存储单元进行访问控制。在自旋转移矩磁性随机存储器中，访问控制信号A为1T1R存储单元结构中晶体管的栅极电压，高电平为“1”，低电平为“0”。写入信号C为1T1R存储单元结构的写入电流方向，“0”代表对MTJ写“0”，“1”代表对MTJ写“1”。当前存储的数据Bi表示当前MTJ的电阻状态，RH表示高阻态，代表数据“0”，RL表示低阻态，代表数据“1”，或者反之亦可。进行内存计算时，如图4(a)所示，如果C＝0，则执行与Bi之间的“与”逻辑计算；如图4(b)所示，如果C＝1，则Bi+1＝A+Bi，执行A与Bi之间的“或”逻辑计算；如图4(c)所示，如果则执行A与Bi之间的“异或”逻辑计算。

Claims (5)

1.一种基于非易失存储器的内存计算方法，其特征在于：直接利用非易失性存储器存储单元进行逻辑计算，具体过程如下：
对于一个非易失性存储器的典型1T1R存储单元，通常具有三个信号：访问控制信号，记为A，用于对存储单元进行访问控制；当前存储的数据，记为Bi；写入信号，记为C；
根据这三个信号，存储单元下一个存储的数据，记为Bi+1，可以表达为最终逻辑计算的结果，即Bi+1，直接存储在存储单元内；其逻辑计算操作与存储器的正常读写操作一致。
2.根据权利要求1所述的一种基于非易失存储器的内存计算方法，其特征在于：所述的写入信号C可以看作逻辑功能选择信号，决定了逻辑计算的功能函数，当C分别等于“0”，“1”，或者”时，存储单元下一个存储的数据Bi+1分别等于即“与”逻辑，A+Bi即“或”逻辑，或者即“异或”逻辑。
3.根据权利要求1所述的一种基于非易失存储器的内存计算方法，其特征在于：所述的访问控制信号A，用于控制存储单元能否被访问，不限具体的电气形式，可以是电流，电压，或者磁场。
4.根据权利要求1所述的一种基于非易失存储器的内存计算方法，其特征在于：所述的当前存储的数据Bi，物理上表示为当前存储单元中非易失性存储器件的电阻状态，分别为高阻态或低阻态两种状态。
5.根据权利要求1或2所述的一种基于非易失存储器的内存计算方法，其特征在于：所述的写入信号C，用于对存储单元进行数据写入，不限具体的电气形式，可以是电流，电压，或者磁场。
CN201810077024.5A 2018-01-26 2018-01-26 一种基于非易失存储器的内存计算方法 Active CN108335716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810077024.5A CN108335716B (zh) 2018-01-26 2018-01-26 一种基于非易失存储器的内存计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810077024.5A CN108335716B (zh) 2018-01-26 2018-01-26 一种基于非易失存储器的内存计算方法

Publications (2)

Publication Number Publication Date
CN108335716A true CN108335716A (zh) 2018-07-27
CN108335716B CN108335716B (zh) 2020-12-15

Family

ID=62926471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810077024.5A Active CN108335716B (zh) 2018-01-26 2018-01-26 一种基于非易失存储器的内存计算方法

Country Status (1)

Country Link
CN (1) CN108335716B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096308A (zh) * 2019-04-24 2019-08-06 北京探境科技有限公司 一种并行存储运算装置及其方法
CN110459254A (zh) * 2019-08-01 2019-11-15 北京航空航天大学 自旋电子器件和存内逻辑计算器件
CN111045727A (zh) * 2018-10-14 2020-04-21 天津大学青岛海洋技术研究院 一种基于非易失性内存计算的处理单元阵列及其计算方法
US11443185B2 (en) 2018-10-11 2022-09-13 Powerchip Semiconductor Manufacturing Corporation Memory chip capable of performing artificial intelligence operation and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103716038A (zh) * 2013-12-25 2014-04-09 华中科技大学 一种基于相变存储器的非易失性逻辑门电路
CN103730149A (zh) * 2014-01-20 2014-04-16 中国科学院电子学研究所 一种双端口存储器的读写控制电路
CN107017020A (zh) * 2017-02-22 2017-08-04 北京航空航天大学 一种非易失性存储器数据读取方法
CN108182959A (zh) * 2018-01-22 2018-06-19 中国科学院微电子研究所 基于阻变器件交叉阵列结构实现逻辑计算的方法
CN109660250A (zh) * 2018-12-03 2019-04-19 北京大学深圳研究生院 一种基于阻变存储器的多态门

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103716038A (zh) * 2013-12-25 2014-04-09 华中科技大学 一种基于相变存储器的非易失性逻辑门电路
CN103730149A (zh) * 2014-01-20 2014-04-16 中国科学院电子学研究所 一种双端口存储器的读写控制电路
CN107017020A (zh) * 2017-02-22 2017-08-04 北京航空航天大学 一种非易失性存储器数据读取方法
CN108182959A (zh) * 2018-01-22 2018-06-19 中国科学院微电子研究所 基于阻变器件交叉阵列结构实现逻辑计算的方法
CN109660250A (zh) * 2018-12-03 2019-04-19 北京大学深圳研究生院 一种基于阻变存储器的多态门

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. ZHANG, W. KANG, L. WANG, K. L. WANG 和 W. ZHAO: "Stateful Reconfigurable Logic via a Single-Voltage-Gated Spin Hall-Effect Driven Magnetic Tunnel Junction in a Spintronic Memory", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
KANG,W;ZHANG,H；OUYANG,P;ZHANG YG;ZHAO,WS: "Programmable Stateful In-Memory Computing Paradigm via a Single Resistive Device", 《2017 IEEE 35TH INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD)》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443185B2 (en) 2018-10-11 2022-09-13 Powerchip Semiconductor Manufacturing Corporation Memory chip capable of performing artificial intelligence operation and method thereof
CN111045727A (zh) * 2018-10-14 2020-04-21 天津大学青岛海洋技术研究院 一种基于非易失性内存计算的处理单元阵列及其计算方法
CN111045727B (zh) * 2018-10-14 2023-09-05 天津大学青岛海洋技术研究院 一种基于非易失性内存计算的处理单元阵列及其计算方法
CN110096308A (zh) * 2019-04-24 2019-08-06 北京探境科技有限公司 一种并行存储运算装置及其方法
CN110459254A (zh) * 2019-08-01 2019-11-15 北京航空航天大学 自旋电子器件和存内逻辑计算器件
CN110459254B (zh) * 2019-08-01 2021-06-01 北京航空航天大学 自旋电子器件和存内逻辑计算器件

Also Published As

Publication number Publication date
CN108335716B (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
US10777275B2 (en) Reset refresh techniques for self-selecting memory
US8611136B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
CN108335716A (zh) 一种基于非易失存储器的内存计算方法
US11087840B2 (en) Method of operating resistive memory device to increase read margin
US8004872B2 (en) Floating source line architecture for non-volatile memory
US10269423B2 (en) Access methods of memory device using relative addressing
Chen et al. Recent technology advances of emerging memories
US20190164581A1 (en) Sense amplifier with comparison node biasing for non-volatile memory
EP3417456A1 (en) Dual demarcation voltage sensing before writes
US8203894B2 (en) Current cancellation for non-volatile memory
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
Chang et al. Read circuits for resistive memory (ReRAM) and memristor-based nonvolatile Logics
US11869595B2 (en) Memory device programming technique using fewer latches
US20220180930A1 (en) Binary to ternary convertor for multilevel memory
CN111916127B (zh) 阻变式存储单元和阻变式存储器
US11456033B2 (en) Dedicated commands for memory operations
US10622065B2 (en) Dedicated commands for memory operations
KR20130021197A (ko) 비휘발성 반도체 메모리 장치
CN102157196B (zh) 基于自参考反相器的1t1r型阻变存储器及其读写方法
CN109461466A (zh) 具有减小的芯片尺寸的电阻性存储器器件及其操作方法
US20230307043A1 (en) Technologies for current biasing for memory cells
US20230093729A1 (en) Technologies for on-memory die voltage regulator
CN102890963A (zh) 一种非易失性随机存储器及其操作方法
WO2023029539A1 (zh) 非易失性存储器及其写入方法和读取方法
KR20200090289A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant