CN106887246B - 用于非易失性存储器件的感测放大器及相关方法 - Google Patents

用于非易失性存储器件的感测放大器及相关方法 Download PDF

Info

Publication number
CN106887246B
CN106887246B CN201610361838.2A CN201610361838A CN106887246B CN 106887246 B CN106887246 B CN 106887246B CN 201610361838 A CN201610361838 A CN 201610361838A CN 106887246 B CN106887246 B CN 106887246B
Authority
CN
China
Prior art keywords
coupled
complementary
voltage
bit line
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610361838.2A
Other languages
English (en)
Other versions
CN106887246A (zh
Inventor
M·帕索蒂
M·卡里希米
R·库尔施瑞斯萨
C·奥里奇奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics International NV
Original Assignee
STMicroelectronics SRL
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, STMicroelectronics International NV filed Critical STMicroelectronics SRL
Publication of CN106887246A publication Critical patent/CN106887246A/zh
Application granted granted Critical
Publication of CN106887246B publication Critical patent/CN106887246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及用于非易失性存储器件的感测放大器及相关方法，存储器件包括相变存储(PCM)单元和互补PCM单元的阵列。列解码器耦合至PCM单元和互补PCM单元的阵列，并且感测放大器耦合至列解码器。感测放大器包括被配置为分别接收给定PCM单元和互补PCM单元的第一和第二电流的电流积分器。电流‑电压转换器耦合至电流积分器，并且被配置为接收第一和第二电流，并且分别向第一和第二节点提供给定PCM单元和互补PCM单元的第一和第二电压。逻辑电路耦合至第一和第二节点，并且被配置为响应于第一和第二电压禁用列解码器并使位线电压和互补位线电压放电。

Description

用于非易失性存储器件的感测放大器及相关方法
技术领域
本发明涉及存储器领域，更具体地，涉及用于非易失性存储器件的感测放大器及相关方法。
背景技术
非易失性相变存储器(PCM)结合有具有在具有不同电特性的相之间切换的能力的材料。例如，这些材料可以在杂乱非晶相与有序晶相或多晶相之间切换，两相与显著不同值的电阻率相关联，从而具有所存储数据的不同值。例如，元素周期表的VI族的元素(诸如碲(Te)、硒(Se)或锑(Sb)，称为硫属化合物或硫族化物材料)可以有利地用于制造相变存储单元。通过局部增加硫族化物材料的单元的温度来获得相变，通过电阻电极(通常已知为加热器)被设置为与硫族化物材料的相应区域接触。选择器件(例如，MOSFET)连接至加热器，并且能够实现通过相应加热器编程电流的通路。电流通过焦耳效应产生相变所需的温度。在读取期间，通过施加足够低而不能引起显著加热的电压，然后通过读取在单元中流动的电流的值来检测硫族化物材料的状态。由于电流与硫族化物材料的导电性成比例，所以可以确定材料的状态，因此确定存储在存储单元中的数据。
非易失性存储器包括以行(字线)和列(位线)组织的存储单元的阵列。在PCM的情况下，每个存储单元都通过串联连接的相变存储元件和选择器晶体管形成。基于在输入处接收的逻辑地址信号以及更多的解码方案，列解码器和行解码器能够选择存储单元，具体为选择对应的字线和位线。
列解码器可以包括模拟选择开关(由晶体管组成)，其在它们的相应控制端上接收地址信号。选择开关可以根据层级中的树结构来组织，并且它们在每个层级中的数量与组织和存储阵列的大小相关。当使能时，选择开关允许所选位线根据期望实施的操作达到电压和/或电流的确定值。具体地，在编程级或读取级与所选位线之间创建电流路径。通过特定数量的选择开关的串联来限定电流路径，并且对于编程级和读取级来说都是相同的(存储阵列内)。具体地，在电流路径的上游，选择器通常设置用于将路径可选地与编程级或读取级相关联。通常，在用于读取读取级中的数据的感测放大器内生成用于读取操作的位线偏置电压，并且在编程级中的专用编程驱动器内生成用于写入操作的位线偏置电压。感测放大器通过将流入所选存储单元的电流与流入参考单元的参考电流进行比较来执行存储在存储单元中的数据的读取。
在PCM的具体情况下，为了执行读取操作，使用低值的电压(例如，300mV和600mV之间)和标准值的电流(例如，在10-20μA的区域中)。用于执行写入的电压通常高于用于读取的值，例如近似比用于读取操作的电压高2V。此外，例如在600μA的区域中使用大电流。此外，在读取期间使用列编码中的快速建立(settling)。
在PCM存储器中，感测放大器可以包括三级。第一和第二级通常是差分级，它们分别用作电流积分器和比较器。第三级是设置-重置(SR)锁存器，其锁存并将差分输入转换为单端输出。这种类型的感测放大器的缺陷在于，在比较器的一个臂中总是存在静电流。此外，要求相对较长的预充电时间，这导致降低的生产率和较长的访问时间。
现有感测放大器的另一示例可以包括差分I/V转换器和比较器，其被设计为直接从电源电压(VCC)偏置位线。差分结构拒绝同时读写，并且提供在单元读取操作期间发生的噪声。位线放电后读取特征可以实施为降低通过字线上升引起的错误。对于同一字线上的多组单元图案，通过设置单元在所选字线中注入的较高电流增加了电压，从而影响弱设置单元和重置单元的值。在检测设置单元之后降低对应的位线可以减少这种效应。然而，这种类型的感测放大器的缺陷在于，仅在读循环的结尾处由触发器电流采样输出之后切断静电流，因此，经历大电流消耗直到输出被采样。
此外，可靠性是PCM单元的用于在特定的持久循环内保持正确数据的重要关注点。现有感测放大器的长时间在位线上的过电压对持久性具有负面影响。
发明内容
一种存储器件包括相变存储(PCM)单元和互补PCM单元的阵列、耦合至PCM单元和互补PCM单元的阵列的列解码器、耦合至PCM单元的位线和耦合至互补PCM单元的互补位线。此外，感测放大器耦合至列解码器。感测放大器包括电流积分器，其耦合至第一和第二输出并且被配置为分别接收给定PCM单元和互补PCM单元的第一和第二电流。电流-电压转换器耦合至电流积分器，并且被配置为接收第一和第二电流，并且分别向第一和第二节点提供给定PCM单元和互补PCM单元的第一和第二电压。差分比较器可耦合至第一和第二节点，并且被配置为根据第一和第二电压生成输出信号。逻辑电路可以耦合至第一和第二节点，并且被配置为分别响应于第一和第二电压禁用列解码器并使位线电压和互补位线电压放电。
在另一实施例中，公开了一种使用用于存储器件的感测放大器的方法，该存储器件具有相变存储(PCM)单元和互补PCM单元的阵列、耦合至PCM单元和互补PCM单元的阵列的列解码器、耦合至PCM单元的位线以及耦合至互补PCM单元的互补位线。该方法包括：分别将给定PCM单元和互补PCM单元的第一和第二电流转换为第一和第二电压；以及基于第一和第二电压禁用列解码器，并使位线电压和互补位线电压放电。
附图说明
图1是根据本发明实施例的非易失性存储器件(具体为PCM类型)和对应感测放大器的部分的框图；
图2是图1的感测放大器的示意性电路图；
图3是根据本发明的用于生成STOP_READ信号的电路图和逻辑的示意图；
图4是根据本发明的列解码器的示意性电路图；
图5是根据本发明的在预充电阶段期间生成PRECH信号的电路的示意性电路图；
图6示出了根据本发明的感测放大器的三级中的电压电平的定时图；以及
图7示出了根据本发明的读循环期间的感测放大器的电压电平的定时图。
具体实施方式
以下将参照示出本发明优选实施例的附图完整地描述本发明。然而，本发明可以以许多不同的形式来实施并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例以使本公开完整，并且对于本领域技术人员来说，其完全覆盖本发明的范围。类似的参考标号表示类似的元件，并且撇符号用于表示可选实施例中的相似元件。
在图1中，现在描述整体通过参考标号11表示的非易失性存储器件(具体为PCM类型)。
具体地，非易失性存储器件包括根据字线WL和位线BL布置的存储单元。通过图1中的示例示出存储单元13及其互补存储单元17。公共字线WL和位线BL及其互补位线BLn分别耦合至单元13及其互补单元17。存储单元13和17均包括相变元件19。
相变元件19包括相变材料(例如，硫族化物)，并且能够以与相变材料假设的不同相相关联的电阻等级的形式存储数据。在图1中，相变元件19被描述为具有可变阻抗的电阻器。
在所示实施例中，选择元件21是NMOS晶体管，其栅极端连接至字线WL，漏极端连接至相变元件19，并且源极端连接至参考电位(例如，连接至地)。选择元件21被控制为能够在被选择时在相应的读取/编程操作期间使读取/编程电流通过相变元件19。
列解码器23耦合在存储单元13及其互补单元17与感测放大器12和偏置电路(未示出)之间。列解码器23被配置为在被选择BL和感测放大器12之间生成电流路径。列解码器23可以包括两个或多个等级的解码。在该具体示例性实施例中，选择开关14和16在它们的终端上接收相应的列解码信号YM和YO。开关15通过用于将BL放电至地的互补信号YM_N来控制。选择开关14、15和16可以是低压NMOS晶体管。
感测放大器12包括具有节点22a和22b的第一级18。第一级18(其可以是电流积分器)耦合至第一输出20a和第二输出20b。具有节点36a和36b的第二级28(其可以是电流-电压转换器)通过节点22a和22b耦合至第一级。可以是SR锁存器的第三级42可以通过节点36a和36b耦合至第二级28。
此外，感测放大器12可以包括逻辑电路50，其耦合至节点36a和36b以及耦合至均衡器电路52和胶合逻辑电路54。胶合逻辑电路54耦合至列解码器电路56和相发生器电路58。
现在参照图2，描述感测放大器的架构。尽管示出了单个感测放大器，但感测放大器库(例如，32个感测放大器)可以在读取操作期间耦合至所选位线。如图2所示，感测放大器12可以包括三级并且以四个阶段进行操作。例如，读取循环可以开始于预充电阶段，然后是评估阶段，然后是均衡阶段和用于下一读取循环的预充电阶段。
感测放大器12的第一级可以包括相应的共源共栅电路24。每个共源共栅电路24都具有在预设值电位处偏置对应存储单元13和17的漏极端的功能，并且可以通过一对NMOS晶体管26和28形成。具体地，NMOS晶体管26的源极端耦合至对应输出20a和20b，并且漏极端耦合至晶体管28的源极端。晶体管28的漏极端耦合至对应节点22a和22b。
感测放大器12包括第二级28，其可以是电流-电压转换器。第二级28可以包括通过第一PMOS晶体管30和第二PMOS晶体管32形成的电流镜，它们的源极端分别耦合至节点36a和36b，并且通过PMOS晶体管34耦合至电源电压Vdda，其中PMOS晶体管34在自己的栅极端上接收控制信号PRECH。
一对NMOS晶体管38和40的栅极端接收控制信号PRECH，源极端被设置为参考电压，并且漏极端分别耦合至节点36b和节点36a。
感测放大器还包括第三级，其可以是差分比较器42。第三级42包括SR锁存器，其包括分别耦合至节点36a和第二节点36b的一对交叉耦合NOR门44，并且在读取期间，其上分别存在与两个存储单元13和17中流动的电流相关的第一电压COMP_OUT和第二电压COMP_OUT_N。NOT门46耦合至一对NOR门44，并且提供信号DATA_OUT。
在操作中，第一级18在预充电阶段期间将节点22a上的电流OUT_INT与节点22b上的电流OUT_INT_N相加，并且节点电压稳定。第一级18还通过Vcasc_sa提供近似为0.6V的位线BL的静态偏振。
当预充电阶段终止时，作为来自单元13及其互补单元17的电流差的积分，可以在节点22a和22b上分别显示(develop)信号作为OUT_INT和OUT_INT_N。当这两个节点22a和22b的电压足够低以接通第二级电流-电压转换器28的交叉耦合PMOS时，其通过它们的正反馈被放大，并且第三级差分比较器42可以开始进行其判定。两个节点36a COMP_OUT和36bCOMP_OUT_N中的一个将提升设置基于NOR的SR触发器42中的校正数据。
从而，在两个信号COMP_OUT和COMP_OUT_N中的一个的上升处，生成均衡信号EQ和信号STOP_READ以从两条位线BL中去除差分信号，并且避免位线电压上升，然后准备用于下一读取操作的位线BL。当所有均衡信号为on时，通过变为“1”的STOP_READ来断定读取操作，并且预充电信号被用于恢复感测放大器12中的初始状态。可以关闭到位线BL的电流路径，从而取消选择YM晶体管(一个等级的解码)以避免不需要的电流消耗且位线BL被接地。
在预充电阶段之后，其中PRECH从“1”变为“0”，COMP_OUT和COMP_OUT_N中的一个根据电流-电压转换器28的每个臂(即，30和32)中的电流将其状态从“0”变为“1”。然后，SA_DETECT信号使能EQ信号，这标志着均衡阶段。
现在，参照图3，当使用NOR门60将对应于SA_DETECT<32:0>的信号从“1”变为“0”时，胶合逻辑电路54被配置为使得STOP_READ信号从“0”变为“1”。
现在参照图4，描述列解码器56。在STOP_READ信号的正沿上(即，“0”到“1”)，FILTER_N从“1”变为“0”，从而断开YM解码。这有效地切断通过相变元件19和感测放大器12从VDD到地的静态电流路径。禁用YM解码(YM_BUFF_N_LV＝“1”)还将位线电压放电至地。READSTROBE(读选通脉冲)信号重置FF以能够在下一读取/验证操作开始时使能FILTER_N。
现在参照图5，在生成输出信号之前的评估阶段期间，PHASE1(来自相移发生器58的信号)和PRECH为“0”。因此，PRECH和PRECH_N保持它们的值，只要STOP_READ＝“0”。当STOP_READ从“0”变为“1”时，SR锁存器被重置，因此PRECH变为“1”，从而将电流积分器18的OUT_INT和OUT_INT_N节点22a和22b预充电至Vdda。
图6是感测放大器12的三级中的电压电平的级定时图62。例如，电流积分器定时图62、电流-电压转换器定时图64和差分比较器定时图66描述了读取循环期间的每个级中的电压电平。每个读取循环都被划分为两个主要阶段，包括预充电阶段和评估阶段，随后是均衡阶段和用于下一读取循环的预充电阶段。
图7是上述各个信号的电压电平的信号定时图70。例如，READ定时图72、PRECH和PRECH_N定时图74、COMP_OUT和COMP_OUT_N定时图76、SA_DETECT<0>和STOP_READ定时图78、EQ定时图80、FILTER_N定时图82以及YM_BUFF_LV和YM_BUFF_LV_N定时图84示出了每个信号相对于彼此的定时以及对应的电压电平。
在另一实施例中，公开了使用用于相变非易失性存储器件的感测放大器的方法，其中存储器件至少包括存储单元和互补存储单元、与其耦合的对应位线和互补位线以及耦合至存储单元和互补存储单元的列解码器。该方法包括：分别接收存储单元和互补存储单元的第一和第二电流；以及将第一和第二电流转换为存储单元的第一和第二电压。该方法还包括：根据第一和第二电压生成输出信号；以及响应于第一和第二电压禁用列解码器并使位线电压放电。
本发明的优点包括降低读取和验证操作中的功耗。在评估阶段期间，由于YM禁用，在生成输出信号之后，来自Vdda的消耗可以接近零。在现有存储器件中，静电流总是存在于电流-电压转换器的镜像平衡电路的一个臂中。还可以响应于输出将位线上的其他电压去除并放电至地(通过禁用YM解码来生成输出)，从而增强可靠性。此外，通过均衡阶段的差分信号去除来实现生产量的增加。
本领域技术人员在前面的描述和附图的教导下能够实现本发明的许多修改和其他实施例。因此，应该理解，本发明不限于所公开的具体实施例，并且这些修改和实施例包括在所附权利要求的范围内。

Claims (20)

1.一种存储器件，包括：
相变存储PCM单元和互补PCM单元的阵列；
列解码器，耦合至所述PCM单元和所述互补PCM单元的所述阵列，并且具有第一输出和第二输出；
位线，耦合至所述PCM单元；
互补位线，耦合至所述互补PCM单元；以及
感测放大器，耦合至所述列解码器，并包括：
电流积分器，耦合至所述第一输出和所述第二输出，并且被配置为分别接收给定PCM单元和互补PCM单元的第一电流和第二电流，
电流-电压转换器，耦合至所述电流积分器，并且被配置为接收所述第一电流和所述第二电流并分别向第一节点和第二节点提供所述给定PCM单元和互补PCM单元的第一电压和第二电压，
差分比较器，耦合至所述第一节点和所述第二节点，并且被配置为根据所述第一电压和所述第二电压生成输出信号；和
逻辑电路，耦合至所述第一节点和所述第二节点，并且被配置为分别响应于所述第一电压和所述第二电压禁用所述列解码器并使位线电压和互补位线电压放电。
2.根据权利要求1所述的存储器件，其中所述电流积分器包括耦合在所述位线和所述互补位线之间的均衡晶体管，以在均衡阶段期间选择性地建立所述位线和所述互补位线之间的连接。
3.根据权利要求1所述的存储器件，还包括：耦合至所述差分比较器的读取电路。
4.根据权利要求1所述的存储器件，其中所述感测放大器被配置为在每个读取循环之后执行预充电操作和电压均衡操作。
5.根据权利要求1所述的存储器件，其中每个PCM单元和相应的互补PCM单元均包括相变区域以及与其耦合的选择晶体管。
6.根据权利要求2所述的存储器件，其中所述差分比较器的输出被配置为生成使能切换到所述均衡阶段的检测逻辑信号。
7.根据权利要求2所述的存储器件，还包括：预充电电路，被配置为在预充电阶段期间将所述位线和所述互补位线充电至电源电压。
8.一种感测放大器，耦合至相变存储PCM单元和互补PCM单元的阵列，并且具有分别耦合至所述PCM单元和所述互补PCM单元的位线和互补位线，所述感测放大器包括：
电流积分器，耦合至第一输出和第二输出，并且被配置为分别接收给定PCM单元和互补PCM单元的第一电流和第二电流，
电流-电压转换器，耦合至所述电流积分器，并且被配置为接收所述第一电流和所述第二电流，并且分别向第一节点和第二节点提供所述给定PCM单元和互补PCM单元的第一电压和第二电压，
差分比较器，耦合至所述第一节点和所述第二节点，并且被配置为根据所述第一电压和所述第二电压生成输出信号；以及
逻辑电路，耦合至所述第一节点和所述第二节点，并且被配置为分别响应于所述第一电压和所述第二电压禁用列解码器，并使位线电压和互补位线电压放电。
9.根据权利要求8所述的感测放大器，其中所述电流积分器包括耦合在所述位线和所述互补位线之间的均衡晶体管，以在均衡阶段期间选择性地建立所述位线和所述互补位线之间的连接。
10.根据权利要求8所述的感测放大器，还包括：耦合至所述差分比较器的读取电路。
11.根据权利要求8所述的感测放大器，其中所述感测放大器被配置为在每个读取循环之后执行预充电操作和电压均衡操作。
12.根据权利要求8所述的感测放大器，其中每个PCM单元和相应的互补PCM单元均包括相变区域以及与其耦合的选择晶体管。
13.根据权利要求9所述的感测放大器，其中所述差分比较器的输出被配置为生成使能切换到所述均衡阶段的检测逻辑信号。
14.根据权利要求8所述的感测放大器，还包括：预充电电路，被配置为在预充电阶段期间将所述位线和所述互补位线充电至电源电压。
15.一种使用用于存储器件的感测放大器的方法，所述存储器件包括相变存储PCM单元和互补PCM单元的阵列、耦合至所述PCM单元和所述互补PCM单元的所述阵列的列解码器、耦合至所述PCM单元的位线、耦合至所述互补PCM单元的互补位线、耦合至所述列解码器的电流积分器、耦合至所述电流积分器的电流-电压转换器以及直接耦合至所述电流-电压转换器的逻辑电路，所述方法包括：
由所述电流-电压转换器分别将由所述电流积分器接收的给定PCM单元和互补PCM单元的第一电流和第二电流转换为第一电压和第二电压；以及
由所述逻辑电路基于所述第一电压和所述第二电压禁用所述列解码器，并使位线电压和互补位线电压放电。
16.根据权利要求15所述的方法，还包括：在均衡阶段期间，选择性地建立所述位线和所述互补位线之间的连接。
17.根据权利要求15所述的方法，还包括：在评估阶段期间，读取给定PCM单元的存储状态。
18.根据权利要求15所述的方法，还包括：在每个读取循环之后，执行预充电操作和电压均衡操作。
19.根据权利要求15所述的方法，还包括：在预充电阶段期间，将所述位线和所述互补位线充电至电源电压。
20.根据权利要求16所述的方法，还包括：生成使能切换到所述均衡阶段的检测逻辑信号。
CN201610361838.2A 2015-12-16 2016-05-26 用于非易失性存储器件的感测放大器及相关方法 Active CN106887246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/971,488 2015-12-16
US14/971,488 US9613692B1 (en) 2015-12-16 2015-12-16 Sense amplifier for non-volatile memory devices and related methods

Publications (2)

Publication Number Publication Date
CN106887246A CN106887246A (zh) 2017-06-23
CN106887246B true CN106887246B (zh) 2020-03-27

Family

ID=57404457

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620498291.6U Withdrawn - After Issue CN205656858U (zh) 2015-12-16 2016-05-26 存储器件与感测放大器
CN201610361838.2A Active CN106887246B (zh) 2015-12-16 2016-05-26 用于非易失性存储器件的感测放大器及相关方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620498291.6U Withdrawn - After Issue CN205656858U (zh) 2015-12-16 2016-05-26 存储器件与感测放大器

Country Status (2)

Country Link
US (2) US9613692B1 (zh)
CN (2) CN205656858U (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613692B1 (en) * 2015-12-16 2017-04-04 Stmicroelectronics International N.V. Sense amplifier for non-volatile memory devices and related methods
US10127990B1 (en) * 2017-07-18 2018-11-13 Stmicroelectronics International N.V. Non-volatile memory (NVM) with dummy rows supporting memory operations
US10534554B2 (en) * 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device
US10490235B2 (en) 2018-01-29 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Differential read-only memory (ROM) device
TWI693766B (zh) 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11328752B2 (en) * 2020-05-20 2022-05-10 Silicon Storage Technology, Inc. Self-timed sensing architecture for a non-volatile memory system
US11653578B2 (en) 2020-12-01 2023-05-16 International Business Machines Corporation Phase-change material-based XOR logic gates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030445A (zh) * 2006-03-03 2007-09-05 奇梦达股份公司 产生参考电压和读存储单元的方法及实现方法的电路配置
CN101512664A (zh) * 2006-09-29 2009-08-19 富士通微电子株式会社 非易失性半导体存储器件及其读取、写入和删除方法
CN102013267A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 存储器和灵敏放大器
US8867260B2 (en) * 2012-04-24 2014-10-21 Agency For Science, Technology And Research Reading circuit for a resistive memory cell
CN205656858U (zh) * 2015-12-16 2016-10-19 意法半导体国际有限公司 存储器件与感测放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030445A (zh) * 2006-03-03 2007-09-05 奇梦达股份公司 产生参考电压和读存储单元的方法及实现方法的电路配置
CN101512664A (zh) * 2006-09-29 2009-08-19 富士通微电子株式会社 非易失性半导体存储器件及其读取、写入和删除方法
CN102013267A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 存储器和灵敏放大器
US8867260B2 (en) * 2012-04-24 2014-10-21 Agency For Science, Technology And Research Reading circuit for a resistive memory cell
CN205656858U (zh) * 2015-12-16 2016-10-19 意法半导体国际有限公司 存储器件与感测放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 45nm 1Gb 1.8V Phase-Change Memory;Corrado Villa等;《2010 IEEE International Solid-State Circuits Conference》;20100209;270-271页、图14.8.2、14.8.4 *
Corrado Villa等.A 45nm 1Gb 1.8V Phase-Change Memory.《2010 IEEE International Solid-State Circuits Conference》.2010, *

Also Published As

Publication number Publication date
CN106887246A (zh) 2017-06-23
US20170178722A1 (en) 2017-06-22
US9613692B1 (en) 2017-04-04
CN205656858U (zh) 2016-10-19
US10068643B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN106887246B (zh) 用于非易失性存储器件的感测放大器及相关方法
KR102324591B1 (ko) 프리차지를 갖는 메모리 감지 증폭기
JP4570886B2 (ja) 相変化メモリデバイス
EP2204816B1 (en) Method of accelerating phase change memory writes
CN107077890B (zh) 非易失性存储装置
US9502114B1 (en) Non-volatile ternary content-addressable memory with bi-directional voltage divider control and multi-step search
US8264872B2 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
CN109584931B (zh) 具有bjt技术中的选择器的相变存储器及其差分读取方法
US20100067289A1 (en) Semiconductor device
KR20080086243A (ko) 저항체를 이용한 비휘발성 메모리 장치
US11568948B2 (en) Memory circuit and method of operating same
TW201835907A (zh) 非揮發性半導體記憶裝置
US20220359008A1 (en) Memory sense amplifier with precharge
US11133064B2 (en) Latch-type sense amplifier for a non-volatile memory with reduced margin between supply voltage and bitline-selection voltage
CN106887251B (zh) 包括用于程序脉冲的解码器的存储器设备及相关方法
US11615820B1 (en) Regulator of a sense amplifier
EP4210054A1 (en) Sense amplifier architecture for a non-volatile memory storing coded information
Tyagi et al. Multilevel sense amplifier sensing for phase change memory
CN116417040A (zh) 用于存储编码信息的非易失性存储器的感测放大器架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant