KR20120069380A - 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법 - Google Patents

자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법 Download PDF

Info

Publication number
KR20120069380A
KR20120069380A KR1020100130900A KR20100130900A KR20120069380A KR 20120069380 A KR20120069380 A KR 20120069380A KR 1020100130900 A KR1020100130900 A KR 1020100130900A KR 20100130900 A KR20100130900 A KR 20100130900A KR 20120069380 A KR20120069380 A KR 20120069380A
Authority
KR
South Korea
Prior art keywords
magnetic memory
cell array
write driver
current
pair
Prior art date
Application number
KR1020100130900A
Other languages
English (en)
Inventor
오영훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100130900A priority Critical patent/KR20120069380A/ko
Priority to US13/219,612 priority patent/US8644056B2/en
Priority to JP2011199216A priority patent/JP5701722B2/ja
Publication of KR20120069380A publication Critical patent/KR20120069380A/ko
Priority to US14/146,568 priority patent/US8842467B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이, 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이, 메모리 셀 어레이 및 레퍼런스 셀 어레이에 데이터를 프로그램하기 위한 라이트 드라이버 및 라이트 드라이버에 접속되는 비트라인으로부터 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 라이트 드라이버에 접속되는 소스라인으로 전류 경로를 형성하거나, 라이트 드라이버에 접속되는 소스라인으로부터 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 라이트 드라이버에 접속되는 비트라인으로 전류 경로를 형성하는 제 1 스위칭부를 포함하는 자기 메모리 장치를 제시한다.

Description

자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법{Magnetic Random Access Memory Apparatus, Program and Verify Method of Reference Cell Therefor}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 자기 메모리 장치(Magnetic Random Access Memory Apparatus) 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory)은 동작 속도가 빠르고 전력 소모량이 낮은 장점이 있는 반면 휘발성이라는 단점이 있다. 아울러, 플래쉬(Flash) 메모리는 전원이 오프되어도 저장된 정보를 잃지 않는 비휘발성 특성과 통상의 하드 디스크에 비해 소형화가 가능하고 물리적 충격에 강하며, 액세스 속도가 빠른 장점이 있는 반면, DRAM에 비해 동작 속도가 느리며 동작 전압이 높은 단점이 있다.
최근에는 이러한 DRAM 및 플래쉬 메모리의 장점을 지닌 다양한 메모리 장치가 개발되고 있으며, 그 중 대표적인 예로 자기 메모리(Magnetic Random Access Memory) 장치를 들 수 있다. MRAM은 자성체의 극성 변화에 따른 저항 변화를 디지털 신호로 이용한 것으로, 자성을 이용하기 때문에 안전성이 우수한 장점이 있다.
일반적으로 MRAM은 비트라인, 워드라인 및 워드라인과 평행한 디지트 라인을 구비하며, 비트라인과 디지트 라인에 동시에 전류가 흐를 때 발생하는 자기장의 벡터 합을 이용하여 데이터를 기록한다. 이러한 MRAM은 추가의 디지트 라인이 필요하기 때문에 셀의 크기를 소형화하는 데 한계가 있다. 또한, 하나의 셀을 선택하여 데이터를 기록할 때, 선택되지 않은 셀들이 자기장에 노출될 수 있고, 이로 인해 비선택 셀의 데이터 저장 상태가 반전되는 문제가 발생할 수 있다.
이러한 MRAM의 문제를 해결하기 위해 스핀 전달을 이용한 자기 메모리 장치(Spin Transfer Torque Magnetic Random Access Memory; STT-MRAN)가 개발되었다.
STT-MRAM은 정렬된 스핀 방향을 갖는 고밀도 전류가 강자성체에 입사할 경우, 강자성체의 자화 방향이 전류의 스핀 방향과 일치하지 않으면 전류의 스핀 방향으로 정렬하는 현상 즉, STT(Spin Transfer Torque) 현상을 이용한 것이다. STT-MRAM은 비트라인과 소스라인 사이에 연결되는 하나의 선택 트랜지스터 및 하나의 자기 터널 접합(Magnetic Tunnel Junction; MTJ) 소자를 포함한다.
도 1은 일반적인 STT-MRAM에 적용되는 자기 터널 접합 소자의 일 예시도이다.
도시한 것과 같이, 자기 터널 접합 소자(1)는 상부전극으로서의 제 1 전극층과 하부전극으로서의 제 2 전극층, 한 쌍의 자성층인 제 1 자성층과 제 2 자성층 및 한 쌍의 자성층 사이에 형성되는 터널링 장벽층을 포함한다.
여기에서, 제 1 자성층은 MTJ에 인가되는 전류의 방향에 따라 자화 방향이 가변되는 자유 자성층(Free ferromagnetic layer)이고, 제 2 자성층은 자화 방향이 고정되는 고정 자성층(Pinned ferromagnetic layer)이 될 수 있다.
이러한 MTJ는 전류의 방향에 따라 그 저항값이 변화되어 데이터 "0" 또는 "1"을 기록한다.
도 2a 및 2b는 MTJ 소자에 대한 데이터 기록 원리를 설명하기 위한 도면이다.
먼저, 도 2a는 MTJ 소자에 논리 로우(0) 레벨의 데이터를 기록하는 원리를 설명하기 위한 도면이다. 데이터를 기록하고자 함에 따라, 해당 워드라인이 인에이블되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 비트라인(BL)으로부터 소스라인(SL) 방향 즉, MTJ의 상부전극인 제 1 전극층으로부터 하부전극인 제 2 전극층으로 전류가 흐르게 되면(화살표 방향), 자유 자성층인 제 1 자성층의 방향과 고정 자성층인 제 2 자성층의 자화 방향이 평행(Parallel)하게 되면서, 저저항 상태가 되며, 이 때의 데이터를 논리 로우(0)로 정의할 수 있다.
한편, 도 2b는 MTJ 소자에 논리 하이(1) 상태의 데이터를 기록하는 원리를 설명하기 위한 도면이다. 마찬가지로, 해당 워드라인이 인에이블되어 선택 트랜지스터(ST)가 턴온된다. 그리고, 소스라인(SL)으로부터 비트라인(BL) 방향 즉, 제 2 전극층으로부터 제 1 전극층으로 전류가 흐르게 되면(화살표 방향), 제 1 자성층의 방향과 제 2 자성층의 자화 방향이 서로 반평행(anti-parallel) 상태가 되면서 MTJ가 고저항 상태를 갖게 되고, 이 때의 데이터를 논리 하이(1)로 정의할 수 있다.
일반적으로, STT-MRAM에서는 메모리 셀에 저장된 데이터를 판독하기 위해 레퍼런스 셀을 이용한다. 즉, 판독 대상 메모리 셀에 흐르는 전류량과 레퍼런스 셀에 흐르는 전류량의 차이를 이용하여 메모리 셀에 저장된 데이터가 논리 로우 상태인지 논리 하이 상태인지 판별하는 것이다.
따라서, 레퍼런스 셀에는 데이터 판독의 기준이 될 수 있는 정확한 데이터가 기록되어 있어야 한다. 또한, 메모리 셀에 저장된 데이터가 논리 로우인지, 또는 논리 하이인지 판별하기 위해서는 레퍼런스 셀에도 각각 논리 로우 상태 및 논리 하이 상태를 기록해 두어야 한다.
레퍼런스 셀에 데이터의 판독을 위한 기준이 되는 정확한 데이터를 기록하는 것은 STT-MRMA의 동작 신뢰성을 결정하는 중요한 요소이며, 따라서 레퍼런스 셀에 대한 데이터 기록 및 기록된 데이터를 검증할 수 있는 보다 신뢰성 있는 방안이 요구되는 실정이다.
본 발명은 레퍼런스 셀을 고속으로 프로그램할 수 있는 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 레퍼런스 셀에 목적하는 데이터를 정확히 기록할 수 있는 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 검증 방법을 제공하는 데 있다.
본 발명의 또 다른 기술적 과제는 레퍼런스 셀에 데이터를 기록하고 이를 다시 읽어, 레퍼런스 셀에 정확한 데이터가 기록되도록 할 수 있는 자기 메모리 장치, 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 자기 메모리 장치는 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이; 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이; 상기 메모리 셀 어레이 및 상기 레퍼런스 셀 어레이에 데이터를 프로그램하기 위한 라이트 드라이버; 및 상기 라이트 드라이버에 접속되는 비트라인으로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 상기 라이트 드라이버에 접속되는 소스라인으로 전류 경로를 형성하거나, 상기 라이트 드라이버에 접속되는 소스라인으로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 상기 라이트 드라이버에 접속되는 비트라인으로 전류 경로를 형성하는 제 1 스위칭부;를 포함한다.
아울러, 본 발명의 다른 실시예에 의한 자기 메모리 장치는 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이; 상기 레퍼런스 셀 어레이에 데이터를 프로그램하는 라이트 드라이버; 및 상기 라이트 드라이버에 접속된 비트라인 또는 소스라인으로부터 전류가 공급됨에 따라, 상기 한 쌍의 레퍼런스 자기 메모리 셀에 각각 논리 하이 및 논리 로우 상태의 데이터가 저장되도록 전류 경로를 형성하는 제 1 스위칭부;를 포함한다.
한편, 본 발명의 일 실시예에 의한 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 방법은 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이와 라이트 드라이버 사이에 접속되는 제 1 스위칭부; 및 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이와 상기 라이트 드라이버 사이에 접속되어, 상기 레퍼런스 셀 어레이와 상기 라이트 드라이버 간의 전류 경로를 형성하거나 차단하는 제 2 스위칭부;를 포함하는 자기 메모리 장치를 위한 상기 레퍼런스 셀 어레이의 프로그램 방법으로서, 상기 제 1 스위칭부를 오프하고 상기 제 2 스위칭부를 온시키는 단계; 상기 라이트 드라이버로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 경유하여 상기 라이트 드라이버로 전류가 흐르도록 하는 전류 공급 단계; 및 상기 제 2 스위칭부를 오프하는 단계;를 포함한다.
아울러, 본 발명의 일 실시예에 의한 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법은 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이와 라이트 드라이버 사이에 접속되는 제 1 스위칭부; 및 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이와 상기 라이트 드라이버 사이에 접속되어, 상기 레퍼런스 셀 어레이와 상기 라이트 드라이버 간의 전류 경로를 형성하거나 차단하는 제 2 스위칭부;를 포함하는 자기 메모리 장치를 위한 상기 레퍼런스 셀 어레이의 프로그램 검증 방법으로서, 제 1 프로그램 전류를 인가하여 상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하는 단계; 기 설정된 외부전압과 상기 한 쌍의 레퍼런스 자기 메모리 셀에 흐르는 전류량에 따라 결정되는 기준전압을 비교하여 센싱 신호를 출력하는 단계; 및 상기 센싱 신호에 응답하여 상기 한 쌍의 레퍼런스 자기 메모리 셀에 대한 재 프로그램 여부를 결정하는 단계;를 포함한다.
본 발명에서는 라이트 드라이버로부터 한 쌍의 레퍼런스 셀을 경유하여 다시 라이트 드라이버로 이루어지는 전류 경로를 형성한다. 따라서, 한 쌍의 레퍼런스 셀에 동시에 데이터를 기록할 수 있다.
레퍼런스 셀에 대한 프로그램이 완료되면, 기 설정된 외부 전압과 레퍼런스 셀에 기록된 데이터에 따라 생성되는 기준전압을 비교하여 레퍼런스 셀에 대한 프로그램 검증을 수행한다.
그리고, 레퍼런스 셀에 정확한 데이터가 기록되지 않은 경우 재프로그램을 수행함으로써, 메모리 셀 어레이의 데이터 독출시 기준이 되는 레퍼런스 전압을 정확하게 생성할 수 있다.
결과적으로, 자기 저항 메모리 장치의 동작 속도를 개선할 수 있음은 물론, 정확한 레퍼런스 전압 생성에 의해 자기 메모리 장치의 동작 신뢰성을 향상시킬 수 있다.
도 1은 일반적인 STT-MRAM에 적용되는 자기 터널 접합 소자의 일 예시도,
도 2a 및 2b는 MTJ 소자에 대한 데이터 기록 원리를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 의한 자기 메모리 장치의 구성도,
도 4는 본 발명의 일 실시예에 의한 자기 메모리 장치에서 레퍼런스 셀에 대한 프로그램 원리를 설명하기 위한 도면,
도 5는 도 3에 도시한 라이트 드라이버의 일 예시도,
도 6은 도 3에 도시한 센스앰프의 일 예시도,
도 7은 도 3에 도시한 기준전압 발생부의 일 예시도,
도 8은 도 6에 도시한 제 2 증폭부의 다른 예시도,
도 9는 도 3에 도시한 기준전압 발생부의 다른 예시도,
도 10은 도 5에 도시한 라이트 제어부의 다른 예시도,
도 11은 레퍼런스 셀의 프로그램 검증을 위한 기준전압 윈도우,
도 12는 본 발명의 일 실시예에 의한 레퍼런스 셀의 프로그램 방법을 설명하기 위한 흐름도,
도 13은 본 발명의 일 실시예에 의한 레퍼런스 셀의 프로그램 검증 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 자기 메모리 장치의 구성도이다.
도시한 것과 같이, 자기 메모리 장치(10)는 메모리 셀 어레이(110) 및 레퍼런스 셀 어레이(120)를 포함한다. 메모리 셀 어레이(110)는 워드라인(WL0~WLn) 및 이와 수직하는 로컬 비트라인(LBL0~LBLm; 이하, LBL)과 로컬 소스라인(LSL0~LSLm; 이하, LSL) 간에 접속되는 복수의 자기 메모리 셀을 포함한다. 아울러, 레퍼런스 셀 어레이(120)는 한 쌍의 레퍼런스 자기 메모리 셀을 구비하며, 보다 구체적으로는 레퍼런스 워드라인(RWL) 및 이와 수직하는 제 1 레퍼런스 비트라인(RBL0)과 제 1 레퍼런스 소스라인(RSL0) 간에 접속되는 제 1 레퍼런스 자기 메모리 셀과, 레퍼런스 워드라인(RWL)과 이와 수직하는 제 2 레퍼런스 비트라인(RBL1) 및 제 2 레퍼런스 소스라인(RSL1) 간에 접속되는 제 2 레퍼런스 자기 메모리 셀을 구비한다.
여기에서, 자기 메모리 셀 각각은 자기 터널 접합 소자 및 선택 트랜지스터를 포함하며, 선택 트랜지스터의 게이트 단자는 워드라인에 접속된다.
아울러, 자기 메모리 장치(10)는 라이트 인에이블 신호(WREN)에 의해 구동되고 메모리 셀 어레이(110)에 기록할 데이터(DATA)를 입력받으며, 글로벌 비트라인(GBL0~GBLm; 이하, GBL) 및 글로벌 소스라인(GSL0~GSLm; 이하, GSL)에 의해 메모리 셀 어레이(110)와 접속되어 데이터(DATA)를 기록하는 라이트 드라이버(130)를 포함한다.
또한, 자기 메모리 장치(10)는 센스앰프 인에이블 신호(SAEN)에 의해 구동되어 레퍼런스 셀 어레이(120)에 흐르는 전류량에 따라 결정되는 기준전압(VREF)을 센스앰프(140)로 제공하는 기준전압 발생부(150)를 구비한다.
센스앰프(140)는 센스앰프 인에이블 신호(SAEN)에 의해 구동되며, 글로벌 비트라인(GBL) 및 글로벌 소스라인(GSL)을 통해 메모리 셀 어레이(110)와 접속되어 선택된 메모리 셀의 비트라인으로부터 소스라인, 또는 소스라인으로부터 비트라인으로 흐르는 전류량에 의한 전압과 기준전압 발생부(150)로부터 제공되는 기준전압(VREF)을 비교하여 데이터(DATA)를 독출하여 출력한다.
이에 더하여, 자기 메모리 장치(10)는 메모리 셀 어레이(110)와 라이트 드라이버(130) 간에 접속되는 제 1 스위칭부(160), 라이트 드라이버(130)를 통해 글로벌 비트라인(GBL) 또는 글로벌 소스라인(GSL)을 통해 전류가 공급됨에 따라 레퍼런스 셀 어레이(120)를 구성하는 한 쌍의 레퍼런스 셀에 각각 논리 하이 상태 및 논리 로우 상태의 데이터를 동시에 기록하도록 전류 경로를 제공하는 제 2 내지 제 4 스위칭부(170, 180, 190)를 포함한다.
보다 구체적으로, 제 2 스위칭부(170)는 글로벌 소스라인(GSL)과 제 1 레퍼런스 비트라인(RBL0) 간에 접속되고, 제 3 스위칭부(180)는 글로벌 비트라인(GBL)과 제 2 레퍼런스 비트라인(RBL1) 간에 접속되며, 제 4 스위칭부(190)는 제 1 레퍼런스 소스라인(RSL0)과 제 2 레퍼런스 소스라인(RSL1) 간에 접속된다.
레퍼런스 셀 어레이(120)를 구성하는 한 쌍의 레퍼런스 셀에 각각 논리 하이 및 논리 로우 상태의 데이터를 기록하기 위한 레퍼런스 셀 프로그램 모드에서, 제 1 스위칭부(160)는 오프(off)시키며, 제 2 내지 제 4 스위칭부(170, 180, 190)는 온(on)시킨다.
도 4는 본 발명의 일 실시예에 의한 자기 메모리 장치에서 레퍼런스 셀에 대한 프로그램 원리를 설명하기 위한 도면으로, 화살표는 전류가 흐르는 방향을 나타낸다.
먼저, 레퍼런스 셀에 대한 프로그램을 위해 레퍼런스 워드라인을 인에이블하여 레퍼런스 셀의 선택 트랜지스터를 턴온시킨다. 그리고, 제 1 스위칭부(160)를 오프시키는 한편, 제 2 내지 제 4 스위칭부(170, 180, 190)를 온시키고, 라이트 드라이버(130)를 제어하여, 예를 들어 글로벌 비트라인(GBL)으로부터 글로벌 소스라인(GSL)으로 전류를 흐르게 한다.
그러면, 글로벌 비트라인(GBL)으로부터 제 2 스위칭 소자(170)를 통해 제 2 레퍼런스 비트라인(RBL1)으로 전류가 흐르게 되고, 이어서 제 2 레퍼런스 비트라인(RBL1)으로부터 제 2 레퍼런스 소스라인(RSL1)으로 전류가 흐르게 되면서 제 2 레퍼런스 셀의 제 2 자기 터널 접합 소자(MTJ1)에는 논리 로우 상태의 데이터가 기록된다.
계속해서, 전류는 제 2 레퍼런스 소스라인(RSL1)으로부터 제 4 스위칭부(190)를 통해 흐르게 된다. 제 4 스위칭부(190)는 제 2 레퍼런스 소스라인(RSL1)과 제 1 레퍼런스 소스라인(RSL0) 간에 접속되어 있으므로, 전류는 제 1 레퍼런스 소스라인(RSL0)으로부터 제 1 레퍼런스 비트라인(RBL0)으로 흐르게 되어, 제 1 레퍼런스 셀의 제 1 자기 터널 접합 소자(MTJ0)에는 논리 하이 상태의 데이터가 기록되게 된다.
아울러, 전류는 제 1 레퍼런스 비트라인(RBL0) 및 제 3 스위칭부(180)를 경유하여 글로벌 소스라인(GSL)을 통해 다시 라이트 드라이버(130)로 흐르게 된다.
이와 같이 하여, 레퍼런스 셀 어레이(130)를 구성하는 한 쌍의 레퍼런스 셀에 논리 하이 및 논리 로우 상태의 데이터를 동시에 기록할 수 있게 된다.
레퍼런스 셀 어레이(130)에 논리 하이 및 논리 로우 상태의 데이터를 동시에 기록하기 위한 라이트 드라이버(130)는 예를 들어 도 5와 같이 구성할 수 있다.
도 5는 도 3에 도시한 라이트 드라이버의 일 예시도이다.
도 5에 도시한 것과 같이, 라이트 드라이버(130)는 데이터 구동부(132) 및 라이트 제어부(134)를 포함한다.
먼저, 데이터 구동부(132)는 라이트 인에이블 신호(WREN)와 데이터 신호(DATA)를 입력받아 입력 신호가 모두 하이 레벨인 경우 하이 레벨의 제 1 데이터 구동 신호(DH)를 출력하는 제 1 논리 소자(ND11, IV11)와, 라이트 인에이블 신호(WREN)와 데이터 신호(DATA)의 반전신호를 입력받아 입력 신호가 모두 하이 레벨인 경우 하이 레벨의 제 2 데이터 구동 신호(DL)를 출력하는 제 2 논리소자(ND12, IV12)를 포함한다. 여기에서, 제 1 논리 소자(ND11, IV11)는 제 1 낸드 게이트(ND11)와 제 1 인버터(IV11)를 직렬 연결하여 구성할 수 있다. 아울러, 제 2 논리 소자(ND12, IV12)는 제 2 낸드 게이트(ND12)와 제 2 인버터(IV12)를 직렬 연결하여 구성할 수 있다.
다음, 라이트 제어부(134)는 전원전압 공급단자(VDD)와 글로벌 소스라인(GSL)간에 접속되어 제 1 데이터 구동 신호의 반전 신호(DHb)에 의해 구동되는 제 1 스위칭 소자(P11), 글로벌 소스라인(GSL)과 접지단자(VSS) 간에 접속되어 제 2 데이터 구동 신호(DL)에 의해 구동되는 제 2 스위칭 소자(N12), 전원전압 공급단자(VDD)와 글로벌 비트라인(GBL) 간에 접속되어 제 2 데이터 구동신호의 반전 신호(DLb)에 의해 구동되는 제 3 스위칭 소자(P12), 글로벌 비트라인(GBL)와 접지단자(VSS)간에 접속되어 제 1 데이터 구동 신호(DH)에 의해 구동되는 제 4 스위칭 소자(N11)를 포함한다.
이러한 구성을 갖는 라이트 드라이버(130)의 동작을 살펴보면, 다음과 같다.
라이트 인에이블 신호(WREN)가 하이 레벨로 인에이블되고, 로우 레벨의 데이터 신호(DATA)가 입력되면, 제 1 데이터 구동 신호(DH)는 로우 레벨로 출력되고, 제 2 데이터 구동 신호(DL)는 하이 레벨로 출력된다.
이에 따라, 제 1 스위칭 소자(P11) 및 제 4 스위칭 소자(N11)는 턴오프되는 반면, 제 2 스위칭 소자(N12) 및 제 3 스위칭 소자(P12)는 턴온된다.
결국, 제 3 스위칭 소자(P12)를 통해 글로벌 비트라인(GBL)으로 전류가 흐르게 되고, 도 4에 도시한 것과 같이, 제 2 레퍼런스 셀의 제 2 자기 터널 접합 소자(MTJ1)에 하이 레벨의 데이터가, 제 1 레퍼런스 셀의 제 1 자기 터널 접합 소자(MTJ0)에 로우 레벨의 데이터가 기록되게 된다.
유사하게, 라이트 인에이블 신호(WREN)가 하이 레벨로 인에이블될 때, 하이 레벨의 데이터가 입력되면, 제 1 및 제 4 스위칭 소자(P11, N11)는 턴온되고 제 2 및 제 3 스위칭 소자(N12, P12)는 턴오프된다. 따라서, 제 1 스위칭 소자(P11)로부터 글로벌 소스 라인(GSL)으로 전류가 흐르게 되고, 이 경우에는 도 4에 도시한 제 1 레퍼런스 셀의 제 1 자기 터널 접합 소자(MTJ0)에 하이 레벨의 데이터가 기록되고, 제 2 자기 터널 접합 소자(MTJ1)에는 로우 레벨의 데이터가 기록되게 된다.
이와 같이, 한 번의 레퍼런스 셀 프로그램 동작을 통해 한 쌍의 레퍼런스 셀에 하이 레벨 및 로우 레벨의 데이터가 각각 기록되며, 레퍼런스 셀에 흐르는 전류량에 의해 생성되는 기준전압(VREF)을 이용하여 메모리 셀 어레이(110)의 선택된 셀에 저장된 데이터를 판독할 수 있다.
도 6은 도 3에 도시한 센스앰프의 일 예시도이다.
센스앰프(140)는 글로벌 비트라인(GBL) 및 글로벌 소스라인(GSL)과 접속되어 메모리 셀 어레이(110)의 선택된 메모리 셀에 흐르는 전류량을 전압값으로 변환하는 프리 증폭부(142) 및 프리 증폭부(142)에서 출력되는 전압값과 기준전압(VREF)을 비교하여 선택된 메모리 셀의 데이터를 판독하여 출력하는 메인 증폭부(144)를 포함한다.
프리 증폭부(142)는 예를 들어, 도 6에 도시한 것과 같이, 전원전압 공급단자(VDD)와 글로벌 비트라인(GBL)간에 직렬 접속되는 제 1 스위칭 소자(P21), 제 2 스위칭 소자(N21), 제 3 스위칭 소자(N22)와, 글로벌 소스라인(GSL)과 접지단자(VSS) 간에 접속되는 제 4 스위칭 소자(N23)를 포함한다.
제 1 스위칭 소자(P21)는 바이어스 신호(PBIAS)에 의해 구동되어 프리 증폭부(142)의 전류원으로 동작한다.
제 2 스위칭 소자(N21)는 클램프 신호(VCLAMP)에 의해 구동되어, 글로벌 비트라인(GBL)에 일정 레벨 이상의 전압이 공급되지 않도록 하는 전압 클램프 역할을 한다. 제 2 스위칭 소자(N21)에 의해 리드 동작시 과도한 전류가 흘러 자기 터널 접합 소자가 스위칭 되는 현상을 방지할 수 있다.
제 3 스위칭 소자(N22)는 리드 인에이블 신호(RDEN)에 의해 구동되어 글로벌 비트라인(GBL)에 인가된 전류가 프리 센싱 신호(VPREOUT)로서 출력될 수 있도록 한다.
제 4 스위칭 소자(N23)는 글로벌 소스라인(GSL)에 흐르는 전류를 접지단자로 싱크시키는 역할을 한다.
제 1 스위칭 소자(P21)의 출력 신호 즉, 프리 센싱 신호(VPREOUT)는 메인 증폭부(144)로 제공되어 기준전압(VREF)과 비교될 수 있게 된다.
메인 증폭부(144)는 예를 들어, 크로스-커플드 차동 증폭기(cross-coupled differential amplifier)로 구성할 수 있다. 도 6을 참조하면, 메인 증폭부(144)는 전원전압 공급단자(VDD)와 제 1 노드(K1) 간에 접속되어 출력 노드(DOUT)에 인가되는 신호에 따라 구동되는 제 5 스위칭 소자(P22), 제 1 노드(K1)에 접속되며 출력 노드(DOUT)에 인가되는 신호에 따라 구동되는 제 6 스위칭 소자(N24), 제 6 스위칭 소자(N24)와 제 2 노드(K2) 간에 접속되어 프리 센싱 신호(VPREOUT)에 의해 구동되는 제 7 스위칭 소자(N26), 전원전압 공급단자(VDD)와 출력 노드(DOUT) 간에 접속되어 제 1 노드(K1)에 인가되는 신호에 따라 구동되는 제 8 스위칭 소자(P23), 출력 노드(DOUT)에 접속되어 제 1 노드(K1)에 인가되는 신호에 따라 구동되는 제 9 스위칭 소자(N25), 제 9 스위칭 소자(N25)와 제 2 노드(K2) 간에 접속되어 기준전압(VREF)에 의해 구동되는 제 10 스위칭 소자(N27) 및 제 2 노드(K2)와 접지단자(VSS) 간에 접속되어 센스앰프 인에이블 신호(SAEN)에 의해 구동되는 제 11 스위칭 소자(N28)를 포함한다.
메모리 셀의 저항 상태가 하이 상태이면, 제 2 스위칭 소자(N21)에 흐르는 전류는 제 1 스위칭 소자(P21)에 흐르는 전류보다 작게 되어, 프리 센싱 신호(VPREOUT)의 전압 레벨은 기준전압(VREF) 레벨보다 높아진다. 프리 센싱 신호(VPREOUT)와 기준전압(VREF)의 레벨이 안정화된 후 센스앰프 인에이블 신호(SAEN)가 인에이블되면, 메인 증폭부(144)가 동작하여 제 8 스위칭 소자(P23)와 제 6 스위칭 소자(N24)가 턴온되고, 출력 노드(DOUT)로는 하이 레벨의 신호가 출력된다.
반면, 메모리 셀의 저항 상태가 로우 상태이면, 프리 센싱 신호(VPREOUT)의 전압 레벨은 기준전압(VREF)의 레벨보다 낮아지고, 제 5 스위칭 소자(P22) 및 제 9 스위칭 소자(N25)가 턴온되어 출력 노드(DOUT)로부터는 로우 레벨의 신호가 출력된다.
도 7은 도 3에 도시한 기준전압 발생부의 일 예시도이다.
기준전압 발생부(150)는 한 쌍의 레퍼런스 셀에 흐르는 전류량에 따라 기준전압(VREF)을 생성한다. 즉, 한 쌍의 레퍼런스 셀에는 각각 하이 레벨 및 로우 레벨의 데이터가 기록되어 있으며, 각 레퍼런스 셀에 흐르는 전류량의 절반에 해당하는 전류량에 따라 기준전압(VREF)이 결정된다.
도 7을 참조하면, 기준전압 발생부(150)는 전원전압 공급단자(VDD)와 제 1 레퍼런스 비트라인(RBL0) 간에 직렬 접속되는 제 1 스위칭 소자(P31), 제 2 스위칭 소자(N31) 및 제 3 스위칭 소자(N33)와, 전원전압 공급단자(VDD)와 제 2 레퍼런스 비트라인(RBL1) 간에 직렬 접속되는 제 4 스위칭 소자(P32), 제 5 스위칭 소자(N32), 제 6 스위칭 소자(N34), 제 1 레퍼런스 소스라인(RSL0)과 접지단자(VSS) 간에 접속되는 제 7 스위칭 소자(N35) 및 제 2 레퍼런스 소스라인(RSL1)과 접지단자(VSS) 간에 접속되는 제 8 스위칭 소자(N36)를 포함한다.
제 1 스위칭 소자(P31)는 다이오드 접속되어 있으며, 제 2 스위칭 소자(N31) 및 제 5 스위칭 소자(N32)는 각각의 게이트단에 클램프 신호(VCLAMP)가 인가되고 소스단은 공유되어 있다.
제 3 스위칭 소자(N32), 제 6 스위칭 소자(N34), 제 7 스위칭 소자(N35) 및 제 8 스위칭 소자(N36)는 리드 인에이블 신호(RDEN)에 의해 구동되며, 제 3 및 제 6 스위칭 소자(N32, N34)는 각각 제 1 및 제 2 레퍼런스 비트라인(RBL0, RBL1)에 흐르는 전류를 공급받아 제 2 및 제 5 스위칭 소자(N31, N32)에 의해 기준전류가 생성되도록 한다. 아울러, 제 7 및 제 8 스위칭 소자(N35, N36)는 제 1 및 제 2 레퍼런스 소스라인(RSL0, RSL1)에 흐르는 전류를 접지단으로 싱크시킨다.
예를 들어, 제 1 레퍼런스 비트라인(RBL0)에 접속된 레퍼런스 셀에 저저항 상태의 데이터가 기록되어 있고, 제 2 레퍼런스 비트라인(RBL1)에 접속된 레퍼런스 셀에 고저항 상태의 데이터가 기록되어 있는 상태를 가정한다. 이 경우, 제 1 레퍼런스 비트라인(RBL0)과 접속된 제 3 스위칭 소자(N33)를 통해서는 고전류(I_high)가 흐르게 되고, 제 2 레퍼런스 비트라인(RBL1)과 접속된 제 6 스위칭 소자(N34)에는 저전류(I_low)가 흐르게 된다. 제 2 스위칭 소자(N31) 및 제 5 스위칭 소자(N32)는 소스단이 공유되어 있으므로, 제 2 및 제 5 스위칭 소자(N31, N32)에는 (I_high + I_low)/2의 전류가 흐르게 되며, 이 때의 전류가 기준전류(IREF)가 된다. 결국 제 1 및 제 4 스위칭 소자(P31, P32)에도 기준전류(IREF)가 흐르게 되어 기준전류(IREF)에 대응하는 기준전압(VREF)이 출력된다.
결국, 기준전압(VREF)의 레벨은 클램프 신호(VCLAMP)의 전압값에 의해 결정되며, 제 1 및 제 4 스위칭 소자(P31, P32)에 전류가 흐름으로써 생성되는 바이어스 신호(PBIAS)는 센스앰프의 프리 증폭부(142)로도 제공되어 프리 증폭부(142)의 제 1 스위칭 소자(P21)에도 기준전류(IREF)가 흐를 수 있도록 전류 미러링이 이루어진다.
한편, 레퍼런스 셀에 데이터를 기록한 후에는 정확한 데이터가 기록되었는지 검증할 필요가 있다. STT-MRAM에서 데이터 검증은 데이터 독출 과정과 유사하며, 이하에서는 레퍼런스 셀의 프로그램 검증을 위한 구성을 설명한다. 레퍼런스 셀에 대한 프로그램 검증 동작시 제 2 내지 제 4 스위칭부(170, 180, 190)는 오프됨은 물론이다.
도 8은 도 6에 도시한 제 2 증폭부의 다른 예시도이다.
한 쌍의 레퍼런스 셀에 각각 논리 하이 및 논리 로우 레벨의 데이터를 기록한 후, 레퍼런스 셀의 데이터를 읽어 목적하는 데이터가 기록되었는지 확인하기 위하여, 센스앰프의 메인 증폭부(144-1)는 도 8과 같이 구성할 수 있다.
도 8에 도시한 메인 증폭부(144-1)는 도 6에 도시한 메인 증폭부(144)와 달리, 제 7 스위칭 소자(N26)의 구동 신호로서 프리 센싱 신호(VPREOUT) 또는 외부 전원(VEXT)를 선택적으로 입력받는다.
이를 위해, 메인 증폭부(144-1)는 도 6에 도시한 메인 증폭부(144)의 구성에 더하여 제 1 멀티플랙서(1461)을 구비하여, 노멀 모드에서는 프리 센싱 신호(VPREOUT)를 제 7 스위칭 소자(N26)로 공급하고, 레퍼런스 셀 프로그램 검증 모드에서는 외부전원(VEXT)을 제 7 스위칭 소자(N26)로 공급한다.
따라서, 레퍼런스 셀에 기록된 데이터 값에 따라 결정되는 기준전압(VREF)과 기준전압(VREF)의 레벨을 판정하기 위해 공급되는 외부전압(VEXT)의 비교에 따라, 레퍼런스 셀에 목적하는 데이터가 기록되었는지 확인할 수 있다.
한편, 레퍼런스 셀의 프로그램 검증을 위해 기준전압 발생부는 도 9와 같이 구성할 수 있다.
도 9는 도 3에 도시한 기준전압 발생부의 다른 예시도이다.
본 실시예에 의한 기준전압 발생부(150-1)는 도 7에 도시한 기준전압 발생부(150)의 구성에 더하여 제 2 멀티플랙서(1501) 및 제 5 스위칭부(1503)를 구비한다.
제 2 멀티플랙서(1501)는 노멀 모드시 제 1 스위칭 소자(P31)로부터 바이어스 신호(PBIAS)가 출력되도록 하는 반면, 레퍼런스 셀 프로그램 검증 모드시 외부 바이어스 신호(EXTPBIAS)를 제 1 스위칭 소자(P31)로 공급한다.
제 5 스위칭부(1503)는 제 1 스위칭 소자(P31)의 게이트단과 드레인단 사이에 접속되어, 노멀 모드시 제 1 스위칭 소자(P31)가 다이오드 접속되도록 하고, 레퍼런스 셀 프로그램 검증 모드시에는 제 1 스위칭 소자(P31)의 게이트단과 드레인단이 분리되도록 한다.
따라서, 외부 바이어스 신호(EXTPBIAS) 및 클램프 신호(VCLAMP)와, 레퍼런스 셀의 제 1 및 제 2 레퍼런스 비트라인(RBL0, RBL1)에 흐르는 전류량에 의해 레퍼런스 셀 검증을 위한 기준전압(VREF)이 생성된다.
즉, 센스앰프(140)는 도 9에 도시한 기준전압 발생부(150-1)에 의해 생성된 기준전압(VREF)을 외부전압(VEXT)과 비교하여 레퍼런스 셀에 기록된 데이터를 판독한다.
센스앰프(140)의 메인 증폭부(144-1) 출력 노드(DOUT)에 인가되는 전압 레벨은 곧 레퍼런스 셀에 기록된 데이터의 레벨을 나타내며, 출력 노드(DOUT)의 전위가 기 설정된 최하 기준전압(VREFMIN)과 최고 기준전압(VREFMAX) 사이에 존재하는 경우 레퍼런스 셀에 목적하는 데이터가 기록된 것으로 판단할 수 있다.
따라서, 레퍼런스 셀에 대한 프로그램 검증시 외부전압(VEXT) 레벨을 최하 기준전압(VREFMIN)으로 설정하여 기준전압(VREF)과 비교하고, 다시 외부전압(VEXT) 레벨을 최고 기준전압(VREFMAX)으로 설정하여 기준전압(VREF)과 비교하는 과정을 수행함으로써, 레퍼런스 셀의 데이터가 기준전압 윈도우 내에 포함되어 있는지 확인할 수 있다.
즉, 외부전압(VEXT)의 레벨을 최고 기준전압(VREFMAX)으로 설정한 후 센스앰프 인에이블 신호(SAEN)를 인에이블시켜 센스앰프(140)의 메인 증폭부(144-1)로부터 출력되는 데이터를 확인한다. 확인 결과 하이 레벨의 데이터가 출력되면 기준전압 발생부(150-1)에서 생성된 기준전압(VREF)이 최고 기준전압(VREFMAX)보다 낮은 것으로 판단할 수 있다.
이 경우에는 다시 외부전압(VEXT)의 레벨을 최하 기준전압(VREFMIN)으로 설정하고 센스앰프 인에이블 신호(SAEN)를 인에이블하여 메인 증폭부(144-1)의 출력 데이터를 확인한다. 확인 결과 로우 레벨의 데이터가 출력되면 기준전압 발생부(150-1)에서 생성된 기준전압(VREF)이 최하 기준전압(VREFMIN)보다 높은 것으로 판단할 수 있으며, 결국 레퍼런스 셀에 목적하는 데이터가 정확히 기록된 것으로 확인할 수 있다.
도 11은 레퍼런스 셀의 프로그램 검증을 위한 기준전압 윈도우이다.
도 11을 참조하면, 센스앰프(140) 출력 노드(DOUT)의 전위가 VREFMIN과 VREFMAX 사이에 존재하는 경우 레퍼런스 셀에 목적하는 데이터가 기록된 것으로 판단할 수 있다. 즉, 한 쌍의 레퍼런스 셀이 각각 고저항 상태(RH)와 저저항 상태(RL)를 갖는 것으로 판단하는 것이다.
반면, 센스앰프(140)의 출력 노드(DOUT) 전위가 VREFMIN 미만인 경우에는 한 쌍의 레퍼런스 셀에 모두 논리 로우 레벨의 데이터가 기록된 것으로 판단할 수 있으며(RL, RL), 이 경우에는 스위칭 전류를 증가시켜 레퍼런스 셀에 대한 프로그램 과정을 재수행한다. 또한, 센스앰프(140) 출력노드(DOUT)의 전위가 VREFMAX를 초과하는 경우에는 한 쌍의 레퍼런스 셀에 모두 논리 하이 레벨의 데이터가 기록된 것을 의미하므로(RH, RH), 마찬가지로 스위칭 전류를 증가시켜 프로그램 과정을 재수행한다.
레퍼런스 셀에 대한 재프로그램을 위하여, 본 발명에서는 도 10에 도시한 것과 같은 라이트 제어부(134-1)를 제안한다.
도 10은 도 5에 도시한 라이트 제어부의 다른 예시도이다.
본 실시예에 의한 라이트 제어부(134-1)는 도 5에 도시한 라이트 제어부(134)의 구성에 더하여 제 3 멀티플랙서(1341)를 더 포함한다.
제 3 멀티플랙서(1341)는 노멀 모드시 제 3 스위칭 소자(P12)로 전원전압을 공급하는 반면, 레퍼런스 셀에 대한 재프로그램 모드시 제 3 스위칭 소자(P12)로 재프로그램 구동 전압(VWRDRV)을 공급한다.
재프로그램 구동 전압(VWDDRV)은 전원전압(VDD)보다 높은 레벨이며, 따라서 레퍼런스 셀에 대한 재프로그램 과정시, 글로벌 비트라인(GBL)에 인가되는 스위칭 전류량이 증가하게 된다.
재프로그램 동작시에는 프로그램 동작시와 마찬가지로 제 1 스위칭부(160)를 오프시키는 반면, 제 2 내지 제 4 스위칭부(170, 180, 190)는 온시켜 도 10에 도시한 라이트 제어부(134-1)의 글로벌 비트라인(GBL)을 통해 스위칭 전류가 증대된 프로그램 전류가 레퍼런스 셀로 공급되게 된다.
도 12는 본 발명의 일 실시예에 의한 레퍼런스 셀의 프로그램 방법을 설명하기 위한 흐름도이다.
레퍼런스 셀에 논리 하이 및 논리 로우 상태의 데이터를 각각 동시에 저장하기 위하여, 메모리 셀 어레이(110)와 라이트 드라이버(130) 간의 전류 흐름을 막고, 라이트 드라이버(130)와 레퍼런스 셀 어레이(130) 간의 전류 흐름을 형성하기 위해 제 1 스위칭부(160)는 오프하는 반면, 제 2 내지 제 4 스위칭부(170, 180, 190)는 온시킨다(S101).
이후, 라이트 인에이블 신호(WREN)를 인에이블하고 데이터 신호(DATA)가 입력됨에 따라(S103), 제 2 스위칭부(170), 제 1 레퍼런스 셀, 제 4 스위칭부(190), 제 2 레퍼런스 셀, 제 3 스위칭부(180) 및 라이트 드라이버(130)로 전류 경로가 형성되어, 한 쌍의 레퍼런스 셀 각각에 동시에 데이터가 기록된다(S105).
레퍼런스 셀에 대한 프로그램이 완료되면 제 2 내지 제 3 스위칭부(170, 180, 190)를 오프한다(S107).
이와 같이 하여, 레퍼런스 셀에 대한 프로그램이 완료되면, 레퍼런스 셀에 목적하는 데이터가 기록되었는지 확인하는 프로그램 검증 과정이 수행되며, 도 13은 본 발명의 일 실시예에 의한 레퍼런스 셀의 프로그램 검증 방법을 설명하기 위한 흐름도이다.
먼저, 센스앰프(140) 메인 증폭부(144-1)에 공급되는 외부전원(VEXT)을 최고 기준전압(VREFMAX)으로 설정한다(S201).
센스앰프 인에이블 신호(SAEN)가 인에이블됨에 따라(S203), 최고 기준전압(VREFMAX)과 기준전압 발생부(150-1)로부터 생성된 기준전압(VREF)을 비교하는 과정을 통해 데이터를 독출한다(S205). 이때, 기준전압 발생부(150-1)는 외부 바이어스 신호(EXTPBIAS)를 공급함에 의해 레퍼런스 셀에 흐르는 전류량에 대응하는 기준전압(VREF)을 생성한다.
메인 증폭부(144-1)의 출력 노드(DOUT)에 인가된 전위가 하이 레벨인 경우에는(S207) 외부전압(VEXT)을 최하 기준전압(VREFMIN)으로 설정하고(S209), 기준전압(VREF)과의 비교에 의해 데이터를 독출한다(S211).
단계 S211에서 독출된 데이터가 로우 레벨인 경우에는 레퍼런스 셀에 목적하는 데이터가 기록된 것으로 판단하고 프로그램 검증 과정을 종료한다.
한편, 단계 S207의 확인 결과, 메인 증폭부(144-1)의 출력 노드(DOUT)에 로우 레벨의 전위가 인가된 경우, 즉 레퍼런스 셀에 흐르는 전류량이 최고 기준전압(VREFMAX)보다 큰 경우에는 한 쌍의 레퍼런스 셀이 모두 고저항 상태에 있는 것이므로 스위칭 전류를 상승시켜 재프로그램을 수행한다(S215).
유사하게, 단계 S213의 확인 결과, 메인 증폭부(144-1)의 출력 노드(DOUT)에 하이 레벨의 전위가 인가되면, 레퍼런스 셀에 흐르는 전류량이 최저 기준전압(VREFMIN)보다 작은 것을 의미하며, 이는 한 쌍의 레퍼런스 셀이 모두 고저항 상태를 갖는 것이므로, 스위칭 전류를 증가시켜 재프로그램하는 과정을 수행한다(S215).
재프로그램 과정(S215)는 도 12에서 설명한 것과 유사한 방식으로 진행할 수 있음은 물론이다.
이와 같이, 본 발명에서는 한 쌍의 레퍼런스 셀에 각각 논리 하이 및 논리 로우 레벨의 데이터를 동시에 기록한다. 그리고, 프로그램이 완료되면 기 설정된 외부전압과 레퍼런스 셀에 흐르는 전류량에 따라 결정되는 기준전압을 비교, 레퍼런스 셀에 목적하는 데이터가 기록되었는지 검증한다. 검증 결과 레퍼런스 셀에 정확한 데이터기 기록되지 않은 경우에는 스위칭 전류를 증가시켜 레퍼런스 셀에 대한 프로그램 과정을 재수행함으로써, 레퍼런스 셀에 정확한 데이터를 기록한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 자기 메모리 장치
110 : 메모리 셀 어레이
120 : 레퍼런스 셀
130 : 라이트 드라이버
140 : 센스앰프
150 : 기준전압 발생부
160 : 제 1 스위칭부
170 : 제 2 스위칭부
180 : 제 3 스위칭부
190 : 제 4 스위칭부

Claims (25)

  1. 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이;
    한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이;
    상기 메모리 셀 어레이 및 상기 레퍼런스 셀 어레이에 데이터를 프로그램하기 위한 라이트 드라이버; 및
    상기 라이트 드라이버에 접속되는 비트라인으로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 상기 라이트 드라이버에 접속되는 소스라인으로 전류 경로를 형성하거나, 상기 라이트 드라이버에 접속되는 소스라인으로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이를 경유하여 상기 라이트 드라이버에 접속되는 비트라인으로 전류 경로를 형성하는 제 1 스위칭부;
    를 포함하는 자기 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 스위칭부는, 상기 라이트 드라이버에 접속된 소스라인과 상기 레퍼런스 셀 어레이의 제 1 레퍼런스 비트라인 간에 접속되는 제 1 스위칭 소자;
    상기 라이트 드라이버에 접속된 비트라인과 상기 레퍼런스 셀 어레이의 제 2 레퍼런스 비트라인 간에 접속되는 제 2 스위칭 소자; 및
    상기 레퍼런스 셀 어레이의 제 1 레퍼런스 소스라인 및 제 2 레퍼런스 소스라인 간에 접속되는 제 3 스위칭 소자;
    를 포함하는 자기 메모리 장치.
  3. 제 1 항에 있어서,
    상기 메모리 셀 어레이와 상기 라이트 드라이버 간에 전류 경로를 생성하거나 차단하는 제 2 스위칭부를 더 포함하는 자기 메모리 장치.
  4. 제 3 항에 있어서,
    상기 레퍼런스 셀 어레이에 대한 프로그램 모드시, 상기 제 1 스위칭부는 온되고 상기 제 2 스위칭부는 오프되는 자기 메모리 장치.
  5. 제 1 항에 있어서,
    기 설정된 외부전압과 상기 레퍼런스 셀 어레이에 흐르는 전류량에 따라 결정되는 기준전압을 비교하는 센스앰프를 더 포함하는 자기 메모리 장치.
  6. 제 5 항에 있어서,
    상기 센스앰프는 노멀 모드시 상기 메모리 셀 어레이에 흐르는 전류량에 대응하는 전압을 공급하고, 상기 레퍼런스 셀 어레이에 대한 프로그램 검증 모드시 상기 기 설정된 외부전압을 공급하는 멀티플랙서를 포함하는 자기 메모리 장치.
  7. 제 5 항에 있어서,
    기 설정된 외부 바이어스 신호가 인가됨에 따라, 상기 레퍼런스 셀 어레이의 비트라인에 흐르는 전류량에 대응하는 상기 기준전압을 출력하는 기준전압 발생부를 더 포함하는 자기 메모리 장치.
  8. 제 5 항에 있어서,
    상기 라이트 드라이버는 상기 레퍼런스 셀 어레이에 대한 프로그램 모드시 제 1 프로그램 전류에 의해 상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하고, 상기 센스앰프의 출력 신호에 응답하여 상기 제 1 프로그램 전류보다 큰 제 2 프로그램 전류에 의해 상기 한 쌍의 레퍼런스 자기 메모리 셀을 재 프로그램하는 자기 메모리 장치.
  9. 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이;
    상기 레퍼런스 셀 어레이에 데이터를 프로그램하는 라이트 드라이버; 및
    상기 라이트 드라이버에 접속된 비트라인 또는 소스라인으로부터 전류가 공급됨에 따라, 상기 한 쌍의 레퍼런스 자기 메모리 셀에 각각 논리 하이 및 논리 로우 상태의 데이터가 저장되도록 전류 경로를 형성하는 제 1 스위칭부;
    를 포함하는 자기 메모리 장치.
  10. 제 9 항에 있어서,
    복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이와 상기 라이트 드라이버 간에 전류 경로를 형성하거나 차단하는 제 2 스위칭부를 더 포함하는 자기 메모리 장치.
  11. 제 10 항에 있어서,
    상기 레퍼런스 셀 어레이에 대한 프로그램 모드시 상기 제 1 스위칭부는 온되고, 상기 제 2 스위칭부는 오프되는 자기 메모리 장치.
  12. 제 11 항에 있어서,
    상기 레퍼런스 셀 어레이는, 제 1 레퍼런스 비트라인과 제 1 레퍼런스 소스라인 간에 접속되는 제 1 레퍼런스 자기 메모리 셀 및, 제 2 레퍼런스 비트라인과 제 2 레퍼런스 소스라인 간에 접속되는 제 2 레퍼런스 자기 메모리 셀을 포함하고,
    상기 제 1 스위칭부는, 상기 라이트 드라이버에 접속된 소스라인과 상기 제 1 레퍼런스 비트라인 간에 접속되는 제 1 스위칭 소자;
    상기 라이트 드라이버에 접속된 비트라인과 상기 제 2 레퍼런스 비트라인 간에 접속되는 제 2 스위칭 소자; 및
    상기 제 1 레퍼런스 소스라인 및 상기 제 2 레퍼런스 소스라인 간에 접속되는 제 3 스위칭 소자;
    를 포함하는 자기 메모리 장치.
  13. 제 9 항에 있어서,
    기 설정된 외부전압과 상기 레퍼런스 셀 어레이에 흐르는 전류량에 따라 결정되는 기준전압을 비교하는 센스앰프를 더 포함하는 자기 메모리 장치.
  14. 제 13 항에 있어서,
    상기 센스앰프는 노멀 모드시 상기 메모리 셀 어레이에 흐르는 전류량에 대응하는 전압을 공급하고, 상기 레퍼런스 셀 어레이에 대한 프로그램 검증 모드시 상기 기 설정된 외부전압을 공급하는 멀티플랙서를 포함하는 자기 메모리 장치.
  15. 제 13 항에 있어서,
    외부 바이어스 전압이 인가됨에 따라, 상기 레퍼런스 셀 어레이의 비트라인에 흐르는 전류량에 대응하는 상기 기준전압을 출력하는 기준전압 발생부를 더 포함하는 자기 메모리 장치.
  16. 제 13 항에 있어서,
    상기 라이트 드라이버는, 상기 레퍼런스 셀 어레이에 대한 프로그램 모드시 제 1 프로그램 전류에 의해 상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하고, 상기 센스앰프의 출력 신호에 응답하여 상기 제 1 프로그램 전류보다 큰 제 2 프로그램 전류에 의해 상기 한 쌍의 레퍼런스 자기 메모리 셀을 재 프로그램하는 자기 메모리 장치.
  17. 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이와 라이트 드라이버 사이에 접속되는 제 1 스위칭부; 및 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이와 상기 라이트 드라이버 사이에 접속되어, 상기 레퍼런스 셀 어레이와 상기 라이트 드라이버 간의 전류 경로를 형성하거나 차단하는 제 2 스위칭부;를 포함하는 자기 메모리 장치를 위한 상기 레퍼런스 셀 어레이의 프로그램 방법으로서,
    상기 제 1 스위칭부를 오프하고 상기 제 2 스위칭부를 온시키는 단계;
    상기 라이트 드라이버로부터 상기 한 쌍의 레퍼런스 자기 메모리 셀을 경유하여 상기 라이트 드라이버로 전류가 흐르도록 하는 전류 공급 단계; 및
    상기 제 2 스위칭부를 오프하는 단계;
    를 포함하는 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 방법.
  18. 제 17 항에 있어서,
    상기 전류 공급 단계는,
    상기 라이트 드라이버에 접속된 비트라인 또는 소스라인으로부터, 상기 한 쌍의 레퍼런스 자기 메모리 셀을 경유하여, 상기 라이트 드라이버에 접속되는 소스라인 또는 비트라인으로 전류가 흐르도록 하여, 상기 한 쌍의 레퍼런스 자기 메모리 셀에 논리 하이 및 논리 로우 데이터를 각각 기록하는 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 방법.
  19. 제 18 항에 있어서,
    상기 한 쌍의 레퍼런스 자기 메모리 셀은 제 1 레퍼런스 비트라인 및 제 1 레퍼런스 소스라인 간에 접속되는 제 1 레퍼런스 자기 메모리 셀; 및 제 2 레퍼런스 비트라인 및 제 2 레퍼런스 소스라인 간에 접속되는 제 2 레퍼런스 자기 메모리 셀을 포함하고,
    상기 전류 공급 단계는, 상기 라이트 드라이버의 상기 비트라인으로부터 공급되는 전류가, 상기 제 2 레퍼런스 비트라인 및 상기 제 2 레퍼런스 자기 메모리 셀을 경유하여 상기 제 2 레퍼런스 소스라인으로 공급되도록 하고, 상기 제 2 레퍼런스 소스라인의 전류가 상기 제 1 레퍼런스 소스라인을 통해 상기 제 1 레퍼런스 자기 메모리 셀 및 상기 제 1 레퍼런스 비트라인으로 공급된 후 상기 라이트 드라이버의 상기 소스라인으로 공급되도록 하는 단계인 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 방법.
  20. 제 18 항에 있어서,
    상기 한 쌍의 레퍼런스 자기 메모리 셀은 제 1 레퍼런스 비트라인 및 제 1 레퍼런스 소스라인 간에 접속되는 제 1 레퍼런스 자기 메모리 셀; 및 제 2 레퍼런스 비트라인 및 제 2 레퍼런스 소스라인 간에 접속되는 제 2 레퍼런스 자기 메모리 셀을 포함하고,
    상기 전류 공급 단계는, 상기 라이트 드라이버의 상기 소스라인으로부터 공급되는 전류가, 상기 제 1 레퍼런스 비트라인 및 상기 제1 레퍼런스 자기 메모리 셀을 경유하여 상기 제 1 레퍼런스 소스라인으로 공급되도록 하고, 상기 제 1 레퍼런스 소스라인의 전류가 상기 제 2 레퍼런스 소스라인을 통해 상기 제 2 레퍼런스 자기 메모리 셀 및 상기 제 2 레퍼런스 비트라인으로 공급된 후, 상기 라이트 드라이버의 상기 비트라인으로 공급되도록 하는 단계인 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 방법.
  21. 복수의 자기 메모리 셀을 포함하는 메모리 셀 어레이와 라이트 드라이버 사이에 접속되는 제 1 스위칭부; 및 한 쌍의 레퍼런스 자기 메모리 셀을 포함하는 레퍼런스 셀 어레이와 상기 라이트 드라이버 사이에 접속되어, 상기 레퍼런스 셀 어레이와 상기 라이트 드라이버 간의 전류 경로를 형성하거나 차단하는 제 2 스위칭부;를 포함하는 자기 메모리 장치를 위한 상기 레퍼런스 셀 어레이의 프로그램 검증 방법으로서,
    제 1 프로그램 전류를 인가하여 상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하는 단계;
    기 설정된 외부전압과 상기 한 쌍의 레퍼런스 자기 메모리 셀에 흐르는 전류량에 따라 결정되는 기준전압을 비교하여 센싱 신호를 출력하는 단계; 및
    상기 센싱 신호에 응답하여 상기 한 쌍의 레퍼런스 자기 메모리 셀에 대한 재 프로그램 여부를 결정하는 단계;
    를 포함하는 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법.
  22. 제 21 항에 있어서,
    상기 센싱 신호를 출력하는 단계는, 상기 외부전압을 기 설정된 최고 기준전압으로 설정하고 상기 기준전압과 비교하여 제 1 센싱 신호를 출력하는 단계; 및
    상기 제 1 센싱 신호가 논리 하이 레벨인 경우, 상기 외부전압을 기 설정된 최하 기준전압으로 설정하고 상기 기준전압과 비교하여 제 2 센싱 신호를 출력하는 단계;
    를 포함하는 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법.
  23. 제 22 항에 있어서,
    상기 제 1 센싱 신호가 논리 로우 레벨인 경우, 또는 상기 제 2 센싱 신호가 논리 하이 레벨인 경우 상기 한 쌍의 레퍼런스 자기 메모리 셀을 재 프로그램하는 단계를 더 포함하는 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법.
  24. 제 23 항에 있어서,
    상기 재 프로그램 단계는, 상기 제 1 프로그램 전류보다 큰 제 2 프로그램 전류를 인가하여 상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하는 단계인 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법.
  25. 제 21 항에 있어서,
    상기 한 쌍의 레퍼런스 자기 메모리 셀을 프로그램하는 단계는 상기 한 쌍의 레퍼런스 자기 메모리 셀에 논리 하이 및 논리 로우 데이터를 각각 기록하는 단계인 자기 메모리 장치를 위한 레퍼런스 셀의 프로그램 검증 방법.
KR1020100130900A 2010-12-20 2010-12-20 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법 KR20120069380A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100130900A KR20120069380A (ko) 2010-12-20 2010-12-20 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법
US13/219,612 US8644056B2 (en) 2010-12-20 2011-08-27 Magnetic random access memory apparatus, methods for programming and verifying reference cells therefor
JP2011199216A JP5701722B2 (ja) 2010-12-20 2011-09-13 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法
US14/146,568 US8842467B2 (en) 2010-12-20 2014-01-02 Magnetic random access memory apparatus, methods for programming and verifying reference cells therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130900A KR20120069380A (ko) 2010-12-20 2010-12-20 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법

Publications (1)

Publication Number Publication Date
KR20120069380A true KR20120069380A (ko) 2012-06-28

Family

ID=46234203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130900A KR20120069380A (ko) 2010-12-20 2010-12-20 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법

Country Status (3)

Country Link
US (2) US8644056B2 (ko)
JP (1) JP5701722B2 (ko)
KR (1) KR20120069380A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293182B2 (en) * 2011-12-15 2016-03-22 Everspin Technologies, Inc. Random access memory architecture for reading bit states
US20140071739A1 (en) * 2012-09-13 2014-03-13 Qualcomm Incorporated Reference level adjustment scheme
KR102056853B1 (ko) 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US8947920B2 (en) * 2013-03-22 2015-02-03 Masahiro Takahashi Memory device
US9001559B2 (en) 2013-03-22 2015-04-07 Masahiro Takahashi Resistance change memory
JP2015185179A (ja) 2014-03-20 2015-10-22 株式会社東芝 抵抗変化メモリ
US9804961B2 (en) * 2014-03-21 2017-10-31 Aupera Technologies, Inc. Flash memory file system and method using different types of storage media
US9583171B2 (en) * 2015-03-11 2017-02-28 Qualcomm Incorporated Write driver circuits for resistive random access memory (RAM) arrays
US9514796B1 (en) 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
CN107851451B (zh) 2015-09-11 2021-11-30 东芝存储器株式会社 阻变型存储器
US10020040B2 (en) 2016-09-13 2018-07-10 Toshiba Memory Corporation Semiconductor memory device
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
WO2019023101A1 (en) * 2017-07-28 2019-01-31 Intel Corporation PRINTING WRITING CONTROL DEVICE FOR FERROELECTRIC MEMORY
US10658425B2 (en) 2017-12-28 2020-05-19 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US10468293B2 (en) 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US11222970B2 (en) 2017-12-28 2022-01-11 Integrated Silicon Solution, (Cayman) Inc. Perpendicular magnetic tunnel junction memory cells having vertical channels
US10460778B2 (en) * 2017-12-29 2019-10-29 Spin Memory, Inc. Perpendicular magnetic tunnel junction memory cells having shared source contacts
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
US10854289B2 (en) 2018-05-14 2020-12-01 Samsung Electronics Co., Ltd. Resistive memory device providing reference calibration, and operating method thereof
KR102599662B1 (ko) * 2018-07-27 2023-11-07 삼성전자주식회사 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
US11342031B2 (en) * 2020-08-28 2022-05-24 Stmicroelectronics S.R.L. Circuit and method for process and temperature compensated read voltage for non-volatile memory
CN117940999A (zh) * 2021-09-24 2024-04-26 华为技术有限公司 计算电路和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828462B2 (ja) 2002-07-10 2006-10-04 株式会社東芝 磁気ランダムアクセスメモリ及びその駆動方法
JP2004079138A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2005050424A (ja) * 2003-07-28 2005-02-24 Renesas Technology Corp 抵抗値変化型記憶装置
JP2005209246A (ja) 2004-01-20 2005-08-04 Sony Corp 光ディスク装置及びその制御方法
JP2005322314A (ja) * 2004-05-10 2005-11-17 Sony Corp 記憶装置の検査方法及び検査プログラム
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7321507B2 (en) 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
JP2008217842A (ja) 2007-02-28 2008-09-18 Renesas Technology Corp 不揮発性記憶装置
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
KR20100119246A (ko) 2009-04-30 2010-11-09 주식회사 한국번디 열교환기
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US20120155157A1 (en) 2012-06-21
US8644056B2 (en) 2014-02-04
JP5701722B2 (ja) 2015-04-15
US20140140127A1 (en) 2014-05-22
JP2012133857A (ja) 2012-07-12
US8842467B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
US8842467B2 (en) Magnetic random access memory apparatus, methods for programming and verifying reference cells therefor
KR101312366B1 (ko) 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
JP4290494B2 (ja) 半導体記憶装置
JP2004164766A (ja) 不揮発性記憶装置
US7102945B2 (en) Read circuit of semiconductor and read method using a self-reference sensing technique
US9672885B2 (en) MRAM word line power control scheme
KR20100080935A (ko) 스핀 전달 토크 자기저항 랜덤 액세스 메모리 내에서의 판독 동작을 위한 접지 레벨 프리차지 비트 라인 방식
KR20130027840A (ko) 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
US9824736B1 (en) Memory device
US9058884B2 (en) Driving method of semiconductor storage device and semiconductor storage device
KR101068573B1 (ko) 반도체 메모리 장치
US20160078915A1 (en) Resistance change memory
KR20120091583A (ko) 자기 메모리 장치, 이를 위한 기준전압 발생 회로 및 기준전압 생성 방법
JP2011198438A (ja) 半導体記憶装置
KR102127486B1 (ko) 비휘발성 메모리 장치
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
KR20130132177A (ko) 반도체 메모리 장치
JP2011204287A (ja) 記憶装置
CN112242158A (zh) 磁结存储装置及其读取方法
JP2008084533A (ja) 薄膜磁性体記憶装置
JP2004103202A (ja) 薄膜磁性体記憶装置
KR20130046248A (ko) 멀티레벨 셀을 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
US20210319839A1 (en) Memory device for write operation including verification and operating method thereof
KR101076814B1 (ko) 자기저항 램
KR20220033146A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 리드 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee