JP2005322314A - 記憶装置の検査方法及び検査プログラム - Google Patents
記憶装置の検査方法及び検査プログラム Download PDFInfo
- Publication number
- JP2005322314A JP2005322314A JP2004139477A JP2004139477A JP2005322314A JP 2005322314 A JP2005322314 A JP 2005322314A JP 2004139477 A JP2004139477 A JP 2004139477A JP 2004139477 A JP2004139477 A JP 2004139477A JP 2005322314 A JP2005322314 A JP 2005322314A
- Authority
- JP
- Japan
- Prior art keywords
- data
- setting
- resistance change
- resistance
- resistance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】
記憶装置の良品判断と参照回路の初期設定とを同時に行うことができ、検査及び初期設定を行う際の作業効率を向上させることができる検査方法及び検査プログラムを提供する。
【解決手段】
高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査方法において、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理を行った後、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理を行い、その後、設定データと読み出しデータとを比較するデータ比較処理を行い、設定データと読み出しデータとが一致した場合に、良品と判断することとした。
【選択図】図3
記憶装置の良品判断と参照回路の初期設定とを同時に行うことができ、検査及び初期設定を行う際の作業効率を向上させることができる検査方法及び検査プログラムを提供する。
【解決手段】
高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査方法において、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理を行った後、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理を行い、その後、設定データと読み出しデータとを比較するデータ比較処理を行い、設定データと読み出しデータとが一致した場合に、良品と判断することとした。
【選択図】図3
Description
本発明は、記憶装置の検査方法及び検査プログラムに関するものである。
従来より、コンピュータの記憶媒体としては、高速に書込みが可能で、書込み回数に制限がなく、しかも、不揮発性のものが望まれており、これらの性能を有する記憶媒体として、固定磁化層と自由磁化層とをトンネル障壁層を介して積層することによって形成した強磁性トンネル接合素子が用いられていた。
この強磁性トンネル接合素子は、自由磁化層を固定磁化層の磁化方向と同一方向に磁化した場合には、トンネル障壁層での抵抗値が最小となる低抵抗状態になり、一方、自由磁化層を固定磁化層の磁化方向と反対方向に磁化した場合には、トンネル障壁層での抵抗値が最大となる高抵抗状態になる特性を有している。
そして、この強磁性トンネル接合素子は、低抵抗状態である場合に「1」のデータを記憶した状態とし、高抵抗状態である場合に「0」のデータを記憶した状態としてデータの記憶を行う抵抗変化記憶素子として機能している。
このような抵抗変化記憶素子を記憶媒体として用いた記憶装置は、抵抗変化記憶素子が「1」と「0」との2種類のデータのいずれのデータを記憶しているかを判定することによって、抵抗変化記憶素子からデータを読出すようにしており、そのためには、抵抗変化記憶素子が高抵抗状態となっているか或いは低抵抗状態となっているかを判定する必要がある。
そのため、このような抵抗変化記憶素子を記憶媒体として用いた記憶装置は、抵抗変化記憶素子の抵抗状態を判定するために参照する参照回路(以下、「リファレンスセル」という。)を設けていた(たとえば、特許文献1参照。)。
このリファレンスセルの一例として、一対の抵抗変化記憶素子により構成したリファレンスセルが知られている。
このリファレンスセルは、第1の抵抗変化記憶素子と第2の抵抗変化記憶素子とから構成しており、記憶装置を製造する際に、第1の抵抗変化記憶素子の抵抗値が実際にデータを記憶させている抵抗変化記憶素子(以下、「メモリセル」という。)の高抵抗状態と略等しい抵抗値となるように設定する一方で、第2の抵抗変化記憶素子の抵抗値がメモリセルの低抵抗状態と略等しい抵抗値となるように設定し、この第1の抵抗変化記憶素子と第2の抵抗変化記憶素子とを並列に接続することによって、リファレンスセル全体の抵抗値がメモリセルの高抵抗状態の抵抗値と低抵抗状態の抵抗値との中間の抵抗値となるように設定していた。
そして、メモリセルからデータを読み出す際には、メモリセルとリファレンスセルとに等しい電圧を印加し、メモリセルの出力側の電位がリファレンスセルの出力側の電位よりも低い場合にメモリセルが高抵抗状態であると判定し、メモリセルの出力側の電位がリファレンスセルの出力側の電位よりも高い場合にメモリセルが低抵抗状態であると判定していた。
特表2002-533863号公報
ところが、上記従来の記憶装置では、リファレンスセルを構成する1対の抵抗変化記憶素子の抵抗値がメモリセルの高抵抗状態の抵抗値と低抵抗状態の抵抗値とに正確に設定されていない場合があった。
この場合は、リファレンスセル全体の抵抗値がメモリセルの高抵抗状態の抵抗値側又は低抵抗状態の抵抗値側のいずれかに偏ることとなり、これにより、メモリセルの抵抗状態を正確に判定することができずにメモリセルから誤ったデータを読み出すおそれがあった。
そこで、請求項1に記載の本発明では、高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査方法において、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理を行った後、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理を行い、その後、設定データと読み出しデータとを比較するデータ比較処理を行い、設定データと読み出しデータとが一致した場合に、良品と判断することとした。
また、請求項2に係る本発明では、設定データと読み出しデータとが不一致であった場合に、参照回路を構成する抵抗変化記憶素子に対して、データ設定処理とデータ保持処理とデータ比較処理とを所定回数繰り返し行い、設定データと読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断することとした。
また、請求項3に係る本発明では、高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査プログラムにおいて、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理と、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理と、設定データと読み出しデータとを比較して、設定データと読み出しデータとが一致した場合に、良品と判断するデータ比較処理とをコンピュータに実行させることとした。
また、請求項4に係る本発明では、設定データと読み出しデータとが不一致であった場合に、参照回路を構成する抵抗変化記憶素子に対して、データ設定処理とデータ保持処理とデータ比較処理とを所定回数繰り返し行い、設定データと読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断する不良品判断処理をコンピュータに実行させることとした。
本発明では、以下に記載するような効果を奏する。
請求項1に係る本発明では、高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査方法において、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理を行った後、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理を行い、その後、設定データと読み出しデータとを比較するデータ比較処理を行い、設定データと読み出しデータとが一致した場合に、良品と判断することとしたため、記憶装置の良品判断と参照回路の初期設定とを同時に行うことができ、検査及び初期設定を行う際の作業効率を向上させることができる。
さらに、参照回路の初期設定を確実に行うことができるので、記憶回路からデータを読み出す際に、抵抗変化記憶素子の抵抗状態を正確に判断して、正確なデータを読み出すことができる記憶装置を提供することができる。
また、請求項2に係る本発明では、設定データと読み出しデータとが不一致であった場合に、参照回路を構成する抵抗変化記憶素子に対して、データ設定処理とデータ保持処理とデータ比較処理とを所定回数繰り返し行い、設定データと読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断することとしたため、設定データの設定ミスにより良品である記憶装置を誤って不良品と判断することを未然に防止することができ、これにより検査精度の向上を図ることができる。
また、請求項3に係る本発明では、高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査プログラムにおいて、参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理と、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理と、設定データと読み出しデータとを比較して、設定データと読み出しデータとが一致した場合に、良品と判断するデータ比較処理とをコンピュータに実行させることとしたため、記憶装置の良品判断と参照回路の初期設定とを同時に行うことができる検査プログラムを提供することができる。
また、請求項4に係る本発明では、設定データと読み出しデータとが不一致であった場合に、参照回路を構成する抵抗変化記憶素子に対して、データ設定処理とデータ保持処理とデータ比較処理とを所定回数繰り返し行い、設定データと読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断する不良品判断処理をコンピュータに実行させることとしたため、設定データの設定ミスにより良品である記憶装置を誤って不良品と判断することを未然に防止することができるので、記憶装置の構成部材を有効利用することができる。
以下に、本発明に係る記憶装置の検査方法及び検査プログラムについて、図面を参照しながら説明する。
図1は、本検査方法を用いた良品判断検査の検査対象である記憶装置1を示す模式図であり、図2は、記憶装置1の中で実際にデータを記憶する記憶回路(以下、「メモリセル2」という。)と、メモリセル2からデータを読み出す際に参照する参照回路(以下、「リファレンスセル3」という。)とを示す簡略図である。
記憶装置1は、図1に示すように、複数の記憶領域4と、各記憶領域4にそれぞれ設けた複数のリファレンスセル3とを有している。
この記憶領域4を構成するメモリセル2は、図2に示すように、2個のトランジスタを1個の抵抗変化記憶素子5を介して直列に接続することにより形成している。
そして、メモリセル2の入力側に設けたトランジスタのゲートをワード線6に接続し、ソースを基準電圧となる電源Vccに接続し、ドレインを抵抗変化記憶素子5に接続している。
なお、図2中に示す符号7は、基準電位線である。
また、メモリセル2の出力側に設けたトランジスタのゲートをビット線8に接続し、ソースを抵抗変化記憶素子5に接続し、ドレインを比較器9に接続している。
そして、このメモリセル2を構成する抵抗変化記憶素子5は、高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶するようにしている。
つまり、このメモリセル2は、抵抗変化記憶素子5が高抵抗状態である場合に「0」というデータを記憶し、低抵抗状態である場合に「1」というデータを記憶するようにしている。
リファレンスセル3は、図2に示すように、メモリセル2と同一構造の第1のリファレンス用メモリ10と第2のリファレンス用メモリ11とを並列に接続して形成している。
そして、このリファレンスセル3は、出荷前に、第1のリファレンス用メモリ10が高抵抗状態となるように設定するとともに、第2のリファレンス用メモリ11が低抵抗状態となるように設定する初期設定を行う。
このように設定した第1のリファレンス用メモリ10と第2のリファレンス用メモリ11とを並列に接続することによって、リファレンスセル3の抵抗値がメモリセル2の高抵抗状態での抵抗値と低抵抗状態での抵抗値との中間の抵抗値となるように設定している。
そして、メモリセル2からデータを読み出す際は、メモリセル2とリファレンスセル3とに同一の電圧を印加し、メモリセル2の抵抗による電圧降下とリファレンスセル3の抵抗による電圧降下とを比較器9により比較することによって、メモリセル2の抵抗状態が高抵抗状態であるのか、或いは、低抵抗状態であるのかを判断してデータの読み出しを行うようにしている。
また、この記憶装置1に設けている全てのリファレンス用メモリ10、11には、それぞれアドレスを与えており、以下のようにしてリファレンスセル3の初期設定と、このリファレンスセル3を有する記憶装置1に対する良品判断検査を行う。
始めに、記憶装置1を検査装置(汎用コンピュータ)に接続する。
この検査装置は、図3に示すフローチャートに従って記憶装置の初期設定と良品判断検査とを同時に実行する検査プログラムを記憶させたメモリ装置(図示略)を備えている。
そして、この検査プログラムに基づいて記憶装置の初期設定と良品判断検査とを次のようにして行う。
検査装置は、リファレンスセル3に初期設定を行うために、全てのリファレンス用メモリ10、11に設定データを記憶させるデータ設定処理を行う(ステップS1)。
このとき、各リファレンスセル3を構成する第1のリファレンス用メモリ10を高抵抗状態とすることにより、全ての第1のリファレンス用メモリ10に「0」というデータを記憶させるとともに、各リファレンスセル3を構成する第2のリファレンス用メモリ11を低抵抗状態とすることにより、全ての第2のリファレンス用メモリ11に「1」というデータを記憶させる。
次に、これら全てのリファレンス用メモリ10、11のアドレスをセットする(ステップS2)。
次に、指定アドレスのリファレンス用メモリ10、11からデータを読み出すデータ読み出し処理を行う(ステップS3)。
このとき、初回のデータ読み出し処理では、全てのリファレンス用メモリ10、11のアドレスのうちの先頭アドレスを指定アドレスとして設定する。
次に、ステップS3で読み出したデータを読み出しデータとして一旦保持するデータ保持処理を行う(ステップS4)。
次に、設定データと読み出しデータとを比較するデータ比較処理を行う(ステップS5)。
このとき、ステップS5において、設定データと読み出しデータとが一致した場合に処理をステップS6に移す。
ステップS6では、ステップS5でデータ比較処理を行ったリファレンス用メモリ10、11のアドレスが最終アドレスであるか否かの判定を行い、最終アドレスでなかった場合は、指定アドレスを1インクリメント(ステップS7)して処理をステップS3に移し、ステップS5でデータ比較処理を行ったリファレンス用メモリ10、11のアドレスが最終アドレスであった場合は、良品であると判断(ステップS8)して、この良品判断検査を終了する。
ここで、この記憶装置1は、全ての第1のリファレンス用メモリ10に「0」というデータが記憶され、全ての第2のリファレンス用メモリ11に「1」というデータが記憶されており、初期設定を完了した状態となっている。
一方、ステップS5において、設定データと読み出しデータとが不一致であった場合は、処理をステップS9に移す。
ステップS9では、ステップS5で行ったデータ比較処理に関して、同一アドレスのリファレンス用メモリ10、11に対するデータ比較処理の回数が予め設定しておいた制限回数内であるか否かの判定を行う。
このとき、同一アドレスのリファレンス用メモリ10、11に対するデータ比較処理で、設定データと読み出しデータとが所定回数連続して不一致であった場合、つまり、同一アドレスのリファレンス用メモリ10、11に対するデータ比較処理の回数が制限回数を超えた場合は、この記憶装置1を不良品と判断する不良品判断処理(ステップS10)を行って、この検査を終了する。
また、ステップS9で、同一アドレスのリファレンス用メモリに対するデータ比較処理の回数が制限回数内である場合は、処理をステップS11に移す。
ステップS11では、ステップS5でのデータ比較処理において設定データと読み出しデータとが不一致であったリファレンス用メモリ10、11に対して、再度設定データを記憶させ、その後、処理をステップS3に移す。
このように、本実施の形態の検査方法では、上記した検査プログラムに基づいて、リファレンスセル3の初期設定と記憶装置1の良品判断検査とを同時に行うことができるので、製品の出荷前に行う作業工程数が減少し短TAT(Turn Around Time)化を図ることができる。
さらに、1度のデータ比較処理で不良と判断したリファレンス用メモリ10、11に対して、予め設定した制限回数だけ、繰り返しデータ比較処理を行うようにしているため、設定データの設定ミスにより良品である記憶装置1を誤って不良品と判断することを未然に防止することで、記憶装置1の構成部材を無駄に廃棄することがなくなると同時に、全てのリファレンスセル3の初期設定を確実に行うことができるので、検査精度の向上を図ることができる。
1 記憶装置
2 メモリセル
3 リファレンスセル
4 記憶領域
5 抵抗変化記憶素子
6 ワード線
7 基準電位線
8 ビット線
9 比較器
10 第1のリファレンス用メモリ
11 第2のリファレンス用メモリ
2 メモリセル
3 リファレンスセル
4 記憶領域
5 抵抗変化記憶素子
6 ワード線
7 基準電位線
8 ビット線
9 比較器
10 第1のリファレンス用メモリ
11 第2のリファレンス用メモリ
Claims (4)
- 高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、前記抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査方法において、
前記参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理を行った後、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理を行い、その後、前記設定データと前記読み出しデータとを比較するデータ比較処理を行い、前記設定データと前記読み出しデータとが一致した場合に、良品と判断することを特徴とする記憶装置の検査方法。 - 前記設定データと前記読み出しデータとが不一致であった場合に、前記参照回路を構成する抵抗変化記憶素子に対して、前記データ設定処理と前記データ保持処理と前記データ比較処理とを所定回数繰り返し行い、前記設定データと前記読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断することを特徴とする請求項1に記載の記憶装置の検査方法。
- 高抵抗状態と低抵抗状態との二つの抵抗状態に対応させて二種類のデータを記憶可能な複数の抵抗変化記憶素子からなる記憶回路と、前記抵抗変化記憶素子の抵抗状態を判定するために参照する一対の高抵抗状態及び低抵抗状態とした抵抗変化記憶素子からなる参照回路とを有する記憶装置の検査プログラムにおいて、
前記参照回路を構成する抵抗変化記憶素子に所定の設定データを設定するデータ設定処理と、この抵抗変化記憶素子からデータの読み出しを行い、この読み出したデータを読み出しデータとして保持するデータ保持処理と、前記設定データと前記読み出しデータとを比較して、前記設定データと前記読み出しデータとが一致した場合に、良品と判断するデータ比較処理とをコンピュータに実行させるための検査プログラム。 - 前記設定データと前記読み出しデータとが不一致であった場合に、前記参照回路を構成する抵抗変化記憶素子に対して、前記データ設定処理と前記データ保持処理と前記データ比較処理とを所定回数繰り返し行い、前記設定データと前記読み出しデータとが所定回数連続して不一致であった場合に、不良品と判断する不良品判断処理をコンピュータに実行させるための請求項3に記載の検査プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139477A JP2005322314A (ja) | 2004-05-10 | 2004-05-10 | 記憶装置の検査方法及び検査プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139477A JP2005322314A (ja) | 2004-05-10 | 2004-05-10 | 記憶装置の検査方法及び検査プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005322314A true JP2005322314A (ja) | 2005-11-17 |
Family
ID=35469479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139477A Pending JP2005322314A (ja) | 2004-05-10 | 2004-05-10 | 記憶装置の検査方法及び検査プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005322314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133857A (ja) * | 2010-12-20 | 2012-07-12 | Sk Hynix Inc | 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法 |
-
2004
- 2004-05-10 JP JP2004139477A patent/JP2005322314A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012133857A (ja) * | 2010-12-20 | 2012-07-12 | Sk Hynix Inc | 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8780617B2 (en) | Semiconductor memory device and method of performing burn-in test on the same | |
US7567472B2 (en) | Memory block testing | |
KR100935889B1 (ko) | 플래시 메모리 장치에서의 e - fuse 데이터 저장 방법 | |
US10665321B2 (en) | Method for testing MRAM device and test apparatus thereof | |
US10115477B2 (en) | FinFET-based memory testing using multiple read operations | |
US8498168B2 (en) | Test method for screening local bit-line defects in a memory array | |
US20120269018A1 (en) | Memory system having memory and memory controller and operation method thereof | |
JP2005100542A (ja) | 半導体記憶装置とそのテスト方法 | |
US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
US8891326B1 (en) | Method of sensing data in magnetic random access memory with overlap of high and low resistance distributions | |
US20160334456A1 (en) | Method of generating a curve to determine an optimal operation of a wafer | |
JP2005322314A (ja) | 記憶装置の検査方法及び検査プログラム | |
US8448030B2 (en) | Method and apparatus for optimizing address generation for simultaneously running proximity-based BIST algorithms | |
US7626870B2 (en) | Semiconductor device with a plurality of one time programmable elements | |
CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
KR101892415B1 (ko) | 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 | |
JP5127078B2 (ja) | Mramテスティング | |
US7719908B1 (en) | Memory having read disturb test mode | |
CN111951876B (zh) | 具有写检测功能和动态冗余的mram芯片及其数据读写方法 | |
KR101915845B1 (ko) | 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 | |
US20240029813A1 (en) | Self-Repair Memory Techniques | |
TWI418813B (zh) | 記憶體陣列之局部位元線缺陷之檢測方法 | |
KR102087509B1 (ko) | 메모리 디바이스 | |
US20230162811A1 (en) | Integrated circuit, memory and operation method of memory | |
CN117849574A (zh) | Mram阵列的测试电路及测试方法 |