KR101915845B1 - 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 - Google Patents

자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 Download PDF

Info

Publication number
KR101915845B1
KR101915845B1 KR1020160108879A KR20160108879A KR101915845B1 KR 101915845 B1 KR101915845 B1 KR 101915845B1 KR 1020160108879 A KR1020160108879 A KR 1020160108879A KR 20160108879 A KR20160108879 A KR 20160108879A KR 101915845 B1 KR101915845 B1 KR 101915845B1
Authority
KR
South Korea
Prior art keywords
memory
memory cells
written
cells
cell
Prior art date
Application number
KR1020160108879A
Other languages
English (en)
Other versions
KR20170130265A (ko
Inventor
유창식
김경민
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20170130265A publication Critical patent/KR20170130265A/ko
Application granted granted Critical
Publication of KR101915845B1 publication Critical patent/KR101915845B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs

Abstract

복수의 메모리 셀들을 리드하여 불량을 검사하는 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법이 개시된다. 상기 자기 저항 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀부, 적어도 하나의 기준 셀을 포함하는 기준 셀부 및 감지 회로를 포함한다. 여기서, 메모리 셀 불량 검사시, 동시에 선택되는 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택된다. 또한, 상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교한다.

Description

자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법{MAGNETRORESISTIVE RANDOM ACCESS MEMORY AND METHOD OF INSPECTING DEFECT OF MEMORY CELLS IN THE SAME}
본 발명은 복수의 메모리 셀들을 동시에 리드하여 상기 메모리 셀들의 불량을 검사하는 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법에 관한 것이다.
랜덤 액세스 메모리(Random Access Memory, RAM)는 휘발성 또는 비-휘발성일 수 있다. 휘발성 RAM은 전원이 제거될 때마다 휘발성 RAM에 저장된 정보를 잃는 반면에, 비-휘발성 RAM은 전원이 메모리로부터 제거되는 때조차도 비휘발성 RAM의 메모리 콘텐츠들을 유지할 수 있다.
다만, 비록 비-휘발성 RAM은 전원을 가하지 않고도 정보를 유지할 수 있다는 장점이 있지만, 통상의 비-휘발성 RAM은 휘발성 RAM보다 느린 읽기/쓰기 시간을 갖는다.
자기 저항 랜덤 액세스 메모리(MRAM)는 휘발성 메모리에 비교할만한 읽기/쓰기 시간들을 갖는 비-휘발성 메모리이다. 전기 전하들 또는 전류 흐름들과 같은 데이터를 저장하는 종래의 RAM 기술과 달리, MRAM은 자기 전류들을 사용한다.
이러한 자기 저항 랜덤 액세스 메모리에서 메모리 셀들의 불량 검사는 각 메모리 셀들을 순차적으로 리드하여 불량을 검사한다. 그러나, 이러한 방법은 메모리가 고집적화될 수록 검사 시간이 급격히 증가하는 문제점이 있다.
KR 10-2013-0114317 A
본 발명은 복수의 메모리 셀들을 리드하여 불량을 검사하는 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 자기 저항 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀부; 적어도 하나의 기준 셀을 포함하는 기준 셀부; 및 감지 회로를 포함한다. 여기서, 메모리 셀 불량 검사시, 동시에 선택되는 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택된다. 상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교한다.
본 발명의 다른 실시예에 따른 자기 저항 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀부; 적어도 하나의 기준 셀 및 보조 기준 셀을 포함하는 기준 셀부; 및 감지 회로를 포함한다. 여기서, 메모리 셀 불량 검사시, 동시에 선택된 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택된다. 상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀 및 상기 보조 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교한다.
본 발명의 일 실시예에 따른 자기 저항 메모리 장치에서 메모리 셀 불량 검사 방법은 복수의 워드 라인들을 동시에 활성화시키는 단계; 상기 활성화된 워드 라인들에 연결된 메모리 셀들의 저항을 감지하는 단계; 상기 감지된 메모리 셀들의 저항과 기준 셀의 저항을 비교하는 단계; 및 상기 비교 결과에 따라 상기 메모리 셀들의 불량 여부를 판단하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 자기 저항 메모리 장치에서 메모리 셀 불량 검사 방법은 복수의 워드 라인들을 동시에 활성화시키는 단계; 상기 활성화된 워드 라인들에 연결된 메모리 셀들의 저항을 감지하는 단계; 상기 감지된 메모리 셀들의 저항과 기준 셀 및 보조 기준 셀의 저항을 비교하는 단계; 및 상기 비교 결과에 따라 상기 메모리 셀들의 불량 여부를 판단하는 단계를 포함한다. 여기서, 상기 보조 기준 셀은 상기 메모리 셀들에 기록된 데이터와 반대 로직의 데이터를 기록하고 있다.
본 발명에 따른 자기 저항 메모리 장치는 복수의 메모리 셀들을 동시에 리드하여 불량을 검사하며, 따라서 검사 시간은 상당히 감소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 STT-MRAM의 구조를 도시한 도면이다.
도 2는 메모리 셀의 구조를 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 STT-MRAM의 구조를 도시한 도면이다.
도 4는 감지 마진을 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 발명은 자기 저항 메모리 장치, 예를 들어 스핀 전달 토크 자기 저항 랜덤 액세스 메모리(Spin Transfer Torque Magnetic Random Access Memory, STT-MRAM) 및 이에 있어서 메모리 셀 불량 검사 방법에 관한 것으로서, 복수의 메모리 셀들을 동시에 리드하여 검사할 수 있다. 결과적으로, 검사 시간이 상당히 감축될 수 있다.
일 실시예에 따르면, 상기 메모리 셀의 불량 검사 방법은 감지 마진을 고려하면서 복수의 메모리 셀들을 동시에 검사할 수 있다. 즉, 상기 메모리 셀 불량 검사 방법은 감지 마진을 고려하면서 검사 시간을 단축시킬 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술하겠다.
도 1은 본 발명의 일 실시예에 따른 STT-MRAM의 구조를 도시한 도면이고, 도 2는 메모리 셀의 구조를 도시한 도면이다.
도 1을 참조하면, 본 실시예의 자기 저항 메모리 장치, 예를 들어 STT-MRAM은 메모리 셀부(100), 기준 셀부(102), 워드 라인 드라이버(104), 쓰기 드라이버(106), 제어 로직(108) 및 감지 회로(110)를 포함할 수 있다.
메모리 셀부(100)는 복수의 메모리 셀들(120)을 포함한다. 각 메모리 셀(120)은 도 2에 도시된 바와 같이 1개의 MTJ(Magnetic Tunnel Junction) 소자 및 하나의 트랜지스터(T)를 포함할 수 있다.
MTJ의 일단은 비트 라인(BL)에 연결되고 타단은 트랜지스터(T)에 연결되며, 트랜지스터(T)의 게이트는 워드 라인(WL)에 연결되고 타단은 소스 라인(SL)에 연결될 수 있다.
MTJ는 순차적으로 배열된 고정층, 터널 장벽층 및 자유층을 포함할 수 있다. 상기 고정층은 일정한 자화 방향을 가지며, 상기 자유층은 상기 MTJ 소자로 흐르는 전류의 방향에 따라 다른 자화 방향을 가질 수 있다. 상기 터널 장벽층은 상기 고정층과 상기 자유층 사이에 배열되며, 절연막일 수 있다.
기준 셀부(102)는 기준 셀들(122)을 포함한다. 기준 셀(122)의 구조는 메모리 셀(120)의 구조와 동일하다.
워드 라인 드라이버(104)는 워드 라인들(WL)을 통하여 워드 라인 구동 신호를 해당 메모리 셀들(120) 및 기준 셀(122)로 인가하며, 메모레 셀들(120) 또는 기준 셀(122)에 연결된 워드 라인들(WL)을 선택하여 구동시킬 수 있다. 예를 들어, 워드 라인 드라이버(104)는 디코더(Decoder)일 수 있다.
쓰기 드라이버(106)는 비트 라인(BL)을 통하여 메모리 셀(120) 또는 기준 셀(122)을 선택한다.
구체적으로는, 쓰기 드라이버(106)는 비트 라인들(BL) 및 소스 라인들(SL)을 구동시키는 역할을 수행할 수 있으며, 예를 들어 버퍼(Buffer)일 수 있다.
일 실시예에 따르면, 쓰기 드라이버(106)는 비트 라인을 선택하기 위한 컬럼 디코더(Column decoder) 및 소스 라인(SL)의 전압을 발생시키는 소스 라인 전압 발생기를 포함할 수 있다. 예를 들어, 컬럼 디코더는 입력된 컬럼 어드레스를 디코딩하여 디코딩된 컬럼 어드레스를 발생시키며, 그 결과 비트 라인(BL)이 선택될 수 있다.
또한, 쓰기 드라이버(106)는 쓰기 동작을 위하여 비트 라인(BL)과 소스 라인(SL)으로 인가되는 전압을 제어하여 메모리 셀부(100)의 어레이로 흐르는 전류의 방향을 결정할 수 있다. 예를 들어, 쓰기 드라이버(106)는 "0" 데이터를 해당 메모리 셀(120)에 기록하기 위하여 MTJ 소자의 고정층과 자유층의 자화 방향이 동일하여지도록 비트 라인(BL)과 소스 라인(SL)으로 인가되는 전압을 결정하고, "1" 데이터를 해당 메모리 셀(120)에 기록하기 위하여 MTJ 소자의 고정층과 자유층의 자화 방향이 다르도록 비트 라인(BL)과 소스 라인(SL)으로 인가되는 전압을 결정할 수 있다.
즉, 쓰기 드라이버(106)는 "0" 데이터를 기록할 때 메모리 셀부(100)의 어레이로 흐르는 전류의 방향과 "1" 데이터를 기록할 때 어레이로 흐르는 전류의 방향이 반대가 되도록 비트 라인(BL)과 소스 라인(SL)으로 인가되는 전압을 결정할 수 있다.
제어 로직(108)는 워드 라인 드라이버(104) 및 쓰기 드라이버(106)의 동작을 제어한다.
감지 회로(110)는 선택된 메모리 셀의 저항과 기준 셀의 저항을 비교하고, 비교 결과에 따라 상기 선택된 메모리 셀의 불량 여부를 판단한다.
일 실시예에 따르면, 워드 라인 드라이버(104)는 종래기술과 달리 복수의 워드 라인들(WL)을 동시에 선택하며, 즉 활성화시킨다. 예를 들어, 워드 라인 드라이버(104)는 4개의 워드 라인들(WL)을 동시에 선택할 수 있다. 일 예로, 워드 라인 드라이버(104)는 제 1 워드 라인(WL0) 내지 제 3 워드 라인(WL3)을 동시에 선택할 수 있고, 이어서 제 4 워드 라인(WL3) 내지 제 6 워드 라인(WL5)을 동시에 선택하며, 이러한 과정을 마지막 워드라인까지 반복적으로 수행할 수 있다.
4개의 워드 라인들이 동시에 선택되고 하나의 비트 라인이 선택되므로, 4개의 메모리 셀들의 저항이 감지 회로(110)를 통하여 감지될 수 있다. 즉, 4개의 메모리 셀들 단위로 불량 검사가 진행될 수 있다. 물론, 메모리 셀 불량 검사시 기준 셀부(102)의 기준 셀들의 저항도 감지되게 되며, 상기 감지된 저항들이 비교된다.
이하, 이러한 구조를 가지는 STT-MRAM에서의 메모리 셀 불량 검사 과정을 살펴보겠다.
일 실시예에 따르면, 모든 메모리 셀들(120)에 '1'이 기록될 수 있고, 기준 셀들(122) 중 일부 기준 셀(도 1에서 좌측 기준셀들, 122a)에 '1'이 기록되고 나머지 기준 셀(도 1에서 우측 기준셀들, 122b)에 '0'이 기록될 수 있다. 즉, 기준 셀의 저항은 '1'에 해당하는 저항과 '0'에 해당하는 저항의 평균값일 수 있다.
이어서, 감지 회로(110)는 4개 워드 라인들(WL)의 활성화에 따라 선택된 4개의 메모리 셀들의 저항을 감지하고, 기준 셀들(122)의 저항을 감지하며, 상기 감지된 저항들을 비교한다.
계속하여, 감지 회로(110)에 연결된 제어부는 상기 비교 결과를 통하여 4개의 메모리 셀들의 불량 여부를 판단한다.
다른 실시예에 따르면, 모든 메모리 셀들(120)에 '0'이 기록될 수 있고, 기준 셀들(122) 중 일부 기준 셀(도 1에서 좌측 기준셀들, 122a)에 '1'이 기록되고 나머지 기준 셀(도 1에서 우측 기준셀들, 122b)에 '0'이 기록될 수 있다. 즉, 기준 셀의 저항은 '1'에 해당하는 저항과 '0'에 해당하는 저항의 평균값일 수 있다.
이어서, 감지 회로(110)는 4개 워드 라인들(WL)의 활성화에 따라 선택된 4개의 메모리 셀들의 저항을 감지하고, 기준 셀들(122)의 저항을 감지하며, 상기 감지된 저항들을 비교한다.
계속하여, 감지 회로(110)에 연결된 제어부는 상기 비교 결과를 통하여 4개의 메모리 셀들의 불량 여부를 판단한다.
정리하면, 본 실시예의 STT-MRAM은 N(2이상의 정수임)개의 메모리 셀들 단위로 하여 불량 여부를 검사한다. 따라서, 메모리 셀 불량 검사 시간이 상당히 단축될 수 있다.
예를 들어, 2개의 메모리 셀들 단위로 불량 여부가 검사되었을 때, 특정 2개의 메모리 셀들에 불량이 발생된 경우 상기 불량이 발생된 메모리 셀들을 스페어 셀 어레이(Spare cell array)의 리던던트 셀들(Redundant cells)로 대체될 수 있다.
종래의 STT-MRAM에서는 불량난 하나의 메모리 셀을 1개의 리던던트 셀로 대체하였지만, 본 실시예의 STT-MRAM에서는 불량난 복수의 메모리 셀들을 복수의 리던던트 셀들로 한번에 대체할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 STT-MRAM의 구조를 도시한 도면이고, 도 4는 감지 마진을 도시한 도면이다.
도 3을 참조하면, 본 실시예의 STT-MRAM은 메모리 셀부(300), 기준 셀부(302), 워드 라인 드라이버(304), 쓰기 드라이버(306), 제어 로직(308) 및 감지 회로(310)를 포함할 수 있다.
기준 셀부(302)를 제외한 나머지 구성요소들은 도 1의 구성요소들과 동일하므로, 이하 동일한 구성요소들에 대한 설명은 생략한다.
기준 셀부(302)는 기준 셀들(322) 외에 적어도 하나의 보조 기준 셀(324)을 추가적으로 포함한다.
도 4의 (A)에 도시된 바와 같이 '0'에 해당하는 저항, 기준 셀에 해당하는 저항, '1'에 해당하는 저항이 서로 충분히 분리되어 있어야 하나, 공정 산포 등으로 인하여 도 4의 (B)에 도시된 바와 같이 저항이 겹칠 수 있다. 결과적으로, 감지 마진이 작아질 수 있다.
따라서, 본 실시예의 STT-MRAM은 충분한 감지 마진을 확보하기 위하여 보조 기준 셀(324)을 추가적으로 사용하여 메모리 셀 불량 검사의 정확도를 향상시킨다. 즉, STT-MRAM은 보조 기준 셀(324)을 저항 조절 셀로 사용한다.
이하, 이러한 구조를 가지는 STT-MRAM에서의 메모리 셀 불량 검사 과정을 살펴보겠다.
일 실시예에 따르면, 모든 메모리 셀들(320)에 '1'이 기록될 수 있고, 기준 셀들(322) 중 일부 기준 셀(도 3에서 좌측 기준셀들, 322a)에 '1'이 기록되고 나머지 기준 셀(도 3에서 우측 기준셀들, 322b)에 '0'이 기록될 수 있으며, 보조 기준 셀(324)에 '0'이 기록될 수 있다.
이어서, 감지 회로(310)는 4개 워드 라인들(WL)의 활성화에 따라 선택된 4개의 메모리 셀들의 저항을 감지하고, 기준 셀들(322) 및 보조 기준 셀(324)의 저항을 감지하며, 상기 감지된 저항들을 비교한다.
계속하여, 감지 회로(310)에 연결된 제어부는 상기 비교 결과를 통하여 4개의 메모리 셀들의 불량 여부를 판단한다.
다른 실시예에 따르면, 모든 메모리 셀들(320)에 '0'이 기록될 수 있고, 기준 셀들(322) 중 일부 기준 셀(도 3에서 좌측 기준셀들, 322a)에 '1'이 기록되고 나머지 기준 셀(도 3에서 우측 기준셀들, 322b)에 '1'이 기록될 수 있으며, 보조 기준 셀(324)에 '0이 기록될 수 있다.
이어서, 감지 회로(310)는 4개 워드 라인들(WL)의 활성화에 따라 선택된 4개의 메모리 셀들의 저항을 감지하고, 기준 셀들(322) 및 보조 기준 셀(324)의 저항을 감지하며, 상기 감지된 저항들을 비교한다.
계속하여, 감지 회로(310)에 연결된 제어부는 상기 비교 결과를 통하여 4개의 메모리 셀들의 불량 여부를 판단한다.
정리하면, 본 실시예의 STT-MRAM은 N(2이상의 정수임)개의 메모리 셀들 단위로 하여 불량 여부를 검사하되, 보조 기준 셀(324)을 추가로 사용하여 메모리 셀 불량 검사를 수행한다. 따라서, 메모리 셀 불량 검사시 감지 마진을 충분히 확보하면서 검사 시간을 상당히 단축시킬 수 있다.
일 실시예에 따르면, 보조 기준 셀(324)에 기록되는 데이터의 로직은 메모리 셀에 기록되는 데이터의 로직과 반대일 수 있다. 이렇게 반대 로직을 사용하면, 도 4의 (A)에서 저항이 겹쳐진 부분들의 면적이 작아지거나 없어질 수 있기 때문이다. 즉, 충분한 감지 마진이 확보될 수 있다.
다만, 보조 기준 셀(324)에 기록되는 데이터의 로직은 메모리 셀에 기록되는 데이터의 로직의 반대로 제한되지는 않는다.
한편, 전술된 실시예의 구성 요소는 프로세스적인 관점에서 용이하게 파악될 수 있다. 즉, 각각의 구성 요소는 각각의 프로세스로 파악될 수 있다. 또한 전술된 실시예의 프로세스는 장치의 구성 요소 관점에서 용이하게 파악될 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 메모리 셀부 102 : 기준 셀부
104 : 워드 라인 드라이버 106 : 쓰기 드라이버
108 : 제어 로직 110 : 감지 회로
120 : 메모리 셀 122 : 기준 셀
300 : 메모리 셀부 302 : 기준 셀부
304 : 워드 라인 드라이버 306 : 쓰기 드라이버
308 : 제어 로직 310 : 감지 회로
320 : 메모리 셀 322 : 기준 셀
324 : 보조 기준 셀

Claims (10)

  1. 복수의 메모리 셀들을 포함하는 메모리 셀부;
    적어도 하나의 기준 셀을 포함하는 기준 셀부; 및
    감지 회로를 포함하되,
    메모리 셀 불량 검사시, 동시에 선택되는 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택되며,
    상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교하고,
    상기 복수의 메모리 셀들 모두에 1을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록한 상태에서 N (2이상의 정수임)개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되는 것을 특징으로 하는 자기 저항 메모리 장치.
  2. 삭제
  3. 삭제
  4. 복수의 메모리 셀들을 포함하는 메모리 셀부;
    적어도 하나의 기준 셀을 포함하는 기준 셀부; 및
    감지 회로를 포함하되,
    메모리 셀 불량 검사시, 동시에 선택되는 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택되며,
    상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교하며,
    상기 복수의 메모리 셀들 모두에 0을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록한 상태에서 N(2 이상의 정수임)개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되는 것을 특징으로 하는 자기 저항 메모리 장치.
  5. 복수의 메모리 셀들을 포함하는 메모리 셀부;
    적어도 하나의 기준 셀 및 보조 기준 셀을 포함하는 기준 셀부; 및
    감지 회로를 포함하되,
    메모리 셀 불량 검사시, 동시에 선택된 복수의 워드 라인들이 따라 복수의 메모리 셀들이 선택되며,
    상기 감지 회로는 상기 선택된 메모리 셀들의 저항을 감지하고, 상기 기준 셀 및 상기 보조 기준 셀의 저항을 감지하며, 메모리 셀의 불량 여부를 판단하기 위하여 상기 감지된 저항들을 비교하고,
    상기 복수의 메모리 셀들 모두에 0을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록하며 상기 보조 기준 셀에 1을 기록한 상태에서 N(2이상의 정수임)개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되거나,
    상기 복수의 메모리 셀들 모두에 1을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록하며 상기 보조 기준 셀에 0을 기록한 상태에서 N개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되는 것을 특징으로 하는 자기 저항 메모리 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 복수의 워드 라인들을 동시에 활성화시키는 단계;
    상기 활성화된 워드 라인들에 연결된 메모리 셀들의 저항을 감지하는 단계;
    상기 감지된 메모리 셀들의 저항과 기준 셀의 저항을 비교하는 단계; 및
    상기 비교 결과에 따라 상기 메모리 셀들의 불량 여부를 판단하는 단계를 포함하되,
    상기 복수의 메모리 셀들 모두에 1 또는 0을 기록하고 상기 기준 셀 중 일부에 1을 기록하고 나머지에 0을 기록한 상태에서 N (2이상의 정수임)개의 메모리 셀들 단위로 상기 메모리 셀들의 불량 여부가 판단되는 것을 특징으로 하는 자기 저항 메모리 장치에서 메모리 셀 불량 검사 방법.
  10. 복수의 워드 라인들을 동시에 활성화시키는 단계;
    상기 활성화된 워드 라인들에 연결된 메모리 셀들의 저항을 감지하는 단계;
    상기 감지된 메모리 셀들의 저항과 기준 셀 및 보조 기준 셀의 저항을 비교하는 단계; 및
    상기 비교 결과에 따라 상기 메모리 셀들의 불량 여부를 판단하는 단계를 포함하되,
    상기 보조 기준 셀은 상기 메모리 셀들에 기록된 데이터와 반대 로직의 데이터를 기록하되,
    상기 복수의 메모리 셀들 모두에 0을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록하며 상기 보조 기준 셀에 1을 기록한 상태에서 N(2이상의 정수임)개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되거나,
    상기 복수의 메모리 셀들 모두에 1을 기록하고 상기 기준 셀들 중 일부에 1을 기록하고 나머지에 0을 기록하며 상기 보조 기준 셀에 0을 기록한 상태에서 N개의 메모리 셀들 단위로 상기 메모리 셀 불량 검사가 수행되는 것을 특징으로 하는 자기 저항 메모리 장치에서 메모리 셀 불량 검사 방법.
KR1020160108879A 2016-05-18 2016-08-26 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법 KR101915845B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160060851 2016-05-18
KR20160060851 2016-05-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180005483A Division KR101892415B1 (ko) 2018-01-16 2018-01-16 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법

Publications (2)

Publication Number Publication Date
KR20170130265A KR20170130265A (ko) 2017-11-28
KR101915845B1 true KR101915845B1 (ko) 2018-11-06

Family

ID=60811440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108879A KR101915845B1 (ko) 2016-05-18 2016-08-26 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법

Country Status (1)

Country Link
KR (1) KR101915845B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123841A1 (zh) * 2014-02-20 2015-08-27 富士通株式会社 测量识别符的更新方法、装置和系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123841A1 (zh) * 2014-02-20 2015-08-27 富士通株式会社 测量识别符的更新方法、装置和系统

Also Published As

Publication number Publication date
KR20170130265A (ko) 2017-11-28

Similar Documents

Publication Publication Date Title
KR101926603B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
TWI590248B (zh) 半導體記憶裝置
US7916515B2 (en) Non-volatile memory read/write verify
US7292467B2 (en) Magnetic random access memory device
US6768685B1 (en) Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
JP4170108B2 (ja) 磁気記憶装置
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
JP2005518628A (ja) ヒューズ概念および操作方法
TWI630607B (zh) Memory device
US8203862B2 (en) Voltage reference generation with selectable dummy regions
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US9030898B2 (en) Semiconductor device
US9595311B2 (en) Nonvolatile semiconductor memory device
US6504751B2 (en) Integrated memory having memory cells with a magnetoresistive storage property and method of operating such a memory
US9183951B2 (en) Resistance change memory and test method of the same
US6477081B2 (en) Integrated memory having memory cells with a magnetoresistive storage property
KR101892415B1 (ko) 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법
US6778432B2 (en) Thin film magnetic memory device capable of stably writing/reading data and method of fabricating the same
WO2003079364A1 (fr) Dispositif de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique
US8873273B2 (en) Semiconductor storage device and test method thereof
KR101915845B1 (ko) 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법
US8891326B1 (en) Method of sensing data in magnetic random access memory with overlap of high and low resistance distributions
JP2003151261A (ja) 半導体記憶装置及び半導体記憶装置の読み出し方法
JP2007026477A (ja) 不揮発性記憶装置
JP2011138581A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant