KR20110064041A - 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들 - Google Patents

워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들 Download PDF

Info

Publication number
KR20110064041A
KR20110064041A KR1020090120457A KR20090120457A KR20110064041A KR 20110064041 A KR20110064041 A KR 20110064041A KR 1020090120457 A KR1020090120457 A KR 1020090120457A KR 20090120457 A KR20090120457 A KR 20090120457A KR 20110064041 A KR20110064041 A KR 20110064041A
Authority
KR
South Korea
Prior art keywords
signal
word line
sense amplifier
semiconductor device
nonvolatile memory
Prior art date
Application number
KR1020090120457A
Other languages
English (en)
Inventor
손한구
이동양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090120457A priority Critical patent/KR20110064041A/ko
Priority to US12/955,952 priority patent/US20110134686A1/en
Publication of KR20110064041A publication Critical patent/KR20110064041A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치가 개시된다. 상기 반도체 장치는 비휘발성 메모리에 접속된 워드 라인과 비트 라인, 라이트 동작 시 라이트 데이터를 상기 비트 라인으로 드라이빙하기 위한 라이트 드라이버, 및 리드 동작 시 상기 워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기를 포함한다.
감지 증폭기, PRAM, 상 변화 메모리

Description

워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들{Semiconductors including sense amplifier connected to wordline}
본 발명의 개념에 따른 실시 예는 반도체 장치에 관한 것으로, 특히 워드라인에 접속된 감지 증폭기를 포함하는 반도체 장치들에 관한 것이다.
PRAM은 메모리 셀의 사이즈를 줄이기 위해 다이오드를 사용한다.
일반적으로 PRAM을 포함하는 반도체 장치는 라이트 동작 시에는 라이트 드라이버를 이용하여 비트 라인으로 전류를 공급하여 GST를 결정 상태 또는 비정질 상태로 만들고 리드 동작 시에는 상기 비트 라인으로 전류를 공급하여 상기 GST의 저항에 따른 상기 비트 라인의 전압 강하에 기초하여 상기 GST에 저장된 정보를 리드한다.
본 발명이 이루고자 하는 기술적인 과제는 워드라인에 접속된 감지 증폭기를 포함하는 반도체 장치들을 제공하는 것이다.
본 발명의 실시 예에 따른 반도체 장치는 비휘발성 메모리에 접속된 워드 라인과 비트 라인과, 리드 동작 시 상기 워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기를 포함한다. 상기 비휘발성 메모리는 상 변화 메모리이다.
상기 반도체 장치는 리드 명령에 연관된 신호에 응답하여 상기 워드 라인의 상기 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 더 포함한다.
상기 반도체 장치는 라이트 데이터를 상기 비트 라인으로 드라이빙하기 위한 라이트 드라이버를 더 포함하며, 상기 라이트 드라이버와 상기 감지 증폭기는 서로 분리된다.
본 발명의 다른 실시 예에 따른 반도체 장치는 복수의 워드 라인들과 복수의 비트 라인들 사이에 접속된 복수의 비휘발성 메모리 셀들과, 상기 복수의 워드 라인들 중에서 제1워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기 블록을 포함한다.
상기 감지 증폭기 블록은 선택 신호에 응답하여 상기 복수의 워드 라인들 중에서 상기 제1워드 라인의 상기 신호를 출력하기 위한 선택기와, 스위칭 제어 신호에 응답하여 상기 선택기의 출력 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 포함한다. 상기 스위칭 제어 신호는 리드 명령에 연관된 신호이다.
본 발명의 실시 예에 따른 반도체 시스템은 반도체 장치와, 상기 반도체 장치의 동작을 제어할 수 있는 프로세서를 포함한다. 상기 반도체 장치는 제1비휘발성 메모리에 접속된 제1워드 라인과 제1비트 라인과, 리드 동작 시 상기 제1워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기를 포함한다.
상기 반도체 장치는 리드 명령에 연관된 신호에 응답하여 상기 제1워드 라인의 상기 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 더 포함하다.
상기 반도체 장치는 라이트 데이터를 상기 제1비트 라인으로 드라이빙하기 위한 라이트 드라이버를 더 포함하며, 상기 감지 증폭기와 상기 라이트 드라이버는 서로 접속되지 않는다.
상기 반도체 장치는 제2비휘발성 메모리에 접속된 제2워드 라인과 제2비트 라인; 및 선택 신호에 응답하여 상기 제1워드 라인의 상기 신호 또는 상기 제2워드 라인의 신호를 상기 감지 증폭기로 전송하기 위한 선택기를 더 포함한다.
본 발명의 실시 예에 따른 반도체 장치는 워드라인의 신호를 감지 증폭하여 상기 워드라인에 접속된 비휘발성 메모리 셀에 저장된 데이터를 판단할 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 " 가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체 장치의 블록 도를 나타낸다.
도 1을 참조하면, 반도체 장치(100)는 로우 디코더(10), 메모리 셀 어레이(20), 컬럼 디코더(40), 라이트 드라이버 블록(50), 감지 증폭기 블록(60), 입출력 회로(70), 및 컨트롤러(130)를 포함한다.
로우 디코더(10)는 컨트롤러(130)로부터 출력된 로우 어드레스 신호들(XADD)을 디코딩하여 메모리 셀 어레이(20)에 구현된 복수의 워드라인들(WL0~WLn) 중에서 어느 하나의 워드라인을 선택한다.
메모리 셀 어레이(20)는 복수의 워드라인들(WL0~WLn), 복수의 비트라인들 (BL0~BLn), 및 복수의 워드라인들(WL0~WLn)과 복수의 비트라인들(BL0~BLn) 사이에 접속된 복수의 비휘발성 메모리 셀들(20-1)을 포함한다. 복수의 비휘발성 메모리 셀들(20-1) 각각은 상 변화 메모리 셀일 수 있다. 상기 상 변화 메모리는 정보를 저장할 수 있는 메모리 셀과 저항, 예컨대 다이오드를 포함한다. 상기 메모리 셀로서 상 변화 재료, 예컨대 칼코게나이드계 합금이 사용될 수 있다. 상기 칼코게나이드계 합금으로서 Ge2Sb2Te5(GST)가 대표적으로 사용된다.
상기 상 변화 메모리는 칼코게나이드 합금으로 구현된 메모리 셀로 공급되는 전류 또는 전압에 의하여 발생한 주울 열(Joule heating)에 의하여 결정(셋 상태 또는 낮은 전기 저항)과 비정질(리셋 상태 또는 높은 전기 저항) 사이의 가역적인 상 변화를 이용하여 정보를 저장한다.
컬럼 디코더(40)는 컨트롤러(130)로부터 출력된 컬럼 어드레스 신호들(XADD)을 디코딩하여 메모리 셀 어레이(20)에 구현된 복수의 비트라인들(BL0~BLn) 중에서 어느 하나의 비트라인을 선택한다.
따라서, 라이트 동작 시 또는 리드 동작 시, 메모리 셀 어레이(20)에 구현된 복수의 비휘발성 메모리 셀들(20-1) 중에서 어느 하나의 비휘발성 메모리 셀은 로우 디코더(10)의 동작과 컬럼 디코더(40)의 동작에 의하여 선택된다.
라이트 드라이버 블록(50)은 복수의 라이트 드라이버들을 포함한다. 라이트 동작 시, 상기 복수의 라이트 드라이버들 각각은 입출력 회로(70)로부터 출력된 라 이트 데이터를 컬럼 디코더(40)에 의하여 선택된 비트라인으로 드라이빙한다.
감지 증폭기 블록(60)은 복수의 감지 증폭기들을 포함한다. 리드 동작 시, 상기 복수의 감지 증폭기들 각각은 로우 디코더(10)에 의하여 선택된 워드라인의 신호, 예컨대 전류 신호 또는 전압 신호를 감지 증폭하여 해당 메모리 셀에 저장된 데이터가 데이터 '0' 인지 또는 데이터 '1'인지를 판단한다.
리드 동작 시, 감지 증폭기 블록(60)에 의하여 감지 증폭된 리드 데이터는 입출력 회로(70)를 통하여 외부로 전송될 수 있다.
컨트롤러(130)는 외부로부터 입력된 어드레스 신호들에 응답하여 로우 어드레스들(XADD)과 컬럼 어드레스들(YADD)을 어드레싱할 수 있을 뿐만 아니라 라이트 드라이버 블록(50)의 동작 및/또는 감지 증폭기 블록(60)의 동작을 제어할 수 있다. 실시 예에 따라, 컨트롤러(130)는 리드 동작시 리드 명령에 응답하여 상기 리드 명령에 연관된 신호, 예컨대 스위칭 제어 신호(R_CMD)를 생성할 수 있다.
라이트 동작 시, 입출력 회로(70)는 외부로부터 입력된 라이트 데이터(DATA)를 라이트 드라이버 블록(50)으로 전송할 수 있다. 또한, 리드 동작 시 입출력 회로(70)는 감지 증폭기 블록(60)에 의하여 감지 증폭된 리드 데이터(DATA)를 외부로 전송할 수 있다.
도 1에 도시된 바와 같이, 본 발명의 실시 예에 따른 반도체 장치(100)는 라이트 동작 시 라이트 데이터를 복수의 비트라인들(BL0~BLn) 중에서 선택된 적어도 하나의 비트 라인으로 드라이빙할 수 있는 라이트 드라이버 블록(50)과, 리드 동작 시 복수의 워드라인들(WL0~WLn) 중에서 선택된 적어도 하나의 워드라인의 신호를 감지 증폭할 수 있는 감지 증폭기 블록(60)을 포함한다. 실시 예에 따라 라이트 드라이버 블록(50)과 감지 증폭기 블록(60)은 하나의 블록 또는 서로 분리된 블록으로 구현될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 감지 증폭기 블록을 포함하는 도 1에 도시된 반도체 장치의 일부를 나타낸다. 도 2에서는 설명의 편의를 위하여 두 개의 비트라인들(BL0와 BL1), 두 개의 워드라인들(WL0와 WL1), 네 개의 비휘발성 메모리 셀들(20-1), 및 이에 상응하는 액세스 회로들(40, 50, 및 60)을 도시한다.
도 1과 도 2를 참조하면, 감지 증폭기 블록(60)은 워드라인별(WL0와 WL1)로 할당된 전송 회로(61-1과 61-2)와 감지 증폭기(67-1과 67-2)를 포함한다.
컬럼 디코더(40)는 비트라인별(BL0와 BL1)로 할당된 선택 스위치(40-1과 40-2)를 포함한다. 또한, 라이트 드라이버 블록(50)은 비트라인별(BL0와 BL1)로 할당된 라이트 드라이버(50-1과 50-2)를 포함한다.
라이트 동작 시, 로우 디코더(10)에 의하여 제2워드라인(WL1)이 선택되고 컬럼 디코더(40)에 의하여 제1비트라인(BL0)가 선택된다고 가정하면, 제1라이트 드라이버(50-1)는 라이트 데이터를 제2워드라인(WL1)과 제1비트라인(BL0)에 접속된 비휘발성 메모리 셀(20-1)에 라이트할 수 있다. 즉, 비트라인으로 공급된 전류 또는 전압에 의하여 GST는 결정화된 셋 상태 또는 비정질화된 리셋 상태로 된다.
이 경우, 제1선택 스위치(40-1)는 하이 레벨을 갖는 제1선택 신호(Y0)에 응답하여 턴-온되고, 제2선택 스위치(40-2)는 로우 레벨을 갖는 제2선택 신호(Y1)에 응답하여 턴-오프 상태를 유지한다. 선택 신호들(Y0와 Y1)은 컬럼 어드레스 신호들 (YADD)에 상응하는 신호들이다.
예컨대, 라이트 동작 시 선택되지 않은 제1워드라인(WL0)으로 공급되는 전압 (예컨대, 2.5V~3V)은 선택된 제2워드라인(WL1)으로 공급되는 전압(예컨대, 0V)보다 높을 수 있다. 또한, 제1비트라인(BL0)으로 공급되는 전압(2V~2.5V)은 제1워드라인(WL0)으로 공급되는 전압(예컨대, 2.5V~3V)보다 낮고 제2워드라인(WL1)으로 공급되는 전압(예컨대, 0V)보다 높을 수 있다.
라이트 동작 시, 리드 명령에 연관된 신호(R_CMD)의 레벨은 제1레벨, 예컨대 로우 레벨이다. 따라서, 각 전송 회로(61-1과 61-2)는 디스에이블된다.
여기서, 리드 명령에 연관된 신호(R_CMD)라 함은 리드 명령을 자체를 의미할 수 있고 상기 리드 명령에 응답하여 생성된 신호를 의미할 수 있다. 또한, 상기 리드 명령은 복수의 신호들의 조합에 따라 결정된 신호일 수 있다.
도 2에서는 설명의 편의를 위하여 각 전송 회로(61-1과 61-2)는 하이 액티브 신호인 리드 명령에 연관된 신호(R_CMD)에 응답하여 턴-온될 수 있는 NMOS 트랜지스터를 도시하였으나, 실시 예에 따라 각 전송 회로(61-1과 61-2)는 로우 액티브 신호인 리드 명령에 연관된 신호(R_CMD)에 응답하여 턴-온될 수 있는 PMOS 트랜지 스터로 구현될 수 있다.
또 다른 실시 예에 따라, 각 전송 회로(61-1과 61-2)는 리드 명령에 연관된 신호(R_CMD)에 응답하여 전송 동작을 수행할 수 있는 전송 게이트(transmission gate)로 구현될 수 있다.
도 1과 도 2를 참조하여 리드 동작을 설명하면 다음과 같다. 리드 동작 시, 리드 명령에 연관된 신호(R_CMD)의 레벨은 제2레벨, 예컨대 하이 레벨이다. 따라서, 각 전송 회로(61-1과 61-2)는 각 워드라인(WL0와 WL1)의 신호의 레벨에 기초하여 인에이블 또는 디스에이블된다.
로우 디코더(10)에 의하여 제2워드라인(WL1)이 선택되고 컬럼 디코더(40)에 의하여 제1비트라인(BL0)가 선택되면, 제2전송 회로(61-2)는 인에이블되므로, 제2워드라인(WL1)의 신호는 제2전송 회로(61-2)를 통하여 제2감지 증폭기(67-2)로 공급된다. 감지 증폭기(67-2)는 제2전송 회로(61-2)를 통하여 입력된 신호에 기초하여 제2워드라인(WL1)과 제1비트라인(BL0) 사이에 접속된 비휘발성 메모리 셀에 저장된 데이터가 "0" 인지 또는 "1"인지를 판별할 수 있다.
이때, 제1전송 회로(61-1)는 디스에이블되므로, 제1워드라인(WL0)의 신호는 제1감지 증폭기 (67-1)로 공급되지 않는다.
리드 동작 시, 선택되지 않은 제1워드라인(WL0)으로 공급되는 전압(예컨대, 1.3V)은 선택된 제2워드라인(WL1)으로 공급되는 전압(예컨대, 0V)보다 높을 수 있 다. 이때 제1비트라인(BL0)으로 공급되는 전압(2V~2.5V)은 제1워드라인(WL0)으로 공급되는 전압(예컨대, 1.3V)보다 높고 제2워드라인(WL1)으로 공급되는 전압(예컨대, 0V)보다 높다.
실시 예에 따라, 각 감지 증폭기(67-1과 67-2)는 전류 또는 전압을 감지하여 증폭할 수 있는 감지 증폭기일 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 감지 증폭기 블록을 포함하는 도 1에 도시된 반도체 장치의 일부를 나타낸다. 도 3을 참조하면, 하나의 감지 증폭기(307)는 복수의 워드라인들(WL0~WL7) 각각으로부터 출력된 신호를 감지 증폭할 수 있다. 따라서, 감지 증폭기 블록(60)은 선택 신호(SEL)에 응답하여 복수의 워드라인들(WL0~WL7) 중에서 어느 하나를 선택적으로 출력하기 위한 선택기(301)를 포함한다.
라이트 동작 시, 컬럼 디코더(40)에 구현된 복수의 선택 스위치들(40-1~40-n) 각각은 복수의 선택 신호들(Y0~Yn) 각각에 응답하여 복수의 드라이버(50-1~50-n) 각각으로부터 출력된 라이트 데이터를 복수의 비트라인들(BL0~BLn) 각각으로 전송할 수 있다.
리드 동작 시, 제1비트라인(BL0)에 접속된 복수의 워드 라인들(WL0~WL7) 각각은 로우 디코더(10)에 의하여 순차적으로 선택되고 제2레벨을 갖는 리드 명령에 연관된 신호(R_CMD)는 전송 회로(303)로 공급되고 선택 신호(SEL)는 000부터 111까지 +1씩 순차적으로 증가한다고 가정한다.
전송 회로(303)는 제2레벨을 갖는 리드 명령에 연관된 신호(R_CMD)에 응답하여 인에이블된다.
선택기(301)는 선택 신호(SEL), 예컨대 000에 응답하여 제1워드라인(WL1)의 신호를 감지 증폭기(307)로 전송한다. 따라서, 감지 증폭기(307)는 제1워드라인(WL1)의 신호에 따라 제1워드라인(WL1)과 제1비트라인(BL0) 사이에 접속된 비휘발성 메모리 셀에 저장된 데이터가 "0" 인지 또는 "1"인지를 판별할 수 있다.
그리고, 선택기(301)는 선택 신호(SEL), 예컨대 001에 응답하여 제2워드라인(WL2)의 신호를 감지 증폭기(307)로 전송한다. 따라서, 감지 증폭기(307)는 제2워드라인(WL2)의 신호에 따라 제2워드라인(WL2)과 제1비트라인(BL0) 사이에 접속된 비휘발성 메모리 셀에 저장된 데이터가 "0" 인지 또는 "1"인지를 판별할 수 있다.
상술한 방법과 동일한 방법으로 선택기(301)는 010부터 111까지 +1씩 순차적으로 증가하는 선택 신호(SEL)에 응답하여 각 워드라인(WL3 ~WL7)의 신호를 순차적으로 감지 증폭기(307)로 전송한다. 따라서, 감지 증폭기(307)는 각 워드라인(WL3 ~WL7)의 신호에 따라 대응되는 비휘발성 메모리 셀에 저장된 데이터가 "0" 인지 또는 "1"인지를 판별할 수 있다.
실시 예에 따라 선택 신호(SEL)는 컨트롤러(130)에 의하여 생성될 수 있다.
도 4는 도 1에 도시된 반도체 장치를 포함하는 반도체 시스템의 블락도를 나타낸다. 반도체 시스템(200)은 컴퓨터, 노트북, 넷북, 이동 전화기, 스마트 폰, PDA(personal digital assistant), PMP(portable multimedia player), MP3플레이어, e-북, 메모리 카드, 스마트 카드, 홈 오토메이션 장치, 또는 CE(consumer equipment)로 구현될 수 있다.
도 4를 참조하면, 반도체 시스템(200)은 메모리 장치(100)와 프로세서(210)를 포함한다. 도 1부터 도 4를 참조하여 반도체 시스템의 동작을 설명하면 다음과 같다.
라이트 동작 시 메모리 장치(100)는 도 2 또는 도 3에 도시된 감지 증폭기 블록(60)을 포함하며 프로세서(210)로부터 출력된 라이트 데이터를 라이트 드라이버 블록(50)을 이용하여 메모리 셀 어레이(20)에 라이트할 수 있다.
또한, 리드 동작 시 메모리 장치(100)는 프로세서(210)로부터 출력된 명령과 어드레스 신호들에 응답하여 메모리 셀 어레이(20)에 구현된 복수의 워드 라인들(WL1~WLn) 중에서 적어도 하나의 워드 라인의 신호를 감지 증폭기 블록(60)을 이용하여 감지 증폭할 수 있다. 감지 증폭기 블록(60)으로부터 출력된 리드 데이터는 입출력 회로(70)와 버스를 통하여 프로세서(210)로 전송될 수 있다.
즉, 프로세서(210)는 메모리 장치(100)의 라이트 동작 또는 리드 동작을 제어할 수 있다.
반도체 시스템(200)은 입출력 장치(220)를 더 포함할 수 있다. 입출력 장치 (220)는 키보드, 마우스, 또는 터치 패널로 구현될 수 있다. 또한, 입출력 장치 (220)는 디스플레이 장치 또는 스피커일 수 있다.
반도체 시스템(200)은 모듈(230)을 더 포함할 수 있다. 모듈(230)이 이미지 센서로 구현될 경우 반도체 시스템(200)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 스캐너, 또는 CCTV 시스템일 수 있다.
이 경우 상기 이미지 센서로부터 출력된 이미지 신호는 프로세서(210)의 제어 하에 메모리 장치(100)의 라이트 드라이버 블록(50)과, 복수의 비트 라인들 중에서 적어도 하나의 비트 라인을 통하여 복수의 비휘발성 메모리 셀들 중에서 적어도 하나의 메모리 셀에 라이트될 수 있다.
또한, 메모리 장치(100)에 구현된 복수의 비휘발성 메모리 셀들 중에서 적어도 하나의 메모리 셀에 저장된 데이터는 복수의 워드 라인들 중에서 적어도 하나의 워드 라인을 통하여 감지 증폭기 블록(60)으로 전송될 수 있다. 따라서, 감지 증폭기 블록(60)은 복수의 워드 라인들 중에서 적어도 하나의 워드 라인의 신호, 예컨대 전압 또는 전류를 감지 증폭하여 해당 비휘발성 메모리 셀에 저장된 데이터가 데이터 0 인지 또는 데이터 1인지를 판단할 수 있다.
모듈(230)이 무선 통신을 위한 무선 통신 모듈로 구현될 경우, 반도체 시스템(200)은 무선 통신 장치, 예컨대 이동 전화기 또는 RFID 시스템일 수 있다. 상기 무선 통신 모듈은 프로세서(210)의 제어 하에 메모리 장치(100)와 데이터를 주거나 받을 수 있다.
반도체 시스템(200)은 주변 회로(240)를 더 포함할 수 있다. 주변 회로(240)는 USB 포트, 시리얼 포트 일수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 반도체 장치의 블록 도를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 감지 증폭기 블록을 포함하는 도 1에 도시된 반도체 장치의 일부를 나타낸다.
도 3은 본 발명의 다른 실시 예에 따른 감지 증폭기 블록을 포함하는 도 1에 도시된 반도체 장치의 일부를 나타낸다.
도 4는 도 1에 도시된 반도체 장치를 포함하는 반도체 시스템의 블락도를 나타낸다.

Claims (10)

  1. 비휘발성 메모리 셀에 접속된 워드 라인과 비트 라인; 및
    리드 동작 시 상기 워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 비휘발성 메모리 셀은 상 변화 메모리인 반도체 장치.
  3. 제1항에 있어서, 상기 반도체 장치는,
    리드 명령에 연관된 신호에 응답하여 상기 워드 라인의 상기 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 더 포함하는 반도체 장치.
  4. 제1항에 있어서, 상기 반도체 장치는,
    라이트 데이터를 상기 비트 라인으로 드라이빙하기 위한 라이트 드라이버를 더 포함하며,
    상기 라이트 드라이버와 상기 감지 증폭기는 서로 분리된 반도체 장치.
  5. 복수의 워드 라인들과 복수의 비트 라인들 사이에 접속된 복수의 비휘발성 메모리 셀들; 및
    상기 복수의 워드 라인들 중에서 제1워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기 블록을 포함하는 반도체 장치.
  6. 제5항에 있어서, 상기 감지 증폭기 블록은,
    선택 신호에 응답하여 상기 복수의 워드 라인들 중에서 상기 제1워드 라인의 상기 신호를 출력하기 위한 선택기; 및
    스위칭 제어 신호에 응답하여 상기 선택기의 출력 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 포함하는 반도체 장치.
  7. 반도체 장치; 및
    상기 반도체 장치의 동작을 제어할 수 있는 프로세서를 포함하며,
    상기 반도체 장치는,
    제1비휘발성 메모리 셀에 접속된 제1워드 라인과 제1비트 라인; 및
    리드 동작 시 상기 제1워드 라인의 신호를 감지 증폭하기 위한 감지 증폭기를 포함하는 반도체 시스템.
  8. 제7항에 있어서, 상기 반도체 장치는,
    리드 명령에 연관된 신호에 응답하여 상기 제1워드 라인의 상기 신호를 상기 감지 증폭기로 전송하기 위한 전송 회로를 더 포함하는 반도체 시스템.
  9. 제7항에 있어서, 상기 반도체 장치는,
    라이트 데이터를 상기 제1비트 라인으로 드라이빙하기 위한 라이트 드라이버를 더 포함하며,
    상기 감지 증폭기와 상기 라이트 드라이버는 서로 분리된 반도체 시스템.
  10. 제7항에 있어서, 상기 반도체 장치는,
    제2비휘발성 메모리 셀에 접속된 제2워드 라인과 제2비트 라인; 및
    선택 신호에 응답하여 상기 제1워드 라인의 상기 신호 또는 상기 제2워드 라인의 신호를 상기 감지 증폭기로 전송하기 위한 선택기를 더 포함하는 반도체 시스템.
KR1020090120457A 2009-12-07 2009-12-07 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들 KR20110064041A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090120457A KR20110064041A (ko) 2009-12-07 2009-12-07 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들
US12/955,952 US20110134686A1 (en) 2009-12-07 2010-11-30 Semiconductor devices including sense amplifier connected to word line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090120457A KR20110064041A (ko) 2009-12-07 2009-12-07 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들

Publications (1)

Publication Number Publication Date
KR20110064041A true KR20110064041A (ko) 2011-06-15

Family

ID=44081866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090120457A KR20110064041A (ko) 2009-12-07 2009-12-07 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들

Country Status (2)

Country Link
US (1) US20110134686A1 (ko)
KR (1) KR20110064041A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726915B2 (en) 2018-08-17 2020-07-28 SK Hynix Inc. Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
KR20210054243A (ko) * 2019-11-05 2021-05-13 삼성전자주식회사 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치
KR20220030125A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 메모리 셀 및 메모리 셀의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552935B2 (en) * 2001-08-02 2003-04-22 Stmicroelectronics, Inc. Dual bank flash memory device and method
US6567296B1 (en) * 2001-10-24 2003-05-20 Stmicroelectronics S.R.L. Memory device
EP1324345A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
KR100801084B1 (ko) * 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20110134686A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI745404B (zh) 感測放大器、記憶裝置及包括其的系統
US9589632B2 (en) Resistive memory device including column decoder and method of performing a bidirectional driving operation and providing appropriate biasing with respect to bit lines
US10008262B2 (en) Memory and electronic device including the same
KR101797106B1 (ko) 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
KR101736383B1 (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
CN107086048B (zh) 电子装置
KR20210004444A (ko) 온도 보상 회로를 포함하는 불휘발성 메모리 장치
CN111883190A (zh) 电子器件以及电子器件的操作方法
CN110610734A (zh) 包括补偿电路的电阻式存储设备
US9922710B1 (en) Resistance variable memory apparatus and read circuit and method therefor
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
KR20220151056A (ko) 메모리 장치
KR20110064041A (ko) 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들
US9865341B2 (en) Electronic device
US9263127B1 (en) Memory with specific driving mechanism applied on source line
KR102432411B1 (ko) 제어 회로, 반도체 기억 장치, 정보 처리 장치 및 제어 방법
KR20140047151A (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
KR100688524B1 (ko) 메모리 셀 어레이의 바이어싱 방법 및 반도체 메모리 장치
US11669393B2 (en) Memory device for swapping data and operating method thereof
KR102661099B1 (ko) 전송 소자를 포함하는 불휘발성 메모리 장치
KR20210081049A (ko) 저항성 메모리 장치 및 그의 동작 방법
KR20210010755A (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
US8248842B2 (en) Memory cell array biasing method and a semiconductor memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid