CN102834870B - 用于非易失性存储器的刷新架构及算法 - Google Patents

用于非易失性存储器的刷新架构及算法 Download PDF

Info

Publication number
CN102834870B
CN102834870B CN200980163283.9A CN200980163283A CN102834870B CN 102834870 B CN102834870 B CN 102834870B CN 200980163283 A CN200980163283 A CN 200980163283A CN 102834870 B CN102834870 B CN 102834870B
Authority
CN
China
Prior art keywords
memory
memory cell
refreshing
refresh
subgroup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980163283.9A
Other languages
English (en)
Other versions
CN102834870A (zh
Inventor
费迪南多·贝代斯基
罗伯托·加斯塔尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102834870A publication Critical patent/CN102834870A/zh
Application granted granted Critical
Publication of CN102834870B publication Critical patent/CN102834870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及用以刷新例如相变存储器的非易失性存储器装置的方法及系统。在一实施例中，依据系统状态，存储器装置使用有裕度的读取参考电平来执行对存储器单元的第一刷新，或使用无裕度的读取参考电平来执行对经错误校正的存储器单元的第二刷新。

Description

用于非易失性存储器的刷新架构及算法
技术领域
本发明的实施例是在非易失性存储器装置的领域内，且更具体来说涉及相变存储器装置的刷新。
背景技术
如已知，相变存储器(PCM)阵列使用具有在具有相异电特性的两个相之间改变的性质的一类材料。例如，硫属化物可从无序非晶相改变到有序结晶相或多晶相。使所述两个相与显著不同的电阻率值相关联，所述不同电阻率值可被感测且与不同存储器状态相关联。明确地说，可如下界定相变存储器单元：当在适当偏置下传导可检测电流时为“设定”(例如，通常与逻辑状态“1”相关联的条件)，且当在相同偏置下传导低得多的电流时为“复位”(例如，逻辑状态“0”)。
可通过增加温度来获得相变。如果使相变材料保持在结晶温度(例如，高于约200℃)下达足够的时间长度，那么发生成核。如果系统应用将PCM阵列暴露于接近结晶温度的周围温度达足够的时间量，那么可在对应于非晶状态的数据丢失时发生存储器保持错误。此些保持错误可排除在不存在材料改进或繁重级别的错误校正码(ECC)的情况下在高温应用中使用PCM。举例来说，许多汽车应用可针对在苛求应用中以10年或甚至20年为目标的数据保持指定在超过150℃下的非易失性。
因此，提供在超过100℃的温度范围内的经改进数据保持的PCM存储器是有利的。
发明内容
附图说明
在说明书的结束部分中特别指出且清楚地主张本发明的实施例。然而，通过参考随着附图阅读的以下详细说明，可最好地理解本发明的实施例的组织及操作方法两者，连同其目标、特征及优点，附图中：
图1是图解说明根据本发明的实施例系统中的经配置以依据系统状态来执行存储器刷新的某些组件的方块图；
图2图解说明根据本发明的实施例系统的状态及依据系统状态执行的非易失性存储器刷新的状态图；
图3描绘根据本发明的实施例依据系统状态及依据系统或存储器装置温度执行的存储器刷新操作；
图4A是图解说明根据本发明的实施例存储器装置中的经配置以依据系统状态及温度来执行存储器刷新的某些组件的方块图；
图4B是图解说明根据本发明的实施例非易失性存储器页、易失性高速缓冲存储器与存储器装置的外部之间的电路通路的示意图；
图5描绘图解说明根据本发明的实施例在全芯片刷新期间由存储器装置执行的特定操作的流程图；
图6A图解说明图解说明根据本发明的实施例在基于ECC的刷新期间由存储器装置执行的特定操作的流程图；
图6B图解说明图解说明根据本发明的实施例在存储器刷新期间由存储器装置执行以促进存储器读取的特定操作的流程图；
图7是根据替代实施例可包括于经配置以执行存储器刷新的存储器装置中的相变存储器(PCM)阵列的示意性表示；
图8是根据替代实施例可包括于经配置以执行存储器刷新的存储器装置中的磁性随机存取存储器(MRAM)阵列的示意性表示；且
将了解，为图解说明的简明及清晰起见，图中所图解说明的元件未必按比例绘制。举例来说，为清晰起见，所述元件中的一些元件的尺寸可相对于其它元件放大。此外，在认为适当之处，已在所述图当中重复参考编号以指示对应或类似元件。
具体实施方式
在以下详细说明中，阐述众多特定细节以提供对本发明的实施例的彻底理解。然而，所属领域的技术人员将理解，可在无需这些特定细节的情况下实践其它实施例。在其它实例中，未详细描述众所周知的方法、程序、组件及电路，以便不使本发明模糊。此外，以下详细说明中的一些部分是依据对计算机存储器内的数据位或二进制数字信号的操作的算法及符号表示呈现。这些算法描述及表示可为所属领域的技术人员用来向其它所属领域的技术人员传达其工作的实质的技术。
算法在此处且通常被视为导致所期望结果的自相容动作或操作序列。这些包括对物理量的物理操纵。通常(但未必一定)，这些量采取能够存储、传送、组合、比较及以其它方式操纵的电信号或磁信号的形式。已证明，主要出于常用的原因，有时方便地将这些信号称作位、值、元素、符号、字符、项、电平、数字等。然而，应理解，所有这些及类似项均应与适当的物理量相关联，且仅作为应用于这些量的方便标签。
除非另有具体陈述，否则如根据以下论述显而易见，应了解，在说明书论述通篇中利用例如“处理(processing)”、“计算(computing)”、“计算(calculating)”、“确定(determining)”或等术语是指计算机或计算系统或类似电子计算装置的行动及/或过程，其将所述计算系统的寄存器及/或存储器内表示为物理量(例如电子量)的数据操纵及/或变换成类似地在所述计算系统的存储器、寄存器或其它此类信息存储、传输或显示装置内表示为物理量的其它数据。
本发明的实施例可包括用于执行本文中的操作的设备。设备可针对所期望目的专门构造，或其可包含由存储于装置中的程序选择性地激活或重新配置的通用计算装置。此程序可存储于存储媒体上，例如(但不限于)任何类型的磁盘，包括软磁盘、光盘、压缩光盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除且可编程只读存储器(EEPROM)、磁卡或光卡或者适合于存储电子指令且能够耦合到计算装置的系统总线的任何其它类型的媒体。
术语“经耦合”及“经连接”连同其派生词可在本文中用来描述组件之间的结构关系。应了解，这些术语并非打算作为彼此的同义词。而是，在特定实施例中，“经连接”可用来指示两个或两个以上元件彼此直接物理及/或电接触。“经耦合”可用来指示两个或两个以上元件彼此直接或间接(其之间具有其它介入元件)物理或电接触，及/或所述两个或两个以上元件彼此协作或交互(例如，如呈因果关系)。
本文中描述用以依据系统状态及/或依据系统温度来刷新非易失性存储器单元的方法及系统。在特定实施例中，存储器控制器单元依据不同温度及不同系统状态来执行具有暂停及重新开始能力的刷新算法。在某些实施例中，对非易失性存储器执行的刷新类型随系统的状态而变化，使得在所述系统处于其中系统组件不存取所述存储器的状态时执行密集刷新而在所述系统处于其中系统组件存取所述存储器的状态时执行招致小等待时间的刷新。可基于系统计时器及温度针对特定状态来进一步修整对这些相异刷新类型的触发以给非易失性存储器提供经扩展操作温度范围。虽然本文中所述的示范性实施例在相变存储器(PCM)装置的背景下提供特定细节，但所属领域的技术人员将了解，即使PCM装置的温度灵敏度可能不存在于其它存储器技术的装置中，但本文中所述的此些状态相依刷新方法及系统仍可适于其它非易失性存储器技术，例如MRAM、快闪等等。
图1是图解说明系统101中的包括非易失性存储器装置150及存储器控制器单元(MCU)125的某些组件的方块图。存储器装置150可用于存储在系统101的操作期间由系统101的一个或一个以上组件执行的指令，且也可用于存储由系统101的一个或一个以上组件对其进行操作或传递到所述系统/从所述系统传递的数据。根据本发明的实施例，存储器装置150及MCU125经配置以依据系统状态来起始对存储器装置150中的非易失性存储器单元的刷新。由存储器装置150起始的刷新在本文中称作“自激活”，且由MCU125起始的刷新在本文中称作“命令激活”。如所示，系统101包括系统电力供应器单元110，系统电力供应器单元110耦合到可为例如12V汽车蓄电池或电力干线的外部电力供应器199。系统电力供应器单元110可进一步耦合到辅助系统蓄电池105，辅助系统蓄电池105可由系统101用于正常系统操作期间或在处于深度掉电(DPD)状态时用于系统维护。举例来说，可在系统101处于存储器装置150仅由蓄电池105供电的DPD状态时执行存储器刷新操作中的任一者。在所述DPD状态中，所述系统的组件115、120、125等中的任一者可掉电。当MCU125被掉电时，则存储器装置150依赖于自激活刷新。当MCU125在系统DPD状态中保持加电时，存储器刷新可由从MCU125发出的刷新命令触发或经由自激活刷新逻辑由存储器装置150本身触发。
系统101进一步包括用于感测、控制及与系统外部的装置通信的A/D电路115及I/O电路120。A/D电路115及I/O电路120中的每一者经由电力总线耦合到电力供应器单元110且通过一个或一个以上数据总线耦合到彼此并经由MCU125进一步耦合到存储器装置150。MCU125经由命令接口及数据I/O135通信地耦合到存储器装置150。MCU125还耦合到用于周期性地触发特定类型的存储器刷新(例如，取决于系统状态)的计时器102且进一步向存储器装置150提供专用系统接通/系统关断信号130以传递除通常经由芯片启用(CEB)选择确定的活动状态210及备用状态220(图2)以外的系统状态信息。如本文中别处进一步论述，系统接通/系统关断信号130用于确定将在其之后即刻触发特定类型的存储器刷新的系统状态转变。
图2图解说明图解说明根据本发明的实施例系统的状态及依据系统状态执行的非易失性存储器刷新的状态图。如所示，在通电状态200期间，将系统(例如系统101)的每个电路(包括非易失性存储器装置150)的从0V加电到Vcc。如在此项技术中为常规的，在通电状态200期间，系统地使系统101的逻辑门从“无关”状态成为确定性状态。取决于实施例，可仅在借助不中断电力供应器第一次供应Vcc时进入通电状态200以在此后为系统101供电。
如图2中进一步展示，随着将所有电路加电，进入系统接通状态201。在一实施例中，系统接通状态识别符触发存储器装置150以执行存储器刷新205。在非易失性装置(例如，PCM装置)的背景下，刷新不仅仅是如可在非易失性存储器装置(例如，DRAM)中执行的读取及对所读取内容的重写。而是，非易失性装置刷新需要对照阈值电平的读取及对不满足与所述阈值电平有关的读取准则的任何位的重新编程。如本文中别处进一步论述，对于存储器刷新205，对照有裕度的参考电平读取存储器装置150的每个存储器单元且重新编程未通过所述有裕度的参考电平的单元中的任一者。因此，全芯片存储器刷新205为可取决于数据型式、存储器单元技术、存储器装置架构及大小而需要从几百毫秒(ms)到多达10秒或以上不等的密集过程。
在系统接通状态201中，系统101中的包括非易失性存储器装置(即，存储器芯片)的所有电路均处于Vcc。通常，在处于系统接通状态201时，将不存取存储器装置150且因此可执行相对密集的存储器刷新205。为了起始刷新205，可通过传递到存储器装置150的状态识别符来将系统接通状态201与通电状态200区别开。在一个实施例中，专用“系统接通”信号130可由存储器控制器单元(MCU)供应且在接收到系统接通信号之后，存储器装置150可即刻起始存储器刷新205。由于存储器装置150经配置以执行多种类型的相异刷新，因此“系统接通”信号130的存在可用来进一步向存储器装置150指示待执行的特定类型的刷新(例如，刷新205为全芯片密集刷新)而不需要MCU125发出在多种类型的刷新之间进行区别的刷新命令。系统接通信号还使得存储器装置150能够甚至在不存在由MCU125经由命令接口135发出的任何特定“刷新”命令的情况下也将全芯片存储器刷新205作为由状态转变触发的自激活刷新来执行。对于命令激活或自激活实施例，在图2中所图解说明的实例中，每当系统101转变到系统接通状态201时就起始全芯片存储器刷新205。
在替代实施例中，还可利用芯片启用(CEB)信号来界定系统接通状态201以触发并指定待由存储器装置150执行的刷新类型。举例来说，CEB可为启用包括非易失性存储器的整个系统的活动模式的全局信号。对于具有专用“系统接通”信号130的实施例，CEB可处于“选定”状态或处于“未选”状态。在其中仅在第一次供应Vcc时进入通电状态200的又一些实施例中，仅需将系统接通状态与活动状态及备用状态区别开以便指定密集存储器刷新或基于ECC的低等待时间刷新。
图2进一步图解说明其间所有系统电路均被供电到Vcc、存储器装置被启用(CEB被选择)且所述存储器装置正由MCU125存取的“活动”状态210。在所描绘的示范性实施例中，在处于活动状态210时，在从MCU125接收到刷新命令之后或在存储器装置150内部发生触发事件之后，存储器装置150即刻执行基于ECC的存储器刷新215，而非密集有裕度的刷新(例如，存储器刷新205)。如本文中别处进一步描述，相比于全芯片存储器刷新205，基于ECC的存储器刷新215是对照读取电平阈值执行且不如有裕度的存储器刷新205密集，因为仅刷新经错误校正的存储器单元(例如，在ppm电平下)。存储器刷新215诱发非常小的或不诱发存储器等待时间。在某些实施例中，在处于活动状态210时，基于ECC的存储器刷新215也可经暂停以服务MCU的存储器存取请求。
在“备用”状态220中，不启用存储器装置150(CEB未被选择)且MCU125未在存取存储器装置150，然而，所有系统电路均保持被供电到Vcc。在特定实施例中，由于备用状态220可取决于存储器装置150的备用到活动规格而具有相对短的持续时间，因此存储器装置150经配置以在存储器装置150处于备用状态220时执行基于ECC的存储器刷新215(MCU命令激活或自激活)。然而，如图2中所图解说明，作为可施行或可不施行的选项(如在图2中由虚线表示)，在存储器装置150处于备用状态220时，可在存储器装置150从MCU125接收到刷新命令之后即刻执行全芯片存储器刷新235，而非基于ECC的存储器刷新215。如先前所述，存储器刷新215可响应于由MCU125发出的刷新暂停命令而暂停。类似地，如果将在备用状态220期间执行存储器刷新235，那么所述刷新算法也可响应于回到活动状态210的状态转变或经由来自MCU125的暂停命令而暂停(在此情况下存储器刷新205也将如此)。对于可暂停刷新实施例，存储器装置150可在(举例来说)响应于由MCU125发出的“重新开始”命令而返回到备用状态之后即刻继续暂停刷新。
在“系统关断”状态230中，系统101的大部分电路被掉电，举例来说，处于DPD状态。在系统关断状态230中，存储器装置150保持(举例来说)通过蓄电池105供电到Vcc。在特定实施例中，MCU125也保持供电到Vcc。对于示范性实施例，可将系统接通信号130反相以识别“系统关断”状态。在示范性实施例中，到系统关断状态230的转变触发与在进入系统接通状态201之后即刻执行的存储器刷新205大致相同的全芯片存储器刷新235。存储器刷新235最适用于其中系统101可在进入系统接通状态201之后在执行存储器刷新205之前即刻被掉电达其间存储器装置150可经历保持失败的延长时间周期的应用。与系统关断状态230不同，在“掉电”状态240中，系统101的所有电路(包括存储器装置150及MCU125)均被掉电到0V。
图3是依据图2中所描绘的系统状态及依据系统温度执行的存储器刷新操作的实例。在图3中所描绘的示范性实施例中，系统101用于其中温度可针对非易失性存储器装置150进入到扩展范围的汽车应用中。在图3中，温度轴301与系统温度315对准于存储器刷新轴302上且依据由时间轴303表示的时间呈现刷新事件。
在时间305处，系统101进入系统接通状态201(例如，致动汽车点火以开动发动机)，且作为响应，执行全芯片存储器刷新205。接着，所述系统转变到活动状态210且随着汽车发动机运转，系统温度315从周围温度增加到大约125℃。在处于活动状态210时，执行单个基于ECC的刷新215且在时间310处进入系统关断状态230(例如，致动汽车点火以关闭所述发动机)。在此实例中，汽车发动机运转达介于时间305与时间310之间的持续时间且可能知道此持续时间将必定小于针对所述操作温度的最小内在存储器保持时间320。举例来说，汽车的再加油要求可将时间305与时间310之间的持续时间限制为小于12个小时，借此界定存储器装置的最小内在保持320。在时间310处关闭发动机之后，所述系统进入系统关断状态230，从而触发系统关断全芯片刷新235A。随着汽车发动机在时间310处关闭，系统温度315在不存在主动冷却的情况下继续上升达一周期。响应于增加的系统温度315，重复性全芯片刷新235B以取决于温度315的存储器刷新频率在处于系统关断状态时继续(命令激活或自激活)。最后，在系统返回到周围温度之后，全芯片刷新速率的频率达到例如基于计时器102触发的超低频率，直到系统进入断电状态240或返回到系统接通状态201为止。
图4A是图解说明根据本发明的实施例的存储器装置150中的某些组件的方块图。参考图4A，存储器装置150包括布置在若干行及列中且组织在彼此在结构上相同的多个分区460内的多个页465中的数据单元阵列455。可在单个读取操作中读取每一页465的所有单元。在示范性实施例中，阵列455中的单元中的每一者为含有相变材料的相变存储器单元，如图7中进一步描绘。
每一分区460包括错误校正模块(ECC)480。存储于阵列455中的数据根据已知错误校正码而编码且包括存储于奇偶单元中的奇偶位。将从阵列455检索的数据发送到错误校正模块480。可同时读取数据单元及奇偶单元。错误校正电平可取决于实施方案而变化，然而在示范性实施例中，错误校正模块480经配置以恢复每一页465的读取数据中的单个位错误。
存储器装置150包括SRAM高速缓冲存储器495，SRAM高速缓冲存储器495经由总线471中的高速缓冲存储器数据耦合到阵列455以在基于ECC的存储器刷新215期间从阵列455中读取数据。SRAM高速缓冲存储器495的大小可取决于实施方案而变化，但通常将介于从一个页多达N个页(即，等于全分区460的大小)的范围。SRAM高速缓冲存储器495及阵列455耦合到分区/高速缓冲存储器多路复用器(mux)490。分区/高速缓冲存储器多路复用器490依据由刷新控制器488发出的刷新启用信号482及依据待在读取操作期间读取的阵列455中的单元的地址是否与正刷新的那些单元的地址(其存储于地址寄存器487中)匹配而在高速缓冲存储器495与阵列455之间进行选择。分区/高速缓冲存储器多路复用器490进一步耦合到数据总线489(其耦合到分区460)以收集从阵列455的数据单元读出的数据。经由数据输出总线498从存储器装置150中读出来自高速缓冲存储器495或阵列455的数据。经由耦合到分区460的总线401中的数据提供待在编程操作期间存储于存储器阵列455中的数据。分区/高速缓冲存储器多路复用器490经由复制回总线497耦合到总线401中的数据以允许将从SRAM高速缓冲存储器495读取的数据在基于ECC的存储器刷新215期间复制回到分区460。
刷新控制器488管理存储器装置150的存储器刷新操作。刷新控制器488经由存储器装置I/O接口而经由刷新命令总线483耦合到MCU125且对由MCU125发出的刷新激活、刷新暂停及刷新重新开始命令做出响应。在某些实施例中，刷新控制器488可进一步包括用于响应于来自内部计时器484的输出或响应于来自温度传感器485的输出而触发存储器装置150的自激活刷新(例如，在不存在来自MCU125的命令的情况下起始刷新操作)的逻辑。当然，温度传感器485也可位于存储器装置150外部且由MCU125用于向刷新控制器488发出刷新命令的目的。
耦合到刷新控制器488的刷新旗标寄存器486存储由刷新控制器488用来管理存储器刷新操作的刷新状态旗标位。示范性状态旗标包括但无需限于“芯片繁忙”、“刷新正在进行”及“需要刷新”。所述刷新旗标位中的一者或一者以上可在任何存储器存取之前由MCU125读取。MCU125也可响应于读取所述刷新旗标状态位而发出刷新命令(例如，激活、暂停、重新开始)以根据系统需要来修改刷新状态。还耦合到刷新控制器488的地址寄存器487存储阵列455的已刷新及/或尚未刷新的地址。在特定实施例中，将阵列455中的已刷新的存储器单元的子组的最后地址存储于地址寄存器487中。
如此项技术中已知，每一分区460包括用于数据单元的读取/编程电路及行解码(Y多路复用器)电路且为了简明起见未展示于图4A中。分区460还包括由专用电路产生的读取参考电流、电压或电阻电平，所述专用电路可包括参考单元481，所述参考单元除在常规数据读出期间所采用的读取电平参考电平以外还包括在全芯片刷新期间所采用的一个或一个以上有裕度的参考电平R1、R2等等。在图4A中所描绘的示范性实施例中，存储器装置150进一步包括用于直接存取高速缓冲存储器495的高速缓冲存储器Y多路复用器470及高速缓冲存储器感测电路475。重复用于高速缓冲存储器495的Y多路复用器及感测电路给存储器装置150提供读取同时刷新(RWR)功能性以实现在基于ECC的刷新期间的最小存储器等待时间。对于此实施例，如图4B中进一步图解说明，所述存储器阵列页经由额外高速缓冲存储器感测放大器476耦合到总线471中的高速缓冲存储器数据且经由感测放大器474耦合到分区/高速缓冲存储器多路复用器490。当待读取的存储器地址落在正刷新的地址范围(例如，页465<1>)内时，启用“经刷新地址”信号以进行从高速缓冲存储器495的直接读取。当待读取的地址不在正刷新的地址范围(例如，除高速缓冲存储器页465<1>以外的任何页465)内时，启用“未经刷新地址”信号且借助分区/高速缓冲存储器多路复用器490经由阵列数据输出489输出输出。举例来说，经刷新地址及未经刷新地址信号可由刷新控制器488提供。
图5描绘图解说明在全芯片刷新205(235)期间由存储器装置执行的特定操作的方法500的流程图。响应于以下而起始方法500：在操作505处检测到到系统接通状态201的转变及/或在操作505处检测到到系统关断状态230的转变。在进一步实施例中，除响应于进入这些状态中的一者而开始方法500以外，也可响应于以下而起始方法500：在存储器装置150处于系统关断状态230时在操作507处发生自激活刷新事件(例如，依据温度传感器485及计时器484中的一者或一者以上且如图3中所例示)；或在操作508处从MCU125接收到刷新命令(例如在处于备用状态220时经由命令接口135发送的“刷新激活”或“刷新重新开始”)。在起始方法500之后，可即刻设定刷新旗标寄存器486中的状态位以指示刷新正在进行。
在操作510处，对照有裕度的刷新参考读取来自阵列455的数据。所述有裕度的刷新参考电平处于比在存储器装置150的正常操作期间的读取电平更严格的阈值。举例来说，对于其中读取需要电流感测且经偏置单元的读取电平为7μA的PCM阵列，在操作510处采用的逻辑0的有裕度的读取参考电平(Iv0)针对同一单元偏置为2μA。除校正保持错误以外，也可在操作510处采用逻辑1的有裕度的阈值来寻址单元漂移。在特定实施例中，将设定为低于读取电平参考电平(R)的第一有裕度的电平的有裕度的读取参考电平(R1)存储于参考单元481(图4A)中。在进一步实施例中，将设定为高于读取电平参考电平(R)的第二有裕度的电平的有裕度的读取参考电平(R2)存储于参考单元481中(例如，用于校正漂移)。
如果存储器未通过有裕度的读取电平，那么将单元状态确定为不正确的且方法500继续进行以在操作512处借助单元电平编程将单元刷新到所述有裕度的电平。举例来说，在PCM装置中，将在单元编程操作512处对未通过逻辑0的有裕度的读取参考电平R1的单元进行“复位”。当存储器单元通过所述有裕度的读取电平时或在已刷新未通过单元之后，方法500通过在操作517处使地址递增且返回到读取操作510来继续阵列扫描。循环通过存储器装置150中的所有单元直到方法500在已读取所述阵列中的最后单元或已接收到刷新暂停命令时结束为止。在操作515处存储最后检验单元的地址。举例来说，如先前所述，在处于备用状态220时执行全芯片刷新235的实施例可能需要在存储器装置被启用且返回到活动状态210之后即刻暂停全芯片刷新235。接着，刷新扫描可在后续刷新循环之后即刻在所存储位置处继续。举例来说，可经由操作505到508再次起始方法500。
图6A图解说明图解说明根据实施例在基于ECC的刷新期间由存储器装置执行的方法600的特定操作的流程图。在处于活动状态210或任选地备用状态220时，可响应于以下而起始方法600：操作607处的自激活刷新触发(例如，依据温度传感器485及计时器484中的一者或一者以上)；或在操作608处从MCU125接收到刷新命令(例如，“刷新激活”或“刷新重新开始”)，其中的每一者致使将开始地址加载到地址寄存器487中。起始方法600设定刷新旗标寄存器486中的状态位以指示刷新正在进行。
在操作609处，读取存储于地址寄存器487中的地址以确定待扫描的第一地址。在操作610处，将在从地址寄存器487读取的地址处开始的阵列455的子组读取到SRAM高速缓冲存储器495中(例如，经由总线471中的高速缓冲存储器数据)。一次读取的子组的大小随实施方案而变化且取决于高速缓冲存储器的大小，其中较大的高速缓冲存储器大小需要更多的时间来填充且可能招致较大的等待时间周期。读取操作610是对照所述读取电平而非有裕度的参考电平执行且发送到ECC模块480。取决于由ECC模块480提供的错误校正电平，可校正读取到高速缓冲存储器495中的子组的一个或一个以上位。在示范性实施例中，读取到高速缓冲存储器495中的阵列455的子组为一个页且ECC模块480校正每一页465的一个错误位。
如果发生对一位的错误校正，那么在操作615处，将经校正位存储到高速缓冲存储器495。在操作620处，设定刷新旗标寄存器486以识别由于校正而需要对阵列子组的刷新且拟将高速缓冲存储器495复制回到阵列455中。在填充所述高速缓冲存储器之后，接着确定是否发出刷新暂停命令。如此，暂停命令将在读取一个子组之后有效。举例来说，当读取单个存储器PCM单元页时，暂停命令将在大约50ns(将128b读取到高速缓冲存储器495中的时间)内有效。如果刷新被暂停，那么方法600随着状态位在操作645处被更新而退出以指示存储器可供MCU125用来存取阵列(例如，写入存取)。
如果刷新未被暂停，那么做出到从阵列455填充高速缓冲存储器495的时间为止是否已将新位写入到高速缓冲存储器495的确定。由于操作615处的错误校正及到高速缓冲存储器495的新数据直接写入(如参考图6B进一步描述)而在高速缓冲存储器495中的新位可通过刷新旗标寄存器486来识别。如果存在新位，那么在操作622处，将高速缓冲存储器495复制回到存储器阵列455中以完成对读取到高速缓冲存储器495中的单元子组的刷新。接着在操作625处清除刷新旗标。接着，做出在操作610处所读取的最后单元子组是否包括阵列455的最后地址的确定。如果不包括，那么方法600在操作640处使地址寄存器递增且返回到读取操作610。如果已到达存储器单元地址范围的末尾，那么方法600完成，其中地址寄存器487经复位使得在起始后续扫描之后可即刻将阵列455的新子组的开始地址加载到地址寄存器487中。在操作645处更新状态位以指示存储器可供MCU125用来存取阵列。
图6B图解说明图解说明由存储器装置150执行以促进在处于活动状态时执行的基于ECC的存储器刷新(即，RWR)期间的存储器读取的方法650的特定操作的流程图。方法650在操作651处开始，其中MCU125检查存储器装置150的状态位。如果刷新状态位指示刷新未正在发生，那么对阵列455的读取/编程在操作652处继续进行。然而，如果刷新正在发生，那么将正存取的地址范围与存储于地址寄存器487中的地址进行比较。如果所述地址范围确实匹配，那么在操作670处直接从高速缓冲存储器495读取数据或在操作660处将数据直接写入到高速缓冲存储器495。当将数据直接写入到高速缓冲存储器495时，在操作665处设定刷新旗标以确保将高速缓冲存储器495复制回到所述阵列。
如果所述地址范围不匹配(例如，至少一个位地址在正刷新的子组之外)，那么在操作652处将数据读取/编程到阵列455。当将此些读取/重新编程操作寻址到页465而非存储于高速缓冲存储器495中的页(例如，页465<0>)时，可在任选操作655处暂停刷新操作以给MCU125存储器存取提供小的等待时间。如果硬件支持读取同时刷新及/或编程同时刷新功能，那么方法600可继续而不在操作655处暂停刷新以提供基本上为零的等待时间。在图4A及图4B中所描绘的示范性实施例中，存储器装置包括重复的高速缓冲存储器感测电路475及高速缓冲存储器Y多路复用器电路470，使得可从分区460的除读取到高速缓冲存储器中的子组(例如，页465<0>)中的单元以外的单元读取数据同时对所高速缓存子组(例如，页465<1>)的刷新继续。在其它实施例中，写入电路也可在分区460与高速缓冲存储器495之间重复以允许对分区460中的除读取到高速缓冲存储器495中的子组(例如，页465<0>)中的单元以外的单元的重新编程同时对所高速缓存子组(例如，页465<1>)的刷新继续。
图7展示PCM阵列805。在此实施例中，PCM阵列805充当图4A中所描绘的存储器阵列分区460。每一PCM单元包括周期表的称作硫属化物或硫属材料的VI族元素(例如Te或Se)的合金。硫属化物可有利地用于相变存储器单元中以提供数据保持且甚至在从非易失性存储器移除电力之后也保持稳定。以相变材料(如Ge2Sb2Te5)为例，展现具有适用于存储器存储的相异电特性的两个相或两个以上相。
PCM阵列805包括各自具有选择器装置及存储器元件的存储器单元。尽管将所述阵列图解说明为具有双极选择器装置，但替代实施例可使用CMOS选择器装置或二极管。通过使用此项技术中已知的任何方法或机制，可在非晶状态与结晶状态中间的不同状态之间电切换硫属材料，借此产生多电平存储能力。因此，PCM阵列805的单元可以每单元单位模式或每单元多位模式操作。
为了更改存储器材料的状态或相，此实施例图解说明大于存储器选择装置的可施加到存储器单元的阈值电压的编程电压电位。电流流过存储器材料并产生改变电特性且更改存储器材料的存储器状态或相的热量。以实例方式，在写入操作中将相变材料加热到高于900℃的温度将相变材料置于其熔化温度(TM)之上。接着，快速冷却将相变材料置于称作其中所存储数据可具有“1”值的复位状态的非晶状态中。
另一方面，为了将存储器单元从复位编程到设定，将局部温度提升到高于结晶温度(Tx)达相对较长的时间以使得结晶能够完成。因此，可通过设定将被允许穿过单元的电流的振幅及脉冲宽度来编程所述单元。
在读取操作中，选择位线(BL)及字线(WL)并向选定存储器单元提供外部电流。为了读取硫属化物存储器装置，感测由不同装置电阻产生的电流差。
图8展示其中磁性存储元件由位于行与列线的相交点处的两个铁磁板形成且由磁性隧道结(MTJ)装置选择的MRAM阵列905。在此实施例中，MRAM阵列715充当图4A中所描绘的存储器阵列分区460。对于此实施例，沿一个方向赋予行线的电流致使对MRAM单元操作的磁场朝向特定状态偏置所述MRAM单元。因磁性隧道效应，存储器单元的电阻基于所述两个板中的场的定向而改变。
可使用多种手段将数据写入到存储器单元。在最简单的手段中，每一单元处于彼此呈直角布置于所述单元上面及下面的一对写入线之间。当使电流传递穿过所述写入线时，在结处形成感应磁场，可写入板拾取所述磁场。可使用此项技术中已知的其它方法(例如，双态切换模式、自旋扭矩转移(STT)或自旋转移切换、自旋对准(“极化”))来直接给域加扭矩。
通过测量存储器单元的电阻来完成读取存储于所述单元中的数据。通过为将从供应线穿过特定单元的电流切换到接地的相关联晶体管供电来选择所述单元。因磁性隧道效应，所述单元的电阻因两个板中的场的定向而改变。通过测量所得电流，确定选定单元内部的电阻，并由此确定可写入板的极性。
因此，已揭示状态相依非易失性存储器刷新的系统及方法。虽然以特定于结构特征或方法动作的语言描述了本发明的实施例，但应理解，本发明界定于所附权利要求书中且未必限于所描述的特定特征或实施例。

Claims (17)

1.一种刷新非易失性存储器装置中的存储器单元阵列的方法，所述方法包含：
依据系统状态识别符来执行第一刷新及第二刷新，其中执行所述第一刷新进一步包含：
对照第一刷新参考电平读取所述存储器单元阵列的单元并重新编程未通过的那些单元；且
其中所述第二刷新的所述执行进一步包含：
对照不同于所述第一刷新参考电平的第二刷新参考电平读取所述存储器单元阵列的单元并重新编程存储通过错误校正编码算法校正的数据的那些单元，其中在转变到系统接通状态之后即刻执行所述第一刷新，且其中在活动状态期间执行所述第二刷新，在处于所述活动状态时通过存储器控制器单元启用并存取所述存储器装置，且所述系统接通状态为介于其中系统电路正被加电的通电状态与所述活动状态之间的使所有电路被供电的转变状态。
2.根据权利要求l所述的方法，其进一步包含对照读取参考电平从来自所述存储器装置中的所述存储器单元阵列读取数据，其中在所述第一刷新参考电平与所述读取参考电平之间存在一裕度，且其中所述第二刷新参考电平等于所述读取参考电平。
3.根据权利要求l所述的方法，其中以随所述存储器装置的温度变化的频率重复执行所述第一刷新及第二刷新中的至少一者。
4.一种刷新非易失性存储器装置中的存储器单元阵列的方法，所述方法包含：
依据系统状态识别符来执行第一刷新及第二刷新，其中执行所述第一刷新进一步包含：
对照第一刷新参考电平读取所述存储器单元阵列的单元并重新编程未通过的那些单元；且
其中所述第二刷新的所述执行进一步包含：
对照不同于所述第一刷新参考电平的第二刷新参考电平读取所述存储器单元阵列的单元并重新编程存储通过错误校正编码算法校正的数据的那些单元；
从存储器单元的第一子组读取数据；
对从存储器单元的所述第一子组读取的所述数据应用所述错误校正算法；
将所述经错误校正的数据写入到易失性高速缓冲存储器中；且
其中所述编程包含将所述经错误校正的数据从所述高速缓冲存储器复制回到存储器单元的所述第一子组中；
在执行所述第二刷新时接收从所述存储器装置中读出数据位的系统请求；
如果数据位地址在不同于存储器单元的所述第一子组的存储器单元的第二子组中，那么从所述存储器单元阵列中读出所述数据位；以及
如果所述数据位地址在存储器单元的所述第一子组中，那么从所述高速缓冲存储器中读出所述数据位。
5.根据权利要求4所述的方法，其中所述从所述存储器单元阵列中读出数据位是用第一感测电路进行，且其中所述从所述高速缓冲存储器中读出所述数据位是用第二感测电路进行。
6.根据权利要求4所述的方法，其中所述存储器单元包含相变存储器单元，其中所述易失性高速缓冲存储器由SRAM单元组成，其中存储器单元的所述第一子组由存储器分区中的第一存储器单元页组成，且其中存储器单元的所述第二子组由所述存储器分区中的第二存储器单元页组成。
7.一种非易失性存储器装置，其包含：
存储器单元阵列；
刷新控制器，其经配置以依据系统状态识别符来执行第一刷新及第二刷新，其中执行所述第一刷新进一步包含：
对照第一刷新参考电平读取所述阵列的单元并重新编程未通过的那些单元；且其中所述第二刷新的所述执行进一步包含：
对照不同于所述第一刷新参考电平的第二刷新参考电平读取所述阵列的单元并重新编程存储通过错误校正编码算法校正的数据的那些单元；
高速缓冲存储器，其用以存储响应于所述刷新控制器起始所述第二刷新而读出的来自存储器单元的第一子组的数据；
错误校正编码模块，其用以对从存储器单元的所述第一子组读取的所述数据进行错误校正；
旗标位寄存器，其用以响应于对从存储器单元的所述第一子组读取的所述数据的错误校正而存储旗标值；及
多路复用器，其耦合到所述高速缓冲存储器及所述阵列以响应于所述旗标值而将所述经错误校正的数据从所述高速缓冲存储器复制回到存储器单元的所述第一子组。
8.根据权利要求7所述的非易失性存储器装置，其进一步包含：
第一感测电路，其耦合到所述阵列；
第二感测电路，其耦合到所述高速缓冲存储器；及
感测电路选择器，其耦合到所述第一及第二感测电路中的每一者且可操作以依据待从所述存储器装置读出的地址来选择所述第一及第二感测电路中的一者，其中所述第二感测电路是响应于所述地址在存储器单元的所述第一子组内而选择的。
9.根据权利要求8所述的非易失性存储器装置，其中所述第一感测电路是响应于所述地址在与存储器单元的所述第一子组相同的存储器分区中的存储器单元的第二子组内而选择的。
10.根据权利要求9所述的非易失性存储器装置，其中所述存储器单元包含相变存储器单元，其中所述高速缓冲存储器包含SRAM高速缓冲存储器，其中存储器单元的所述第一子组包含第一存储器单元页，存储器单元的所述第二子组包含第二存储器单元页，且其中所述错误校正编码模块经配置以校正所述第一存储器单元页中的一个数据位错误。
11.根据权利要求7所述的非易失性存储器装置，其中所述刷新控制器经配置以响应于经由所述存储器装置的命令接口从所述存储器装置的外部接收的命令而暂停所述第二刷新的所述执行。
12.根据权利要求7所述的非易失性存储器装置，其中所述非易失性存储器装置进一步包含：
刷新计时器及指示存储器装置温度的温度传感器，其耦合到所述刷新控制器，其中所述刷新控制器经配置而以随所述温度传感器变化的频率执行所述第一或第二刷新。
13.一种刷新非易失性存储器装置中的存储器单元阵列的系统，其包含：
存储器控制器单元；
非易失性存储器装置，其耦合到所述存储器控制器单元，其中
所述存储器装置经配置以依据系统状态识别符来执行第一刷新及第二刷新，其中执行所述第一刷新进一步包含：
对照第一刷新参考电平读取所述存储器单元阵列的单元并重新编程未通过的那些单元；且
其中所述第二刷新的所述执行进一步包含：
对照不同于所述第一刷新参考电平的第二刷新参考电平读取所述存储器单元阵列的单元并重新编程存储通过错误校正编码算法校正的数据的那些单元；
高速缓冲存储器，其用以存储响应于所述存储器装置起始所述第二刷新而读出的来自存储器单元的第一子组的数据；
错误校正编码模块，其用以对从存储器单元的所述第一子组读取的所述数据进行错误校正；
旗标位寄存器，其用以响应于对从存储器单元的所述第一子组读取的所述数据的错误校正而存储旗标值；及
多路复用器，其耦合到所述高速缓冲存储器及所述存储器单元阵列以响应于所述旗标值而将所述经错误校正的数据从所述高速缓冲存储器复制回到存储器单元的所述第一子组。
14.根据权利要求13所述的系统，其进一步包含在所述存储器装置及所述存储器控制器单元的外部的多个电路，且其中所述存储器装置经配置以响应于所述系统状态识别符指示所述多个外部电路己被掉电而执行所述第一刷新。
15.根据权利要求13所述的系统，其中所述存储器控制器单元经配置以在存取所述存储器单元阵列之前读取所述存储器装置的刷新状态寄存器位。
16.根据权利要求15所述的系统，其中所述存储器控制器单元经配置以在所述刷新状态寄存器位指示存储器刷新正在发生的情况下向所述存储器装置发出刷新暂停命令，且其中所述存储器装置经配置以响应于从所述存储器控制器单元接收到所述刷新暂停命令而暂停所述存储器刷新。
17.根据权利要求13所述的系统，其中所述存储器装置进一步经配置以在所述存储器控制器单元被掉电时基于内部温度传感器来执行所述第一刷新。
CN200980163283.9A 2009-12-02 2009-12-02 用于非易失性存储器的刷新架构及算法 Active CN102834870B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000541 WO2011067795A1 (en) 2009-12-02 2009-12-02 Refresh architecture and algorithm for non-volatile memories

Publications (2)

Publication Number Publication Date
CN102834870A CN102834870A (zh) 2012-12-19
CN102834870B true CN102834870B (zh) 2016-03-30

Family

ID=41720577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980163283.9A Active CN102834870B (zh) 2009-12-02 2009-12-02 用于非易失性存储器的刷新架构及算法

Country Status (7)

Country Link
US (4) US9070473B2 (zh)
JP (1) JP5549956B2 (zh)
KR (1) KR101649395B1 (zh)
CN (1) CN102834870B (zh)
DE (1) DE112009005413B4 (zh)
TW (1) TWI505275B (zh)
WO (1) WO2011067795A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US10058948B2 (en) 2010-12-29 2018-08-28 Illinois Tool Works Inc. Weld cell system with communication
JP5853906B2 (ja) * 2012-08-24 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9117518B2 (en) * 2012-12-21 2015-08-25 Flashsilicon Incorporation Non-volatile register and non-volatile shift register
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
KR102055375B1 (ko) 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9536626B2 (en) 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
US9601189B2 (en) * 2013-04-24 2017-03-21 Hewlett Packard Enterprise Development Lp Representing data using a group of multilevel memory cells
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
TWI490870B (zh) * 2013-08-06 2015-07-01 Silicon Motion Inc 資料儲存裝置及其資料維護方法
CN104346236B (zh) 2013-08-06 2018-03-23 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US9208847B2 (en) 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
DE102014208609A1 (de) * 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
WO2015179730A1 (en) * 2014-05-22 2015-11-26 Tk Holdings Inc. Systems and methods for shielding a hand sensor system in a steering wheel
DE112015002601T5 (de) 2014-06-02 2017-05-04 Tk Holdings Inc. Systeme und Verfahren zum Drucken von Sensorschaltkreisen auf eine Sensormatte für ein Lenkrad
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US10008286B2 (en) * 2014-11-07 2018-06-26 Elwha Llc Self-testing data storage devices and methods
US9612908B2 (en) 2015-02-20 2017-04-04 Qualcomm Incorporated Performing memory data scrubbing operations in processor-based memory in response to periodic memory controller wake-up periods
US10801540B2 (en) 2015-04-17 2020-10-13 Enduralock, Llc Locking mechanisms with deflectable lock member
US9384795B1 (en) * 2015-04-29 2016-07-05 Qualcomm Incorporated Fully valid-gated read and write for low power array
US9836349B2 (en) * 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
US20170126249A1 (en) * 2015-10-30 2017-05-04 Intel Corporation Temperature dependent multiple mode error correction
US10049006B2 (en) 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US9823964B2 (en) 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US9880900B2 (en) 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10336361B2 (en) 2016-04-04 2019-07-02 Joyson Safety Systems Acquisition Llc Vehicle accessory control circuit
KR102493820B1 (ko) 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
JP6697360B2 (ja) 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
JP2018049672A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 メモリシステムおよびプロセッサシステム
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10163502B2 (en) * 2016-12-30 2018-12-25 Intel Corporation Selective performance level modes of operation in a non-volatile memory
JP2018147544A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
JP6765331B2 (ja) 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
JP2018163709A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
US10297304B1 (en) * 2017-11-12 2019-05-21 Nanya Technology Corporation Memory device and operating method thereof
KR102467075B1 (ko) * 2017-11-13 2022-11-11 삼성전자주식회사 메모리 장치 및 그의 리클레임 방법
US10446246B2 (en) * 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
KR20200000904A (ko) * 2018-06-26 2020-01-06 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이를 포함하는 반도체 시스템 및 이의 동작 방법
US10734071B2 (en) 2018-12-13 2020-08-04 Western Digital Technologies, Inc. Multi-level cell programming using optimized multiphase mapping with balanced Gray code
KR102651129B1 (ko) 2018-12-21 2024-03-26 삼성전자주식회사 메모리 장치의 데이터 재기입 방법, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 컨트롤러의 제어 방법
US11133067B2 (en) 2019-03-08 2021-09-28 Western Digital Technologies, Inc. Multi-phased programming with balanced gray coding
US10867655B1 (en) * 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
KR20210046252A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20210103701A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US11481273B2 (en) * 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability
US11972812B2 (en) 2021-12-13 2024-04-30 Sandisk Technologies Llc Non-volatile memory with data refresh based on data states of adjacent memory cells
US20230207003A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Refresh of Neighboring Memory Cells Based on Read Status

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511020A (en) * 1993-11-23 1996-04-23 Monolithic System Technology, Inc. Pseudo-nonvolatile memory incorporating data refresh operation
US5606532A (en) * 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
JPH0927199A (ja) * 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
JPH09204367A (ja) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
JPH09320300A (ja) * 1996-05-28 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
JP3018249B1 (ja) * 1999-02-17 2000-03-13 阪神エレクトリック株式会社 デ―タ保全装置およびデ―タ保全方法
DE60015770T2 (de) * 1999-08-23 2005-12-08 Micron Technology, Inc. Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
JP2005135488A (ja) * 2003-10-29 2005-05-26 Toshiba Corp 半導体記憶装置
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7460394B2 (en) 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
EP1843356A1 (en) * 2006-04-03 2007-10-10 STMicroelectronics S.r.l. Method and system for refreshing a memory device during reading thereof
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
US7679980B2 (en) 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US7561465B2 (en) 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
US8060798B2 (en) * 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP5228472B2 (ja) * 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US9977615B2 (en) * 2015-09-28 2018-05-22 Qualcomm Incorporated Smart refresh of data on flash devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462038A (zh) * 2001-05-31 2003-12-17 株式会社半导体能源研究所 非易失存储器及其驱动方法

Also Published As

Publication number Publication date
US10074419B2 (en) 2018-09-11
JP2013513195A (ja) 2013-04-18
JP5549956B2 (ja) 2014-07-16
TW201145287A (en) 2011-12-16
US10311951B2 (en) 2019-06-04
TWI505275B (zh) 2015-10-21
WO2011067795A1 (en) 2011-06-09
DE112009005413T5 (de) 2012-10-18
US20150302924A1 (en) 2015-10-22
US9070473B2 (en) 2015-06-30
US9646689B2 (en) 2017-05-09
KR20120104276A (ko) 2012-09-20
CN102834870A (zh) 2012-12-19
DE112009005413B4 (de) 2018-11-29
US20130003451A1 (en) 2013-01-03
US20170243644A1 (en) 2017-08-24
KR101649395B1 (ko) 2016-08-19
US20180366189A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN102834870B (zh) 用于非易失性存储器的刷新架构及算法
KR101563482B1 (ko) 스케줄링된 검증을 보류하는 비휘발성 기록 버퍼 데이터 유지
US7907441B2 (en) Data management method and mapping table update method in non-volatile memory device
CN101154444B (zh) 相变存储器件及相关编程方法
CN101887350B (zh) 用于存储总线接口的pcm存储器
CN102467976A (zh) 存储器写入错误校正电路
JP2008192278A (ja) 選択的リフレッシュ動作を含む抵抗メモリ
CN104919434A (zh) 用于在固态驱动器中进行较低页数据恢复的系统和方法
CN104538061A (zh) 用于修复磁存储器中的复位错误的方法
US20100318733A1 (en) Memory system performing refresh operation
CN102884581A (zh) 存储器中的写入能量保存
US20150255150A1 (en) Memory device with memory buffer for premature read protection
CN107919151A (zh) 存储器器件及其操作方法，以及存储器系统
US9507710B2 (en) Command execution using existing address information
CN115705872A (zh) 触发对非易失性存储器的刷新
US20230325273A1 (en) Managing error-handling flows in memory devices
US11798646B2 (en) Systems and methods for monitoring and managing memory devices
US20240071528A1 (en) Managing defective blocks during multi-plane programming operations in memory devices
US20230267986A1 (en) Two-stage voltage calibration upon power-up of memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant