TWI505275B - 應用於非揮發性記憶體之再新架構及演算法 - Google Patents

應用於非揮發性記憶體之再新架構及演算法 Download PDF

Info

Publication number
TWI505275B
TWI505275B TW099140451A TW99140451A TWI505275B TW I505275 B TWI505275 B TW I505275B TW 099140451 A TW099140451 A TW 099140451A TW 99140451 A TW99140451 A TW 99140451A TW I505275 B TWI505275 B TW I505275B
Authority
TW
Taiwan
Prior art keywords
memory
memory cell
renewed
memory device
data
Prior art date
Application number
TW099140451A
Other languages
English (en)
Other versions
TW201145287A (en
Inventor
Ferdinando Bedeschi
Roberto Gastaldi
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201145287A publication Critical patent/TW201145287A/zh
Application granted granted Critical
Publication of TWI505275B publication Critical patent/TWI505275B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements

Description

應用於非揮發性記憶體之再新架構及演算法
本發明各實施例係在非揮發性記憶體裝置領域之內，且更特定而言係關於對相變記憶體裝置之再新。
如已知，相變記憶體(PCM)陣列使用具有在具有相異電特性之兩個相之間改變之性質之一類材料。例如，硫屬化物可自一無序非晶相改變至一有序晶相或多晶相。該兩個相關聯至可感測到且與不同記憶體狀態相關聯之明顯不同電阻率值。特定而言，一相變記憶體胞可界定為當在適當偏置下，傳導一可偵測電流時「設定」(例如，一通常與一邏輯狀態「1」相關聯之條件)，且當在相同偏置下，傳導一低得多的電流時「重設」(例如，邏輯狀態「0」)。
相變可藉由升高溫度來獲得。若使相變材料保持在結晶溫度(例如，超過約200℃)下達一足夠的時間長度，則出現成核。若一系統應用將一PCM陣列曝露至接近結晶溫度之周圍溫度達一足夠的時間量，則可在對應於非晶狀態之資料被丟失時出現記憶體保持錯誤。此等保持錯誤可排除在沒有一材料改良或一繁重級別的錯誤校正碼(ECC)之情況下將PCM用於高溫應用。舉例而言，諸多汽車應用可針對在苛求應用中以10年，或甚至20年為目標之資料保持指定在超過150℃下之非揮發性。
提供在超過100 C之溫度範圍內之經改良資料保持之PCM記憶體因此係有利的。
本發明之實施例特別指出且清楚主張於說明書之結束部分中。然而，結合附圖閱讀以下詳細說明，可最好地理解本發明之實施例之組織及操作方法二者，連同其目標、特徵及優點。
應瞭解，為簡明及清晰闡釋起見，圖中所圖解說明之元件未必按比例繪製。舉例而言，為清楚起見，該等元件中之某些元件之尺寸可相對於其他元件得到放大。此外，在認為適當之處，參考編號在該等圖之間重複以指示對應或類似元件。
在下文詳細說明中，列舉大量具體細節以提供對本發明之徹底瞭解。然而，熟習此項技術者應瞭解，無需此等具體細節亦可實施其他實施例。在其他例示中，未詳細闡述眾所周知之方法、程序、組件及電路，以便不模糊本發明。此外，下文詳細說明中之某些部分係以演算法及對電腦記憶體內之資料位元或二進制數位信號之操作之符號表示形式呈現。此等演算法描述及表示形式可係熟習此項技術者用來向其他熟習此項技術者表達其工作之實質之技術。
一演算法在此處且通常被視為一導致一所期望結果之自相容動作或操作序列。此等包括對物理量之物理操縱。通常(儘管未必盡然)，此等量採取能夠儲存、傳送、組合、比較及以其他方式操縱之電信號或磁信號形式。已證實，主要出於常用之原由，有時方便地將該些信號稱作位元、值、元素、符號、字元、項、數字或諸如此類。然而，應理解，所有此等及類似項皆應與適當之物理量相關聯，且僅作為應用於此等物理量之方便標籤。
除非另有具體說明，如根據下文說明易知，應瞭解，貫穿於說明書說明利用諸如「處理」、「計算」、「運算」、「判定」或諸如此類之措詞係指電腦或計算系統、或類似電子計算裝置之作用及/或處理程序，其將在該計算系統之暫存器及/或記憶體內表示為物理量(例如電子量)之資料操縱及/或變換成類似地在該計算系統之記憶體、暫存器或其他此類資訊儲存、傳輸或顯示裝置內表示為物理量之其他資料。
本發明之實施例可包括用於實行本文中之操作之設備。一設備可針對所期望之目的來特別地構造，或其可包含一有選擇地由一儲存於該裝置之程式啟動或重組態之通用計算裝置。此一程式可儲存於一儲存媒體上，例如，但不限於，任一類型的磁碟，包括軟磁碟、光碟、光碟唯讀記憶體(CD-ROM)、磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、電可程式化唯記憶體(EPROM)、電可抹除可程式化唯讀記憶體(EEPROM)、磁卡或光卡、或適用於儲存電子指令且能夠耦合至一計算裝置之一系統匯流排之任一類型的媒體。
措詞「經耦合」及「經連接」以及其派生詞可在本文中用來描述組件之間的結構關係。應瞭解，此等措詞並非旨在彼此同義。而是，在特定實施例中，「經連接」可用來指示兩個或兩個以上元件彼此直接物理及/或電接觸。「經耦合」可用來指示兩個或兩個以上元件彼此直接或間接(其之間具有其他介入元件)物理或電接觸，及/或該兩個或兩個以上元件彼此合作或互動(例如，如呈一因果關係)。
本文中闡述用以根據系統狀態及/或根據系統溫度來再新非揮發性記憶體胞之方法及系統。在特定實施例中，一記憶體控制器單元根據不同溫度及不同系統狀態來執行一具有暫止及恢復能力之再新演算法。在某些實施例中，對該非揮發性記憶體實行之再新類型隨系統之狀態而變化以使得在該系統處於一其中系統組件不存取該記憶體之狀態下的同時實行一密集再新而在該系統處於一其中系統組件存取該記憶體之狀態下的同時實行招致小的延遲之再新。可進一步基於系統計時器及溫度針對特定狀態來定製對此等相異再新類型的觸發以向該非揮發性記憶體提供一經擴展操作溫度範圍。雖然本文中所述之特定實施例在相變記憶體(PCM)裝置背景下提供特定詳細，但熟習此項技術者應瞭解，即使PCM裝置之溫度靈敏度可能不存在於其他記憶體技術之裝置中，但本文中所述之此等狀態相關再新方法及系統仍可適合於其他非揮發性記憶體技術，例如MRAM、快閃等等。
圖1係一圖解說明一系統101中之某些組件(包括一非揮發性記憶體裝置150及一記憶體控制器單元(MCU)125)之方塊圖。記憶體裝置150可用於儲存在系統101之操作期間由系統101之一個或多個組件執行之指令，且亦可用於儲存由系統101之一值或多個組件處理或傳送至/自該系統之資料。記憶體裝置150及MCU 125根據本發明之一實施例經組態以根據系統狀態來起始對記憶體裝置150中之非揮發性記憶體胞之再新。由記憶體裝置150起始之再新在本文中稱作「自啟動再新」且由MCU 125起始之再新在本文中稱作「命令啟動再新」。如所示，系統101包括一系統電源供應器單元110，該系統電源供應器單元耦合至一外部電源供應器199，外部電源供應器199可係例如一12V汽車蓄電池或一電力網。系統電源供應器單元110可進一步耦合至一輔助系統蓄電池105，該輔助系統蓄電池可由系統101用於正常系統操作期間或在處於一深度電力下降(DPD)狀態下的同時用於系統維護。舉例而言，可在系統101處於一DPD狀態下的同時對僅由蓄電池105供電之記憶體裝置150實行該等記憶體再新操作中之任一者。在該DPD狀態下，該系統之組件115、120、125等中之任一者可被切斷電源。當MCU 125被切斷電源時，則記憶體裝置150依靠自啟動再新。當MCU 125在一系統DPD狀態下保持被供電時，則記憶體再新可由一自MCU 125發佈之再新命令觸發或經由自啟動再新邏輯由記憶體裝置150本身觸發。
系統101進一步包括用於感測、控制及與處於系統之外部之裝置通信之A/D電路115及I/O電路120。A/D電路115及I/O電路120中之每一者經由一電力匯流排耦合至電源供應器單元110且進一步藉由一個或多個資料匯流排耦合至彼此並經由MCU 125耦合至記憶體裝置150。MCU 125經由一命令介面及資料I/O 135通信耦合至記憶體裝置150。MCU 125亦耦合至一用於週期性地觸發一特定類型的記憶體再新(例如，如根據系統狀態)之計時器102且進一步向記憶體裝置150提供一專用系統開啟/系統關斷信號130以傳送除通常經由一晶片啟用(CEB)選擇判定之現用狀態210及待機狀態220(圖2)以外的狀態資訊。如本文中其他地方所述，系統開啟/系統關斷信號130係用於判定一將在其之後觸發一特定類型的記憶體再新之系統狀態轉變。
圖2圖解說明一圖解說明根據本發明之一實施例一系統之狀態及根據系統狀態實行之非揮發性記憶體再新之狀態圖。如所示，在一開啟電源狀態200下，一系統(例如系統101)之每個電路(包括非揮發性記憶體裝置150)自0V被供電至Vcc。如在此項技術中習用，在開啟電源狀態200期間，系統地將系統101之邏輯閘自一「不關心」狀態帶至一判定性狀態。根據該實施例，可僅在運用一不間斷電源供應器第一次供應Vcc時進入開啟電源狀態200以在此後為系統101供電。
如圖2中進一步展示，隨著所有電路被供電，進入一系統開啟狀態201。在一實施例中，一系統開啟狀態識別符觸發記憶體裝置150以實行記憶體再新205。在一非揮發性裝置(例如，一PCM裝置)背景下，一再新不僅僅係如在一揮發性記憶體裝置(例如，DRAM)中可能實行之一讀取及對所讀取內容之一重寫。而是，一非揮發性裝置再新需要對照一臨限位準之一讀取及對任何未滿足與該臨限位準相關之讀取準則之一位元之再程式化。如本文中其他地方所述，對於記憶體再新205，對照一餘裕參考位準讀取記憶體裝置150之每個記憶體胞且再程式化未通過該餘裕參考位準之記憶體胞中之任一者。全晶片記憶體再新205因此係可根據資料型樣、記憶體胞技術、記憶體裝置架構及大小需要從幾百毫秒(ms)到多達10秒或以上不等之一密集處理程序。
在系統開啟狀態201下，系統101中之所有電路(包括非揮發性記憶體裝置(即，記憶體晶片))皆處於Vcc。通常，在處於系統開啟狀態201下的同時，將不存取記憶體裝置150且因此可實行相對密集的記憶體再新205。為了起始再新205，可藉由傳送至記憶體裝置150之一狀態識別符來將系統開啟狀態201與開啟電源狀態200區別開來。在一項實施例中，一專用「系統開啟」信號130可由記憶體控制器單元(MCU)供應且在接收到系統開啟信號之後，記憶體裝置150可起始記憶體再新205。由於記憶體裝置150經組態以實行多種類型之相異再新，因此「系統開啟」信號130之存在可用來進一步向記憶體裝置150指示欲實行之特定類型之再新(例如，再新205係一全晶片密集再新)而無需MCU 125發佈區分多種類型之再新之再新命令。系統開啟信號亦啟用記憶體裝置150來實行全晶片記憶體再新205作為一由該狀態轉變所觸發之自啟動再新，甚至在沒有由MCU 125經由命令介面135發佈之任何具體「再新」命令的情況下。對於命令啟動或自啟動實施例，在圖2中所圖解說明之實例中，每當系統101轉變至系統開啟狀態201時起始全晶片記憶體再新205。
在替代實施例中，亦可利用晶片啟用(CEB)信號來界定系統開啟狀態201以觸發並指定欲由記憶體裝置150實行之再新類型。舉例而言，CEB應用係一啟用包括非揮發性記憶體之整個系統之主動模式之全局信號。對於具有專用「系統開啟」信號130之實施例，CEB可處於一「選定」狀態或處於「未選定」狀態。在其中僅在第一次供應Vcc時進入開啟電源狀態200之再其他實施例中，只需將系統開啟狀態與一現用狀態及一待機狀態區別開來以指定一密集記憶體再新或一基於ECC、低延遲再新。
圖2進一步圖解說明其間所有系統電路皆被供電至Vcc、該記憶體裝置啟用(CEB選擇)，且該記憶體裝置正由MCU 125存取之一「現用」狀態210。在所繪示之實例性實施例中，在處於現用狀態210時，在自MCU 125接收到一再新命令之後或在記憶體裝置150內部發生一觸發事件之後，記憶體裝置150實行一基於ECC之記憶體再新215，而不是一密集餘裕再新(例如，記憶體再新205)。如本文中其他地方進一步闡述，與全晶片記憶體再新205相比，基於ECC之記憶體再新215係對照一讀取位準臨限值實行且不如餘裕記憶體再新205密集，因為只再新經錯誤校正之記憶體胞(例如，在ppm位準下)。記憶體再新215幾乎不誘發記憶體延遲。在某些實施例中，在處於現用狀態210下的同時，基於ECC之記憶體再新215亦可暫止以服務MCU之記憶體存取請求。
在一「待機」狀態220下，記憶體裝置150未被啟用(CEB未被選擇)且MCU 125不正在存取記憶體裝置150，然而，所有系統電路皆保持被供電至Vcc。在一特定實施例中，由於待機狀態220可根據記憶體裝置150之待機至現用規範具有相對短的持續時間，因此記憶體裝置150經組態以在記憶體裝置150處於待機狀態220下的同時實行基於ECC之記憶體再新215(MCU命令啟動再新或自啟動再新)。然而，如圖2中所圖解說明，作為一既可行使亦可不行使之選項(如在圖2中由虛線所表示)，可在記憶體裝置150在記憶體裝置150處於待機狀態220的同時自MCU 125接收到一再新命令之後實行全記憶體再新235，而不是基於ECC之記憶體再新215。如先前所述，記憶體再新215可回應於一由MCU 125發佈之再新暫止命令而暫止。類似地，將在待機狀態220期間實行若記憶體再新235，則彼再新演算法亦將可回應於回至現用狀態210之一狀態轉變或經由來自MCU 125之一暫止命令而暫止(在此情況下因此將係記憶體再新205)。對於可暫止再新實施例，記憶體裝置150可在回應於一由MCU 125發佈之「恢復」命令而返回至該待機狀態之後繼續一暫止再新。
在「系統關斷」狀態230下，系統101之大部分電路被切斷電源，例如在一DPD狀態下。在系統關斷狀態230下，記憶體裝置150保持例如藉由蓄電池105供電至Vcc。在特定實施例中，MCU 125亦保持供電至Vcc。對於該實例性實施例，可反轉系統開啟信號130以識別「系統關斷」狀態。在該實例性實施例中，一至系統關斷狀態230之轉變觸發與在進入系統開啟狀態201之後所實行之記憶體再新205大致相同之全晶片記憶體再新235。記憶體再新235最適用於其中系統101可在進入系統開啟狀態201之後在實行記憶體再新205之前切斷電源達其間記憶體裝置150可經歷保持失敗之延長時間週期之應用。與系統關斷狀態230不同，在「斷電」狀態240下，系統101之所有電路(包括記憶體裝置150及MCU 125)皆被切斷電源至0V。
圖3係根據圖2中所繪示之系統狀態及根據一系統溫度實行之記憶體再新操作之一實例。在圖3中所繪示之實例性實施例中，系統101用於一其中溫度可針對非揮發性記憶體裝置150進入一擴展範圍之汽車應用。在圖3中，一溫度軸301與一系統溫度315對準於一記憶體再新軸302上方且再新事件呈現為隨著由時軸303表示之時間而變化。
在時間305處，系統101進入系統開啟狀態201(例如，致動汽車點火以開啟一引擎)，且作為回應，實行全晶片記憶體再新205。然後，該系統轉變至現用狀態210且隨著汽車引擎運轉，系統溫度315自周圍溫度升高至大約125℃。在處於現用狀態210下的同時，實行單個基於ECC之再新215且在時間310處進入系統關斷狀態230(例如，致動汽車點火以關斷該引擎)。在此實例中，汽車引擎運轉達一介於時間305與時間310之間的持續時間且可能知道此持續時間將必然小於一針對該操作溫度之最小固有記憶體保持時間320。舉例而言，汽車之加油要求可將時間305與時間310之間的持續時間限制為不到12個小時由此界定記憶體裝置之最小固有保持320。在時間310處開啟該引擎之後，該系統進入系統關斷狀態230，從而觸發系統關斷全晶片再新235A。隨著汽車引擎在時間310處關斷，系統溫度315在沒有主動冷卻的情況下繼續上升達一週期。回應於不斷升高之系統溫度315，重複性全晶片再新235B根據溫度315以一記憶體再新頻率在處於系統關斷狀態的同時繼續(例如命令啟動式或自啟動式)。最後，在系統返回至周圍溫度之後，全晶片再新速率之頻率達到一例如基於計時器102觸發之超低頻率，直至系統進入斷電狀態240或返回至系統開啟狀態201為止。
圖4A係一圖解說明根據本發明之一實施例記憶體裝置150中之某些組件之一方塊圖。參照圖4A，記憶體裝置150包括一配置成列及行且組織成彼此在結構上相同之複數個分割區460內之複數個頁面465之資料記憶體胞陣列455。可在單個讀取操作中讀取每一頁面465之所有記憶體胞。在該實例性實施例中，陣列455中之該等記憶體胞中之每一者係一含有一相變材料之相變記憶體胞，如圖7中進一步繪示。
每一分割區460包括一錯誤校正模組(ECC)480。儲存於陣列455中之資料係根據一已知錯誤校正碼編碼且包括儲存於同位記憶體胞中之同位位元。自陣列455檢索之資料發送至錯誤校正模組480。可同時讀取資料記憶體胞及同位記憶體胞。錯誤校正位準可根據實施方案而變化，然而在該實例性實施例中，錯誤校正模組480經組態以恢復每一讀取資料頁面465中之單個位元錯誤。
記憶體裝置150包括一SRAM快取記憶體495，該SRAM快取記憶體經由匯流排471中之快取資料耦合至陣列455以在基於ECC之記憶體再新215期間從陣列455中讀取資料。SRAM快取記憶體495之大小可根據實施方案而變化，但其範圍通常將從一個頁面直到N個頁面(即，等於一全分割區460之大小)。SRAM快取記憶體495及陣列455耦合至一分割區/快取區多工器(mux)490。分割區/快取區多工器490根據由一再新控制器488發佈之一再新啟用信號482及根據欲在一讀取操作期間讀取之陣列455中之記憶體胞之位址是否與正再新之記憶體胞之位址(其儲存於位址暫存器487中)相匹配而在快取記憶體495與陣列455之間進行選擇。分割區/快取區多工器490進一步耦合至一資料匯流排489(其耦合至分割區460)以收集自陣列455之資料記憶體胞讀出之資料。來自快取記憶體495或陣列455之資料係經由資料輸出匯流排498從記憶體裝置150中讀取。欲在一程式化操作期間儲存於記憶體陣列455中之資料係藉由耦合至分割區460之匯流排401中之資料提供。分割區/快取區多工器490經由複製回匯流排497耦合至匯流排401中之資料以使得自SRAM快取記憶體495讀取之資料能夠在基於ECC之記憶體再新215期間複製回至分割區460。
再新控制器488管理記憶體裝置150之記憶體再新操作。再新控制器488經由記憶體裝置I/O介面耦合至經由再新命令匯流排483之MCU 125且回應於由MCU 125發佈之再新啟動、再新暫止及再新恢復命令。在某些實施例中，再新控制器488可進一步包括用於回應於來自內部計時器484之輸出或回應於來自溫度感測器485之輸出而觸發記憶體裝置150之自啟動再新(例如，在沒有一來自MCU 125之命令的情況下起始再新操作)之邏輯。溫度感測器485當然亦可位於記憶體裝置150外部且由MCU 125用來向再新控制器488發佈再新命令。
耦合至再新控制器488之再新旗標暫存器(486)儲存由再新控制器488用來管理記憶體再新操作之再新狀態旗標位元。實例性狀態旗標包括但不限於「晶片繁忙」、「再新正在進行」及「需要再新」。該等再新旗標位元中之一者或多者可在任一記憶體存取之前由MCU 125讀取。MCU 125亦可回應於讀取該等再新旗標狀態位元而發佈再新命令(例如，啟動、暫止、恢復)以根據系統需要來修改再新狀態。亦耦合至再新控制器488之位址暫存器487儲存陣列455之已再新及/或尚未再新之位址。在一特定實施例中，將陣列455中之已再新之記憶體胞之一子組之最後位址儲存於位址暫存器487中。
如此項技術中已知，每一分割區460包括資料記憶體胞之讀取/程式化電路及行解碼(Y-mux)電路但為了簡明起見未展示於圖4A中。分割區460亦包括由專用電路所產生之讀取參考電流、電壓或電阻位準，該等專用電路可包括參考記憶體胞481，該等參考記憶體胞除在一習用資料讀出期間所採用之一讀取位準參考位準以外還包括在一全晶片再新期間所採用之一個或多個餘裕參考位準R1、R2等等。在圖4A中所繪示之實例性實施例中，記憶體裝置150進一步包括用於直接存取快取記憶體495之一快取Y-mux 470及快取感測電路475。重複快取記憶體495之Y-mux及感測電路給記憶體裝置150提供讀取同時再新(RWR)功能性以實現在一基於ECC之再新期間之最小記憶體延遲。對於此一實施例，如圖4B中進一步圖解說明，該等記憶體陣列頁面經由一額外快取感測放大器476耦合至匯流排471中之快取資料且經由感測放大器474耦合至分割區/快取區多工器490。當一欲讀取之記憶體位址在正再新之位址範圍(例如，頁面465<1>)內時，啟用「經再新位址」信號以進行一自快取記憶體495之直接讀取。當欲讀取之位址不在正再新之位址範圍(例如，除快取頁面465<1>以外的任一頁面465)內時，啟用「未經再新位址」信號且通過分割區/快取區多工器490經由陣列資料匯流排489輸出。經再新位址及未經再新位址信號可例如由再新控制器488提供。
圖5A繪示圖解說明在全晶片再新205(235)期間由一記憶體裝置實行之特定操作之一方法500之一流程圖。方法500回應於如下而起始：在操作505處偵測到一至系統開啟狀態201之轉變及/或在操作505處偵測到一至系統關斷狀態230之轉變。在進一步實施例中，除回應於進入此等狀態中之一者而開始方法500以外，方法500亦可回應於如下而起始：在記憶體裝置150處於系統關斷狀態230的同時出現在操作507處之一自啟動再新事件，(例如，根據溫度感測器485及計時器484中之一者或多者及如圖3中所例示)；或在操作508處接收到一來自MCU 125之再新命令(例如在處於待機狀態220的同時經由命令介面135發送之「再新啟動」或「再新恢復」)。在起始方法500之後，可設定再新旗標暫存器486中之一狀態位元以指示一再新正在進行。
在操作510處，對照一餘裕再新參考讀取來自陣列455之資料。該餘裕再新參考位準處於一較在記憶體裝置150之正常操作期間之讀取位準更嚴格之臨限值下。舉例而言，對於一其中一讀取需要一電流感測且一偏壓記憶體胞之讀取位準為7 μA之PCM陣列，在操作510處採用之一邏輯0之餘裕讀取參考位準(Iv0 )針對同一記憶體胞偏壓為2 μA。除校正保持錯誤以外，亦可在操作510處採用一邏輯1之一餘裕臨限值來對記憶體胞漂移進行定址。在一特定實施例中，將設定至低於讀取位準參考位準(R)之一第一餘裕位準之一餘裕讀取參考位準(R1)儲存於參考記憶體胞481(圖4A)中。在一進一步實施例中，將設定至低於讀取位準參考位準(R)之一第二餘裕位準之一餘裕讀取參考位準(R2)儲存於參考記憶體胞481中(例如，用於校正漂移)。
若該記憶體未通過該餘裕讀取位準，則將該記憶體胞狀態判定為不正確的且方法500繼續進行以在操作512處運用一記憶體胞位準程式將該記憶體胞再新至該餘裕位準。舉例而言，在一PCM裝置中，將在記憶體胞程式化操作512處「重設」一未通過一邏輯0之餘裕讀取參考位準R1之記憶體胞。當該等記憶體胞通過該餘裕讀取位準時或在再新一未通過記憶體胞之後，方法500藉由在操作517處遞增該位址且返回至讀取操作510來繼續陣列掃描。使記憶體裝置150中之所有記憶體胞循環通過直至方法500在已讀取該陣列中之最後記憶體胞或已接收到一再新暫止命令時結束為止。在操作515處儲存最後驗證記憶體胞之位址。舉例而言，如先前所述，在處於待機狀態220的同時實行全晶片再新235之實施例可能需要在該記憶體裝置被啟用且返回至現用狀態210之後暫止全晶片再新235。然後，再新掃描可在一後續再新循環之後在該所儲存位置處繼續。舉例而言，可經由操作505至508重新起始方法500。
圖6A圖解說明一圖解說明根據一實施例，在一基於ECC之再新期間由一記憶體裝置實行之一方法600之特定操作之流程圖。在處於現用狀態210或視需要待機狀態220的同時，方法600可回應於如下而起始：操作607處之一自啟動再新觸發事件(例如，根據溫度感測器485及計時器484中之一者或多者)；或在操作608處接收到一來自MCU 125之再新命令(例如，「再新啟動」或「再新恢復」)，其中每一者致使一開始位址載入位址暫存器487。起始方法600設定再新旗標暫存器486中之一狀態位元以指示一再新正在進行。
在操作609處，讀取儲存於位址暫存器487中之位址以判定用以掃描之第一位址。在操作610處，將在自位址暫存器487讀取之一位址處開始之陣列455之一子組讀取至SRAM快取記憶體495中(例如，經由匯流排471中之快取資料)。一次性讀取之子組之大小隨實施方案而變化且取決於快取之大小，其中更大之快取大小需要更多之時間來填充且可能招致更大之延遲週期。讀取操作610係對照該讀取位準(而不是一餘裕參考位準)實行，且發送至ECC模組480。根據由ECC模組480所提供之錯誤校正位準，可校正讀取至快取記憶體495中之該子組之一個或多個位元。在該實例性實施例中，讀取至快取記憶體495中之陣列455之該子組係一個頁面且ECC模組480校正每一頁面465之一個錯誤位元。
若進行對一位元之錯誤校正，則在操作615處，將該經校正位元儲存至快取記憶體495。在操作620處，設定一再新旗標暫存器486以識別因該校正而需要對該陣列子組之一再新且擬將快取記憶體495複製回至陣列455中。在填充該快取記憶體之後，則判定是否發佈一再新暫止命令。同樣地，該暫止命令將在讀取一個子組之後有效。舉例而言，當讀取單個記憶體PCM記憶體胞頁面時，一暫止命令將在一大約50 ns(將128b讀取至快取記憶體495中之時間)內有效。若該再新被暫止，則方法600隨著該狀態位元在操作645處被更新而退出以指示該記憶體可供MCU 125用來存取該陣列(例如，寫入存取)。
若該再新未被暫止，則作出是否截至自陣列455填充快取記憶體495之時間為止已將新位元寫入至快取記憶體495之一判定。可藉由再新旗標暫存器486來識別作為操作615處之錯誤校正及至快取記憶體495之一新資料直接寫入(如參照圖6B進一步闡述)之結果之快取記憶體495中之新位元。若存在新位元，則在操作622處，將快取記憶體495複製回至記憶體陣列455中以完成對讀取至快取記憶體495中之記憶體胞子組之再新。然後在操作625處清除該再新旗標。然後，作出在操作610處所讀取之最後記憶體胞子組是否包括陣列455之最後位址之一判定。若不包括，則方法600在操作640處遞增該位址暫存器且返回至讀取操作610。若已達到該記憶體胞位址範圍之結尾，則方法600隨著位址暫存器487重設以使得在起始一後續掃描之後可將陣列455之新子組之一開始位址載入位址暫存器487而完成。在操作645處更新該狀態位元以指示該記憶體可供MCU 125用來存取該陣列。
圖6B圖解說明圖解說明由記憶體裝置150實行以促進在處於現用狀態的同時實行之一基於ECC之記憶體再新(即，RWR)期間之一記憶體讀取之一方法650之特定操作之一流程圖。方法650隨著MCU 125檢查記憶體裝置150之狀態位元而開始於操作651處。若再新狀態位元指示一再新未正在發生，則對陣列455之讀取/程式化開始於操作652處。然而，若一再新正在發生，則比較將被存取之位準範圍與儲存於位址暫存器487中之位址。若該位址範圍的確匹配，則在操作670處直接自快取記憶體495讀取該資料或在操作660處將該資料直接寫入至快取記憶體495。當資料直接寫入至快取記憶體495時，在操作665處設定該再新旗標以保證將快取記憶體495複製回至該陣列。
若該位址範圍不匹配(例如，至少一個位元位址在被再新之子組外部)，則在操作652處將該資料讀取/程式化至陣列455。當將此等讀取/再程式化操作定址至頁面465而不是儲存於快取記憶體495中之該頁面(例如，頁面465<0>)時，可在可選操作655處暫止再新操作以給MCU 125記憶體存取提供小的延遲。若硬體支援讀取同時再新及/或程式化同時再新功能，則方法600可繼續而不在操作655處暫止該再新以提供基本上為零的延遲。在圖4A及圖4B中所繪示之實例性實施例中，該記憶體裝置包括重複快取感測電路475及快取Y-mux電路470以使得可自分割區460之記憶體胞(而不是讀取至該快取記憶體中之子組(例如，頁面465<0>)中之記憶體胞)讀取資料同時對所快取記憶體子組(例如，頁面465<1>)之再新繼續。在其他實施例中，寫入電路亦可在分割區460與快取記憶體495之間重複以實現對分割區460中之一記憶體胞(而不是讀取至快取記憶體495中之子組(例如，頁面465<0>)中之記憶體胞)之再程式化，同時對所快取記憶體子組(例如，頁面465<1>)之再新繼續。
圖7展示一PCM陣列805。在此一實施例中，PCM陣列805充當圖4A中所繪示之記憶體陣列分割區460。每一PCM記憶體胞包括稱作硫屬化物或硫屬材料之週期表中之VI族之元素之合金，例如Te或Se。硫屬化物可有利地用於相變記憶體胞中以提供資料保持且甚至在自非揮發性記憶體移除電力之後保持穩定。把相變材料，如Ge2 Sb2 Te5 作為實例，展現具有適用於記憶體儲存之相異電特性之兩個相或更多個相。
PCM陣列805包括各自具有一選擇器裝置及一記憶體元件之記憶體胞。儘管該陣列圖解說明具有雙極選擇器裝置，但替代實施例可使用CMOS選擇器裝置或二極體。藉由使用此項技術中已知之任一方法或機制，可在非晶狀態與結晶狀態中間的不同狀態之間電切換硫屬材料，從而產生一多位準儲存能力。PCM陣列805之記憶體胞因此可以單位元每記憶體胞模式或多位元每記憶體胞模式操作。
為了改變記憶體材料之狀態或相，此實施例圖解說明一大於可施加至記憶體胞之記憶體選擇裝置之臨限電壓之程式化電壓電位。一電流流過記憶體材料並產生改變電特性之熱量且改變記憶體材料之狀態或相。以實例方式，在一寫入操作中將相變材料加熱至一超過900℃之溫度將相變材料置於其熔化溫度(TM )之上。然後，一快速冷卻將相變材料置於稱作一其中所儲存資料可具有一「1」值之重設狀態之非晶狀態下。
另一方面，為了將一記憶體胞自重設程式化至設定，使局部溫度升高高於結晶溫度(Tx)達一相對更長的時間以使得結晶能夠完成。因此，可藉由設定將被允許流過該記憶體胞之電流之振幅及脈衝寬度來程式化該記憶體胞。
在一讀取操作中，選擇位元線(BL)及字線(WL)並向所選記憶體胞提供一外部電流。為了讀取一硫屬化物記憶體裝置，感測由不同裝置電阻而引起之電流差。
圖8展示一其中磁性儲存元件係由位於一列及行線之一相交處之兩個鐵磁板形成且由一磁性隧道接面(MTJ)裝置選擇之MRAM陣列905。在此一實施例中，MRAM陣列715充當圖4A中所繪示之記憶體陣列分割區460。對於此一實施例，沿一個方向賦予該列線之電流致使一作用於該MRAM記憶體胞上之磁場使該MRAM記憶體胞偏向一特定狀態。因一磁性隧道效應，記憶體胞之電阻基於該兩個板中之場之定向而變化。
資料可使用各種方式寫入至該等記憶體胞。在最簡單的方法中，每一記憶體胞處於彼此呈直角配置於該記憶體胞上方及下方之一對寫入線之間。當電流傳遞經過該等寫入線時，在該接面處形成一感應磁場，可寫板拾取該磁場。亦可使用此項技術中已知之其他方法(例如，雙態切換模式、自旋扭矩轉移(STT)或自旋轉移切換、自旋對準(「極化」))來直接附加旋轉力於該等域。
藉由量測一記憶體胞之電阻來完成讀取儲存於該記憶體胞中之資料。藉由為一將自一供應線流過一特定記憶體胞之電流切換至接地之相關聯電晶體來選擇該記憶體胞。因該磁性隧道效應，故該記憶體胞之電阻因該兩個板中之場之定向而變化。藉由量測所得電流，判定所選記憶體胞內部之電阻，並由此判定可寫板之極性。
因此，上文已揭示一狀態相關非揮發性記憶體再新之系統及方法。雖然以特定於結構特徵及/或方法動作之語言描述了本發明，但應瞭解，本發明界定於隨附申請專利範圍中且未必侷限於所闡述之具體特徵或實施例。
101．．．系統
102．．．計時器
105．．．輔助系統蓄電池
110．．．系統電源供應器單元
115．．．A/D電路
120．．．I/O電路
125．．．記憶體控制器單元
130．．．專用系統開啟/系統關斷信號
135．．．命令介面
150．．．非揮發性記憶體裝置
199．．．外部電源供應器
401．．．匯流排
455．．．記憶體陣列
460．．．分割區
465．．．頁面
470．．．快取Y-多工電路
471．．．匯流排
474．．．感測放大器
475．．．重複快取感測電路
476．．．額外快取感測放大器
480．．．錯誤校正碼模組
481．．．參考記憶體胞
482．．．再新啟用信號
483．．．再新命令匯流排
484．．．內部計時器
485．．．溫度感測器
486．．．再新旗標暫存器
487．．．位址暫存器
488．．．再新控制器
489．．．陣列資料匯流排
490．．．分割區/快取區多工器
495．．．SRAM快取記憶體
497．．．複製回匯流排
498．．．資料輸出匯流排
805．．．相變記憶體陣列
905．．．MRAM陣列
BL．．．位元線
WL．．．字線
圖1係一圖解說明根據本發明之一實施例一系統中之某些經組態以根據系統狀態來實行記憶體再新之組件之方塊圖；
圖2圖解說明根據本發明之一實施例一系統之狀態及根據系統狀態實行之非揮發性記憶體再新之一狀態圖；
圖3繪示根據本發明之一實施例根據系統狀態及根據一系統或記憶體裝置溫度實行之記憶體再新操作；
圖4A係一圖解說明根據本發明之一實施例一記憶體裝置中之某些經組態以根據系統狀態及溫度來實行記憶體再新之組件之方塊圖；
圖4B係一圖解說明根據本發明之一實施例一非揮發性記憶體頁面、一揮發性快取記憶體與該記憶體裝置之一外部之間的電路通路之示意圖；
圖5繪示一圖解說明根據本發明之一實施例在一全晶片再新期間由一記憶體裝置實行之特定操作之流程圖；
圖6A圖解說明一圖解說明根據本發明之一實施例在一基於ECC之再新期間由一記憶體裝置實行之特定操作之流程圖；
圖6B圖解說明一圖解說明根據本發明之一實施例在一記憶體再新期間由一記憶體裝置實行以促進一記憶體讀取之特定操作之流程圖；
圖7係根據一替代實施例一可包括於一經組態以實行記憶體再新之記憶體裝置中之相變記憶體(PCM)陣列之一示意性表示；及
圖8係根據一替代實施例，一可包括於一經組態以實行記憶體再新之記憶體裝置中之磁性隨機存取記憶體(MRAM)陣列之一示意性表示。
(無元件符號說明)

Claims (18)

  1. 一種再新一非揮發性記憶體裝置中之一記憶體胞陣列之方法，該方法包含：根據一系統狀態識別符來實行一第一再新及第二再新，其中實行該第一再新進一步包含：對照一第一再新參考位準讀取該記憶體胞陣列之記憶體胞並再程式化未達該第一再新參考位準之彼等記憶體胞；且其中該實行該第二再新進一步包含：對照不同於該第一再新參考位準之一第二再新參考位準讀取該記憶體胞陣列之記憶體胞並再程式化儲存藉由一錯誤校正編碼演算法校正之資料之彼等記憶體胞；自一第一記憶體胞子組讀取資料；對自該第一記憶體胞子組讀取之該資料應用該錯誤校正編碼演算法；將該經錯誤校正之資料寫入至一揮發性快取記憶體中；且將該經錯誤校正之資料自該快取記憶體複製回該第一記憶體胞子組中。
  2. 如請求項1之方法，其進一步包含對照一讀取參考位準自來自該記憶體裝置中之該記憶體胞陣列讀取資料，其中在該第一再新參考位準與該讀取參考位準之間存在一裕量，且其中該第二再新參考位準等於該讀取參考位 準。
  3. 如請求項1之方法，其中以隨該記憶體裝置之一溫度而變化之一頻率重複實行該第一再新及第二再新中之至少一者。
  4. 如請求項1之方法，其中在轉變至一系統開啟狀態後即刻實行該第一再新，且其中在一現用狀態期間實行該第二再新，該記憶體裝置係在處於該現用狀態時由一記憶體控制器啟用並存取，且該系統開啟狀態係介於其中系統電路正被供電之一開啟電源狀態與該現用狀態之間的使所有電路被供電之一轉變狀態。
  5. 如請求項1之方法，其進一步包含：在實行該第二再新的同時接收自該記憶體裝置中讀取一資料位元之一系統請求；若該資料位元位址處於不同於該第一記憶體胞子組之一第二記憶體胞子組中，則自該記憶體胞陣列中讀取該資料位元；若該資料位元位址處於該第一記憶體胞子組中，則自該快取記憶體中讀取該資料位元。
  6. 如請求項5之方法，其中該自該記憶體胞陣列中讀取資料位元係運用一第一感測電路，且其中該自該快取記憶體中讀取該資料位元係運用一第二感測電路。
  7. 如請求項5之方法，其中該等記憶體胞包含相變記憶體胞，其中該揮發性快取記憶體係由SRAM記憶體胞構成，其中該第一記憶體胞子組係由一記憶體分割區中之 一第一記憶體胞頁面構成且其中該第二記憶體胞子組係由該記憶體分割區中之一第二記憶體胞頁面構成。
  8. 一種非揮發性記憶體裝置，其包含：一記憶體胞陣列；一再新控制器，其經組態以根據一系統狀態識別符來實行一第一再新及第二再新，其中實行該第一再新進一步包含：對照一第一再新參考位準讀取該記憶體胞陣列之記憶體胞並再程式化未達該第一再新參考位準之該等記憶體胞；且其中該實行該第二再新進一步包含：對照不同於該第一再新參考位準之一第二再新參考位準讀取該記憶體胞陣列之記憶體胞並再程式化儲存藉由一錯誤校正編碼演算法校正之資料之該等記憶體胞；一快取記憶體，其用以儲存回應於該再新控制器起始該第二再新而讀出之來自一第一記憶體胞子組之資料；一錯誤校正編碼模組，其用以錯誤校正自該第一記憶體胞子組讀取之該資料；一旗標位元暫存器，其用以回應於對自該第一記憶體胞子組讀取之該資料之一錯誤校正而儲存一旗標值；及一多工器，其耦合至該快取記憶體及該記憶體胞陣 列以回應於該旗標值而將該經錯誤校正之資料自該快取記憶體複製回至該第一記憶體胞子組。
  9. 如請求項8之非揮發性記憶體裝置，其進一步包含：一第一感測電路，其耦合至該記憶體胞陣列；一第二感測電路，其耦合至該快取記憶體；及一感測電路選擇器，其耦合至該第一感測電路及該第二感測電路中之每一者且可操作以根據欲自該記憶體裝置讀出之一位址來選擇該第一感測電路及該第二感測電路中之一者，其中該第二感測電路係回應於該位址在該第一記憶體胞子組內而選擇。
  10. 如請求項9之非揮發性記憶體裝置，其中該第一感測電路係回應於該位址在與該第一記憶體胞子組相同之一記憶體分割區中之一第二記憶體胞子組內而選擇。
  11. 如請求項10之非揮發性記憶體裝置，其中該等記憶體胞包含相變記憶體胞，其中該快取記憶體包含一SRAM快取記憶體，其中該第一記憶體胞子組包含一第一記憶體胞頁面，該第二記憶體胞子組包含一第二記憶體胞頁面，且其中該錯誤校正編碼模組經組態以校正該第一記憶體胞頁面中之一個資料位元錯誤。
  12. 如請求項8之非揮發性記憶體裝置，其中該再新控制器經組態以回應於經由該記憶體裝置之一命令介面自該記憶體裝置之外部接收到之一命令而暫止對該第二再新之該實行。
  13. 如請求項8之非揮發性記憶體裝置，其中該非揮發性記 憶體裝置進一步包含：一再新計時器及指示該記憶體裝置溫度之一溫度感測器，其等耦合至該再新控制器，其中該再新控制器經組態以按隨該溫度感測器而變化之一頻率實行該第一再新或該第二再新。
  14. 一種記憶體系統，其包含：一記憶體控制器單元；一非揮發性記憶體裝置，其耦合至該記憶體控制器單元，其中該記憶體裝置經組態以根據系統狀態識別符並藉由一再新控制器而實行一第一再新及第二再新，其中實行該第一再新進一步包含：對照一第一再新參考位準讀取一記憶體陣列之記憶體胞並再程式化未達該第一再新參考位準之該等記憶體胞；其中該實行該第二再新進一步包含：對照不同於該第一再新參考位準之一第二再新參考位準讀取該記憶體陣列之記憶體胞並再程式化儲存藉由一錯誤校正編碼演算法校正之資料之該等記憶體胞；一快取記憶體，其用以儲存回應於該再新控制器起始該第二再新而讀出之來自一第一記憶體胞子組之資料；一錯誤校正編碼模組，其用以錯誤校正自該第一記憶體胞子組讀取之該資料；一旗標位元暫存器，其用以回應於對自該第一記憶體 胞子組讀取之該資料之一錯誤校正而儲存一旗標值；及一多工器，其耦合至該快取記憶體及該記憶體陣列以回應於該旗標值而將該經錯誤校正之資料自該快取記憶體複製回至該第一記憶體胞子組。
  15. 如請求項14之系統，其進一步包含處於該記憶體裝置及該記憶體控制器單元之外部之複數個電路，且其中該記憶體裝置經組態以回應於該系統狀態識別符指示該複數個外部電路已被切斷電源而實行該第一再新。
  16. 如請求項14之系統，其中該記憶體控制器單元經組態以在存取該記憶體陣列之前讀取該記憶體裝置之一再新狀態暫存器位元。
  17. 如請求項16之系統，其中該記憶體控制器單元經組態以在該再新狀態暫存器位元指示一記憶體再新正在發生之情況下向該記憶體裝置發佈一再新暫止命令，且其中該記憶體裝置經組態以回應於自該記憶體控制器單元接收到該再新暫止命令而暫止該記憶體再新。
  18. 如請求項14之系統，其中該記憶體裝置進一步經組態以在該記憶體控制器單元被切斷電源時基於一內部溫度感測器來實行該第一再新。
TW099140451A 2009-12-02 2010-11-23 應用於非揮發性記憶體之再新架構及演算法 TWI505275B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000541 WO2011067795A1 (en) 2009-12-02 2009-12-02 Refresh architecture and algorithm for non-volatile memories

Publications (2)

Publication Number Publication Date
TW201145287A TW201145287A (en) 2011-12-16
TWI505275B true TWI505275B (zh) 2015-10-21

Family

ID=41720577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140451A TWI505275B (zh) 2009-12-02 2010-11-23 應用於非揮發性記憶體之再新架構及演算法

Country Status (7)

Country Link
US (4) US9070473B2 (zh)
JP (1) JP5549956B2 (zh)
KR (1) KR101649395B1 (zh)
CN (1) CN102834870B (zh)
DE (1) DE112009005413B4 (zh)
TW (1) TWI505275B (zh)
WO (1) WO2011067795A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663543B (zh) * 2016-09-20 2019-06-21 東芝記憶體股份有限公司 Memory system

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009005413B4 (de) 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
US10058948B2 (en) 2010-12-29 2018-08-28 Illinois Tool Works Inc. Weld cell system with communication
JP5853906B2 (ja) * 2012-08-24 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9117518B2 (en) * 2012-12-21 2015-08-25 Flashsilicon Incorporation Non-volatile register and non-volatile shift register
US9076499B2 (en) * 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
KR102055375B1 (ko) 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9536626B2 (en) 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
CN105378848B (zh) * 2013-04-24 2018-10-02 慧与发展有限责任合伙企业 一种存储器设备和一种方法
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
TWI490870B (zh) * 2013-08-06 2015-07-01 Silicon Motion Inc 資料儲存裝置及其資料維護方法
CN104346236B (zh) 2013-08-06 2018-03-23 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US9208847B2 (en) 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
DE102014208609A1 (de) * 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
DE112015002408B4 (de) * 2014-05-22 2022-10-27 Joyson Safety Systems Acquisition Llc Systeme und Verfahren zum Abschirmen eines Handsensorsystems in einem Lenkrad
CN106414216B (zh) 2014-06-02 2020-03-31 Tk控股公司 用于在方向盘的传感器垫上印刷传感器电路的系统和方法
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US10008286B2 (en) * 2014-11-07 2018-06-26 Elwha Llc Self-testing data storage devices and methods
US9612908B2 (en) 2015-02-20 2017-04-04 Qualcomm Incorporated Performing memory data scrubbing operations in processor-based memory in response to periodic memory controller wake-up periods
US10801540B2 (en) 2015-04-17 2020-10-13 Enduralock, Llc Locking mechanisms with deflectable lock member
US9384795B1 (en) * 2015-04-29 2016-07-05 Qualcomm Incorporated Fully valid-gated read and write for low power array
US9836349B2 (en) * 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
US20170126249A1 (en) * 2015-10-30 2017-05-04 Intel Corporation Temperature dependent multiple mode error correction
US9823964B2 (en) 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US10049006B2 (en) 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US9880900B2 (en) 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10336361B2 (en) 2016-04-04 2019-07-02 Joyson Safety Systems Acquisition Llc Vehicle accessory control circuit
KR102493820B1 (ko) 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
JP6697360B2 (ja) 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10163502B2 (en) * 2016-12-30 2018-12-25 Intel Corporation Selective performance level modes of operation in a non-volatile memory
JP2018147544A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
JP2018163709A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
JP6765331B2 (ja) 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
US10297304B1 (en) * 2017-11-12 2019-05-21 Nanya Technology Corporation Memory device and operating method thereof
KR102467075B1 (ko) 2017-11-13 2022-11-11 삼성전자주식회사 메모리 장치 및 그의 리클레임 방법
US10446246B2 (en) * 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
KR20200000904A (ko) * 2018-06-26 2020-01-06 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이를 포함하는 반도체 시스템 및 이의 동작 방법
US10734071B2 (en) 2018-12-13 2020-08-04 Western Digital Technologies, Inc. Multi-level cell programming using optimized multiphase mapping with balanced Gray code
KR102651129B1 (ko) 2018-12-21 2024-03-26 삼성전자주식회사 메모리 장치의 데이터 재기입 방법, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 컨트롤러의 제어 방법
US11133067B2 (en) * 2019-03-08 2021-09-28 Western Digital Technologies, Inc. Multi-phased programming with balanced gray coding
KR20210046252A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20210103701A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US11481273B2 (en) * 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability
US20230207003A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Refresh of Neighboring Memory Cells Based on Read Status

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927199A (ja) * 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
US5732092A (en) * 1996-01-25 1998-03-24 Mitsubishi Denki Kabushiki Kaisha Method of refreshing flash memory data in flash disk card
US6151246A (en) * 1997-09-08 2000-11-21 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US20070279996A1 (en) * 2006-04-03 2007-12-06 Stmicroelectronics S.R.L. Method and system for refreshing a memory device during reading thereof
TW200746141A (en) * 2006-04-28 2007-12-16 Mosaid Technologies Inc Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US20080117704A1 (en) * 2006-11-21 2008-05-22 Thomas Happ Resistive memory including selective refresh operation
WO2009012204A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
TW200929210A (en) * 2007-12-19 2009-07-01 Fujitsu Microelectronics Ltd Semiconductor memory, memory system, and memory access control method
TW200939228A (en) * 2007-10-03 2009-09-16 Toshiba Kk Semiconductor memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511020A (en) * 1993-11-23 1996-04-23 Monolithic System Technology, Inc. Pseudo-nonvolatile memory incorporating data refresh operation
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
JPH09320300A (ja) * 1996-05-28 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
JP3018249B1 (ja) * 1999-02-17 2000-03-13 阪神エレクトリック株式会社 デ―タ保全装置およびデ―タ保全方法
EP1206775B1 (en) * 1999-08-23 2004-11-10 Micron Technology, Inc. Flash memory device with externally triggered detection and repair of leaky cells
TW559814B (en) 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP2005135488A (ja) 2003-10-29 2005-05-26 Toshiba Corp 半導体記憶装置
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7460394B2 (en) 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US7561465B2 (en) 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
DE112009005413B4 (de) 2009-12-02 2018-11-29 Micron Technology, Inc. Verfahren zur Aktualisierung für nichtflüchtige Speicher und Nichtflüchtiger-Speicher-Vorrichtung
US9977615B2 (en) * 2015-09-28 2018-05-22 Qualcomm Incorporated Smart refresh of data on flash devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927199A (ja) * 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
US5732092A (en) * 1996-01-25 1998-03-24 Mitsubishi Denki Kabushiki Kaisha Method of refreshing flash memory data in flash disk card
US6151246A (en) * 1997-09-08 2000-11-21 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US20070279996A1 (en) * 2006-04-03 2007-12-06 Stmicroelectronics S.R.L. Method and system for refreshing a memory device during reading thereof
TW200746141A (en) * 2006-04-28 2007-12-16 Mosaid Technologies Inc Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US20080117704A1 (en) * 2006-11-21 2008-05-22 Thomas Happ Resistive memory including selective refresh operation
WO2009012204A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
TW200939228A (en) * 2007-10-03 2009-09-16 Toshiba Kk Semiconductor memory device
TW200929210A (en) * 2007-12-19 2009-07-01 Fujitsu Microelectronics Ltd Semiconductor memory, memory system, and memory access control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663543B (zh) * 2016-09-20 2019-06-21 東芝記憶體股份有限公司 Memory system

Also Published As

Publication number Publication date
TW201145287A (en) 2011-12-16
US20130003451A1 (en) 2013-01-03
JP5549956B2 (ja) 2014-07-16
US20170243644A1 (en) 2017-08-24
DE112009005413T5 (de) 2012-10-18
KR20120104276A (ko) 2012-09-20
US10311951B2 (en) 2019-06-04
CN102834870B (zh) 2016-03-30
US9646689B2 (en) 2017-05-09
US20150302924A1 (en) 2015-10-22
DE112009005413B4 (de) 2018-11-29
US10074419B2 (en) 2018-09-11
KR101649395B1 (ko) 2016-08-19
CN102834870A (zh) 2012-12-19
US9070473B2 (en) 2015-06-30
JP2013513195A (ja) 2013-04-18
WO2011067795A1 (en) 2011-06-09
US20180366189A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
TWI505275B (zh) 應用於非揮發性記憶體之再新架構及演算法
JP6203905B2 (ja) メモリ書込みエラー訂正回路
JP5778807B2 (ja) データ記憶装置およびデータを記憶するための方法
JP6312698B2 (ja) ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
US8040713B2 (en) Bit set modes for a resistive sense memory cell array
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
US9245619B2 (en) Memory device with memory buffer for premature read protection
JP2006190380A5 (zh)
CN106205693B (zh) 半导体存储器件
JP2012038387A (ja) 半導体記憶装置
JP6131313B2 (ja) 不揮発性メモリのリフレッシュ
CN111192618A (zh) 确定耐久性降低的存储器控制器、存储器系统和操作方法
CN112786091A (zh) 非易失性存储器装置及其写入方法
CN111198657A (zh) 存储器控制器、操作存储器控制器的方法和存储器系统
CN113157486A (zh) 一种存储器的纠错方法及装置
US11798646B2 (en) Systems and methods for monitoring and managing memory devices