JP6131313B2 - 不揮発性メモリのリフレッシュ - Google Patents
不揮発性メモリのリフレッシュ Download PDFInfo
- Publication number
- JP6131313B2 JP6131313B2 JP2015241805A JP2015241805A JP6131313B2 JP 6131313 B2 JP6131313 B2 JP 6131313B2 JP 2015241805 A JP2015241805 A JP 2015241805A JP 2015241805 A JP2015241805 A JP 2015241805A JP 6131313 B2 JP6131313 B2 JP 6131313B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cells
- identified
- refreshing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
- H03M13/3715—Adaptation to the number of estimated errors or to the channel state
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Probability & Statistics with Applications (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
また、本願は以下に記載する態様を含む。
(態様1)
メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含む方法。
(態様2)
前記予備アドレスが、揮発性メモリに記憶されたマッピング・テーブルに配置される、態様1に記載の方法。
(態様3)
前記予備アドレスが、不揮発性メモリに記憶されたマッピング・テーブルに配置される、態様1に記載の方法。
(態様4)
前記1つまたは複数の識別されたメモリ・セルを、前記予備アドレスから前記元のアドレスまで再配置するステップをさらに含む、態様1に記載の方法。
(態様5)
前記1つまたは複数の識別されたメモリ・セルを、前記予備アドレスから前記元のアドレスまで再配置する前記ステップが、前記不揮発性メモリが所定の温度よりも高い温度でなくなった後に実行される、態様4に記載の方法。
(態様6)
前記識別するステップと再配置するステップが、起動時に実行される、態様1に記載の方法。
(態様7)
誤り訂正符号アルゴリズムを使用して、前記メモリ・セルのうち誤りを有する1つまたは複数のメモリ・セルを識別するステップと、
誤りを有するものとして識別された前記1つまたは複数のメモリ・セルを、元のアドレスから予備のメモリ・アドレスに再配置するステップと
をさらに含む、態様1に記載の方法。
(態様8)
前記識別するステップと再配置するステップが、繰り返し実行される、態様1に記載の方法。
(態様9)
前記リフレッシュするステップが、
前記1つまたは複数の識別されたメモリ・セルからデータを読み取るステップと、
前記誤り訂正アルゴリズムを使用して、前記読み取ったデータを訂正するステップと、
前記訂正されたデータを前記1つまたは複数の識別されたメモリ・セルに書き込むステップと
を含む、態様7に記載の方法。
(態様10)
前記識別するステップが、所定の時間よりも短い書込み時間を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、態様1に記載の方法。
(態様11)
前記識別するステップが、所定の電流値よりも小さい読取り電流を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、態様1に記載の方法。
(態様12)
前記識別するステップが、所定の電流値よりも小さい書込み電流を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、態様1に記載の方法。
(態様13)
前記識別するステップが、所定の抵抗値よりも大きい抵抗値を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、態様1に記載の方法。
(態様14)
前記識別するステップが、所定のエネルギー値よりも小さいエネルギー障壁を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、態様1に記載の方法。
(態様15)
前記不揮発性メモリが、スピン注入磁気ランダム・アクセス・メモリである、前記態様1に記載の方法。
(態様16)
前記1つまたは複数の識別されたメモリ・セルのみをリフレッシュするステップをさらに含む、態様1に記載の方法。
(態様17)
前記1つまたは複数の識別されたメモリ・セルを、識別されていないメモリ・セルよりも頻繁にリフレッシュするステップをさらに含む、態様1に記載の方法。
(態様18)
メモリ・セルを有する不揮発性メモリと、
マッピング・テーブルを有するメモリと、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のメモリ・セルを識別し、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置し、
前記識別されたメモリ・セルをリフレッシュする
ように構成された制御装置と
を備える、メモリのリフレッシュ・システム。
(態様19)
前記不揮発性メモリが、スピン注入磁気ランダム・アクセス・メモリである、態様18に記載のメモリのリフレッシュ・システム。
(態様20)
処理回路によって実行されると、前記処理回路が態様1の方法を実施するように構成されたプログラム命令を含む、非一時的なコンピュータ読取り可能媒体上に実施されるコンピュータ・プログラム製品。
110 固定層
120 トンネル酸化物層
130 自由層
200 不揮発性メモリのリフレッシュ・システム
210 不揮発性メモリ
220 揮発性メモリ
222 マッピング・テーブル
230 制御装置
300 流れ図
400 グラフ
500A 不揮発性メモリ
500B グラフ
Claims (18)
- メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、前記方法はさらに、
前記1つまたは複数の識別されたメモリ・セルを、前記予備のメモリ・アドレスから前記元のメモリ・アドレスまで再配置するステップを含み、
前記1つまたは複数の識別されたメモリ・セルを、前記予備のメモリ・アドレスから前記元のメモリ・アドレスまで再配置する前記ステップが、前記不揮発性メモリが所定の温度よりも高い温度でなくなった後に実行される、方法。 - メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、
前記識別するステップが、所定の時間よりも短い書込み時間を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、方法。 - メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、前記識別するステップが、所定の電流値よりも小さい読取り電流を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、方法。 - メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、前記識別するステップが、所定の電流値よりも小さい書込み電流を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、方法。 - メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、前記識別するステップが、所定の抵抗値よりも大きい抵抗値を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、方法。 - メモリ・セルを有する不揮発性メモリをリフレッシュする方法であって、
前記メモリ・セルのうちデータ保持試験を満たさない1つまたは複数のセルを識別するステップと、
元のメモリ・アドレスから予備のメモリ・アドレスに前記1つまたは複数の識別されたメモリ・セルを再配置するステップと、
前記1つまたは複数の識別されたメモリ・セルをリフレッシュするステップと
を含み、
前記識別するステップが、所定のエネルギー値よりも小さいエネルギー障壁を有する、前記1つまたは複数のメモリ・セルを決定するステップを含む、方法。 - 前記予備アドレスが、揮発性メモリに記憶されたマッピング・テーブルに配置される、請求項1から6のいずれか一項に記載の方法。
- 前記予備アドレスが、不揮発性メモリに記憶されたマッピング・テーブルに配置される、請求項1から6のいずれか一項に記載の方法。
- 前記識別するステップと再配置するステップが、起動時に実行される、請求項1から6のいずれか一項に記載の方法。
- 誤り訂正符号アルゴリズムを使用して、前記メモリ・セルのうち誤りを有する1つまたは複数のメモリ・セルを識別するステップと、
誤りを有するものとして識別された前記1つまたは複数のメモリ・セルを、元のアドレスから予備のメモリ・アドレスに再配置するステップと
をさらに含む、請求項1から6のいずれか一項に記載の方法。 - 前記リフレッシュするステップが、
前記1つまたは複数の識別されたメモリ・セルからデータを読み取るステップと、
前記誤り訂正アルゴリズムを使用して、前記読み取ったデータを訂正するステップと、
前記訂正されたデータを前記1つまたは複数の識別されたメモリ・セルに書き込むステップと
を含む、請求項10に記載の方法。 - 前記識別するステップと再配置するステップが、繰り返し実行される、請求項1から6のいずれか一項に記載の方法。
- 前記1つまたは複数の識別されたメモリ・セルのみをリフレッシュするステップをさらに含む、請求項1から6のいずれか一項に記載の方法。
- 前記1つまたは複数の識別されたメモリ・セルを、識別されていないメモリ・セルよりも頻繁にリフレッシュするステップをさらに含む、請求項1から6のいずれか一項に記載の方法。
- 前記不揮発性メモリが、スピン注入磁気ランダム・アクセス・メモリである、請求項1から14のいずれか一項に記載の方法。
- メモリ・セルを有する不揮発性メモリと、
マッピング・テーブルを有するメモリと、請求項1から6のいずれか一項に記載された不揮発性メモリをリフレッシュする方法を実施するように構成された制御装置とを備えたメモリのリフレッシュ・システム。 - 前記不揮発性メモリが、スピン注入磁気ランダム・アクセス・メモリである、請求項16に記載のメモリのリフレッシュ・システム。
- 処理回路によって実行されると、前記処理回路が請求項1から6のいずれか一項に記載された方法を実施するように構成されたプログラム命令を含む、非一時的なコンピュータ読取り可能媒体上で実施されるコンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/570,219 US9595354B2 (en) | 2014-12-15 | 2014-12-15 | Nonvolatile memory refresh |
US14/570,219 | 2014-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115354A JP2016115354A (ja) | 2016-06-23 |
JP6131313B2 true JP6131313B2 (ja) | 2017-05-17 |
Family
ID=56081815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015241805A Active JP6131313B2 (ja) | 2014-12-15 | 2015-12-11 | 不揮発性メモリのリフレッシュ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9595354B2 (ja) |
JP (1) | JP6131313B2 (ja) |
DE (1) | DE102015121727B4 (ja) |
TW (1) | TWI581094B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9824737B2 (en) | 2015-12-22 | 2017-11-21 | Intel Corporation | Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh |
US10665322B2 (en) * | 2018-05-14 | 2020-05-26 | Micron Technology, Inc. | Forward and reverse translation for dynamic storage media remapping |
US10838831B2 (en) | 2018-05-14 | 2020-11-17 | Micron Technology, Inc. | Die-scope proximity disturb and defect remapping scheme for non-volatile memory |
US11055167B2 (en) | 2018-05-14 | 2021-07-06 | Micron Technology, Inc. | Channel-scope proximity disturb and defect remapping scheme for non-volatile memory |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5199033A (en) * | 1990-05-10 | 1993-03-30 | Quantum Corporation | Solid state memory array using address block bit substitution to compensate for non-functional storage cells |
JPH0667620A (ja) * | 1991-07-27 | 1994-03-11 | Semiconductor Energy Lab Co Ltd | 画像表示装置 |
JPH1139221A (ja) | 1997-07-17 | 1999-02-12 | Hitachi Ltd | 不揮発性半導体メモリに対する書き込みアクセス・リフレッシュ制御方法、並びに半導体ファイル記憶装置 |
US5909404A (en) * | 1998-03-27 | 1999-06-01 | Lsi Logic Corporation | Refresh sampling built-in self test and repair circuit |
JP2000173277A (ja) | 1998-12-09 | 2000-06-23 | Hitachi Ltd | 不揮発性半導体記憶装置およびそのリフレッシュ方法 |
US6525987B2 (en) * | 2001-05-23 | 2003-02-25 | Tachyon Semiconductor Corporation | Dynamically configured storage array utilizing a split-decoder |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
US20050120265A1 (en) * | 2003-12-02 | 2005-06-02 | Pline Steven L. | Data storage system with error correction code and replaceable defective memory |
US7340366B2 (en) * | 2004-03-04 | 2008-03-04 | Atmel Corporation | Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means |
JP4282612B2 (ja) | 2005-01-19 | 2009-06-24 | エルピーダメモリ株式会社 | メモリ装置及びそのリフレッシュ方法 |
US7382673B2 (en) * | 2005-06-15 | 2008-06-03 | Infineon Technologies Ag | Memory having parity generation circuit |
US7440309B2 (en) * | 2005-06-15 | 2008-10-21 | Infineon Technologies Ag | Memory having parity error correction |
US7565479B2 (en) * | 2005-08-04 | 2009-07-21 | Rambus Inc. | Memory with refresh cycle donation to accommodate low-retention-storage rows |
US7734866B2 (en) * | 2005-08-04 | 2010-06-08 | Rambus Inc. | Memory with address-differentiated refresh rate to accommodate low-retention storage rows |
US7444577B2 (en) * | 2005-08-04 | 2008-10-28 | Rambus Inc. | Memory device testing to support address-differentiated refresh rates |
US7894289B2 (en) * | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US7778070B2 (en) * | 2007-06-29 | 2010-08-17 | Qimonda Ag | Memory with dynamic redundancy configuration |
WO2010080542A1 (en) * | 2008-12-17 | 2010-07-15 | Yadav Technology, Inc. | Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy |
JP2011060082A (ja) | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | メモリ制御装置 |
US9691504B2 (en) * | 2011-10-24 | 2017-06-27 | Rambus Inc. | DRAM retention test method for dynamic error correction |
US9001550B2 (en) * | 2012-04-27 | 2015-04-07 | Macronix International Co., Ltd. | Blocking current leakage in a memory array |
US20130318418A1 (en) * | 2012-05-22 | 2013-11-28 | Politecncio di Milano | Adaptive error correction for phase change memory |
US8966343B2 (en) | 2012-08-21 | 2015-02-24 | Western Digital Technologies, Inc. | Solid-state drive retention monitor using reference blocks |
WO2014070160A1 (en) * | 2012-10-31 | 2014-05-08 | Hewlett-Packard Development Company, L.P. | Repairing a memory device |
US9196384B2 (en) * | 2012-12-28 | 2015-11-24 | Intel Corporation | Memory subsystem performance based on in-system weak bit detection |
US9274715B2 (en) * | 2013-08-02 | 2016-03-01 | Qualcomm Incorporated | Methods and apparatuses for in-system field repair and recovery from memory failures |
TWI490871B (zh) * | 2014-07-11 | 2015-07-01 | Phison Electronics Corp | 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置 |
-
2014
- 2014-12-15 US US14/570,219 patent/US9595354B2/en active Active
-
2015
- 2015-11-10 TW TW104136973A patent/TWI581094B/zh active
- 2015-12-11 JP JP2015241805A patent/JP6131313B2/ja active Active
- 2015-12-14 DE DE102015121727.9A patent/DE102015121727B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102015121727A1 (de) | 2016-06-16 |
JP2016115354A (ja) | 2016-06-23 |
US20160172029A1 (en) | 2016-06-16 |
TWI581094B (zh) | 2017-05-01 |
DE102015121727B4 (de) | 2021-10-07 |
TW201633126A (zh) | 2016-09-16 |
US9595354B2 (en) | 2017-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101793368B1 (ko) | 비휘발성 메모리에서의 오류를 검출 및 정정하기 위한 방법 및 시스템 | |
JP6209646B2 (ja) | 不揮発性メモリのデータ管理方法およびシステム | |
JP6312698B2 (ja) | ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法 | |
KR101649395B1 (ko) | 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘 | |
KR102060488B1 (ko) | 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법 | |
US8355291B2 (en) | Resistive memory device and method of controlling refresh operation of resistive memory device | |
US9110829B2 (en) | MRAM smart bit write algorithm with error correction parity bits | |
US10102062B2 (en) | Semiconductor storage device | |
Swami et al. | Reliable nonvolatile memories: Techniques and measures | |
KR101987426B1 (ko) | 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법 | |
JP6131313B2 (ja) | 不揮発性メモリのリフレッシュ | |
KR102049258B1 (ko) | 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및 | |
US9875810B2 (en) | Self-identifying memory errors | |
US9042160B1 (en) | Memory device with resistive random access memory (ReRAM) | |
US20160132388A1 (en) | Semiconductor memory device and ecc method thereof | |
US20150261602A1 (en) | Resistance change memory | |
TWI762932B (zh) | 用於記憶體裝置之記憶體管理及刪除解碼 | |
US20180322940A1 (en) | Memory system and operation method of the same | |
JP2020047352A (ja) | 半導体記憶装置 | |
CN114078546A (zh) | 调试存储器装置 | |
TW202020875A (zh) | 半導體記憶裝置 | |
TW202217828A (zh) | 用於監測及管理記憶體裝置之系統及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6131313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |