KR20120104276A - 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘 - Google Patents

비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘 Download PDF

Info

Publication number
KR20120104276A
KR20120104276A KR1020127017155A KR20127017155A KR20120104276A KR 20120104276 A KR20120104276 A KR 20120104276A KR 1020127017155 A KR1020127017155 A KR 1020127017155A KR 20127017155 A KR20127017155 A KR 20127017155A KR 20120104276 A KR20120104276 A KR 20120104276A
Authority
KR
South Korea
Prior art keywords
memory
refresh
cell
memory device
array
Prior art date
Application number
KR1020127017155A
Other languages
English (en)
Other versions
KR101649395B1 (ko
Inventor
페르디난도 베데쉬
로베르토 가스탈디
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120104276A publication Critical patent/KR20120104276A/ko
Application granted granted Critical
Publication of KR101649395B1 publication Critical patent/KR101649395B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

상변화 메모리와 같은 비휘발성 메모리 장치를 리프레시하는 방법 및 시스템. 일 실시예에서, 시스템 상태의 함수로서, 메모리 장치는 여유가 있는(margined) 판독 기준 레벨을 사용하여 메모리 셀의 제1 리프레시를 수행하거나 여유가 없는(non-margined) 판독 기준 레벨을 사용하여 오류 정정된 메모리 셀의 제2 리프레시를 수행한다.

Description

비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘{REFRESH ARCHITECTURE AND ALGORITHM FOR NON-VOLATILE MEMORIES}
본 발명의 실시예는 비휘발성 메모리 장치의 분야에 관한 것으로서, 보다 구체적으로는 상변화 메모리 장치를 리프레시하는 것에 관한 것이다.
공지된 바와 같이, 상변화 메모리(phase-change memory, PCM) 어레이는 상이한 전기적 특성을 갖는 2개의 상(phase) 사이에서 변하는 특성을 가지는 부류의 물질을 사용한다. 예를 들어, 칼코겐화물은 무질서한 비정질 상(amorphous phase)으로부터 질서있는 결정 또는 다결정 상(crystalline or polycrystalline phase)으로 변할 수 있다. 2개의 상은 상당히 상이한 비저항 값 - 감지될 수 있고 상이한 메모리 상태와 연관되어 있음 - 에 연관되어 있다. 상세하게는, 상변화 메모리 셀은 적절한 바이어싱 하에서 검출가능한 전류가 전도될 때 "세트"(set)(예컨대, 통상적으로 논리 상태 "1"에 연관된 조건)로 정의될 수 있고, 동일한 바이어싱 하에서 훨씬 더 낮은 전류가 전도될 때 "리셋"(reset)(예컨대, 논리 상태 "0")으로 정의될 수 있다.
상변화는 온도를 증가시킴으로써 달성될 수 있다. 상변화 물질이 충분한 시간 길이 동안 결정화 온도(예를 들어, 약 200℃ 초과)에서 유지되면 핵형성이 일어난다. 시스템 응용이 PCM 어레이를 충분한 양의 시간 동안 결정화 온도에 근접하는 주변 온도에 노출시키는 경우, 비정질 상태에 대응하는 데이터가 손실될 때 기억 보존 오류(memory retention error)가 일어날 수 있다. 이러한 보존 오류는 물질 개선 또는 부담스런 수준의 오류 정정 코드(error correction code, ECC)가 없는 경우 고온 응용에서 PCM을 사용하는 것을 배제시킬 수 있다. 예를 들어, 많은 자동차 응용 분야는 까다로운 응용에서 150 ℃ 초과에서 10년 또는 심지어 20년을 목표로 하는 데이터 보존을 갖는 비휘발성을 규정할 수 있다.
따라서, 100 ℃ 초과의 온도 범위에서 개선된 데이터 보존을 제공하는 PCM 메모리가 유리하다.
본 발명의 실시예가 상세히 기술되어 있고 명세서의 종결 부분에 명백히 청구되어 있다. 그렇지만, 구성 및 동작 방법 둘 다에 관한 본 발명의 실시예는, 본 발명의 목적, 특징 및 이점과 함께, 첨부 도면과 관련하여 읽어볼 때 이하의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른, 시스템 상태의 함수로서 메모리 리프레시를 수행하도록 구성된 시스템에서의 특정의 구성요소를 나타낸 블록도;
도 2는 본 발명의 일 실시예에 따른, 시스템의 상태 및 시스템 상태의 함수로서 수행되는 비휘발성 메모리 리프레시를 나타낸 상태도;
도 3은 본 발명의 일 실시예에 따른, 시스템 상태의 함수로서 및 시스템 또는 메모리 장치 온도의 함수로서 수행되는 메모리 리프레시 동작을 나타낸 도면;
도 4a는 본 발명의 일 실시예에 따른, 시스템 상태 및 온도의 함수로서 메모리 리프레시를 수행하도록 구성된 메모리 장치에서의 특정의 구성요소를 나타낸 블록도;
도 4b는 본 발명의 일 실시예에 따른, 비휘발성 메모리 페이지, 휘발성 캐시 및 메모리 장치의 외부 사이의 회로 경로를 나타낸 개략도;
도 5는 본 발명의 일 실시예에 따른, 전체 칩 리프레시(full chip refresh) 동안 메모리 장치에 의해 수행되는 특정의 동작을 나타낸 흐름도;
도 6a는 본 발명의 일 실시예에 따른, ECC-기반 리프레시 동안 메모리 장치에 의해 수행되는 특정의 동작을 나타낸 흐름도;
도 6b는 본 발명의 일 실시예에 따른, 메모리 리프레시 동안 메모리 판독을 용이하게 해주기 위해 메모리 장치에 의해 수행되는 특정의 동작을 나타낸 흐름도;
도 7은 대안의 실시예에 따른, 메모리 리프레시를 수행하도록 구성된 메모리 장치에 포함될 수 있는 상변화 메모리(phase change memory, PCM) 어레이의 개략도.
도 8은 대안의 실시예에 따른, 메모리 리프레시를 수행하도록 구성된 메모리 장치에 포함될 수 있는 자기 랜덤 액세스 메모리(magnetic random access memory, MRAM) 어레이의 개략도.
설명의 간단함 및 명확함을 위해, 도면에 예시된 구성요소가 꼭 축척대로 그려져 있지는 않다는 것을 잘 알 것이다. 예를 들어, 명확함을 위해 일부 구성요소의 치수가 다른 구성요소에 대해 과장되어 있을 수 있다. 게다가, 적절하다고 생각되는 경우, 대응하는 또는 유사한 구성요소를 나타내기 위해 도면에서 참조 번호가 반복되었다.
이하의 상세한 설명에서, 본 발명의 실시예의 완전한 이해를 제공하기 위해 다수의 구체적인 상세가 기술되어 있다. 그렇지만, 당업자라면 다른 실시예가 이들 구체적인 상세 없이 실시될 수 있다는 것을 잘 알 것이다. 다른 경우에, 본 발명을 불명료하게 하지 않기 위해 공지의 방법, 절차, 구성요소 및 회로가 상세히 기술되어 있지 않다. 이하의 상세한 설명 중 어떤 부분은 컴퓨터 메모리 내의 데이터 비트 또는 이진 디지털 신호에 대한 연산의 알고리즘 및 심볼 표현으로 제공되어 있다. 이들 알고리즘 설명 및 표현은 데이터 처리 기술 분야의 당업자가 다른 당업자들에게 자신의 작업의 내용을 전달하는 데 사용되는 기법일 수 있다.
알고리즘은, 여기에서 또 일반적으로, 원하는 결과를 가져오는 일관성있는 일련의 작용 또는 동작인 것으로 간주된다. 이들은 물리적 양의 물리적 조작을 포함한다. 보통, 꼭 그럴 필요는 없지만, 이들 양은 저장, 전송, 결합, 비교, 또는 다른 방식으로 처리될 수 있는 전기 또는 자기 신호의 형태를 갖는다. 때때로 원칙적으로 통상적인 사용의 여러 이유들로 인해, 이들 신호를 비트, 값, 요소, 심볼, 문자, 용어, 레벨, 숫자, 기타 등등이라고 말하는 것이 편리한 것으로 밝혀졌다. 그렇지만, 이들 용어 및 이와 유사한 용어들 모두가 적절한 물리적 양과 연관되어야 하고 이들 양에 적용되는 편리한 라벨에 불과하다는 것을 잘 알 것이다.
달리 구체적으로 언급하지 않는 한, 이하의 설명으로부터 명백한 바와 같이, 명세서 전체에 걸쳐, "처리" 또는 "계산" 또는 "산출" 또는 "결정", 기타 등등의 용어들을 이용하는 설명이, 컴퓨터 시스템의 레지스터 및/또는 메모리 내에 물리적(전자적 등) 양으로 표현된 데이터를, 컴퓨터 시스템의 메모리 또는 레지스터 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 장치 내의 물리적 양으로 유사하게 표현되는 다른 데이터로 조작 및/또는 변환하는 컴퓨터 또는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 장치의 동작 및/또는 프로세스를 말한다는 것을 잘 알 것이다.
본 발명의 실시예는 본 명세서에서의 동작을 수행하는 장치를 포함할 수 있다. 장치는 원하는 목적에 맞게 특별히 구성될 수 있거나, 장치에 저장된 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨팅 장치를 포함할 수 있다. 이러한 프로그램은 플로피 디스크, 광 디스크, CD-ROM(compact disc read only memory), 광자기 디스크를 비롯한 임의의 유형의 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 전기적 프로그램가능 판독 전용 메모리(EPROM), 전기적 소거가능 프로그램가능 판독 전용 메모리(EEPROM), 자기 또는 광 카드, 또는 전자 명령어를 저장하기에 적당하고 컴퓨팅 장치의 시스템 버스에 결합될 수 있는 임의의 다른 유형의 매체(이들로 제한되지 않음)와 같은 저장 매체 상에 저장될 수 있다.
"결합된(coupled)" 및 "연결된(connected)"이라는 용어는, 그의 파생어와 함께, 본 명세서에서 구성요소 간의 구조적 관계를 기술하는 데 사용될 수 있다. 이들 용어가 서로에 대한 동의어로서 의도되어 있지 않다는 것을 잘 알 것이다. 오히려, 특정 실시예에서, 2개 이상의 요소가 서로 물리적 또는 전기적으로 직접 접촉하고 있음을 나타내기 위해, "연결된"이 사용될 수 있다. "결합된"은 2개 이상의 요소가 서로 직접 또는 간접적으로(그 사이에 다른 중간 요소가 있음) 물리적 또는 전기적 접촉을 하고 있다는 것 및/또는 2개 이상의 요소가 (예컨대, 원인과 결과 관계에서와 같이) 서로 협력하거나 상호작용한다는 것을 나타내기 위해 사용될 수 있다.
시스템 상태의 함수로서 및/또는 시스템 온도의 함수로서 비휘발성 메모리 셀을 리프레시하는 방법 및 시스템이 본 명세서에 기술되어 있다. 특정의 실시예에서, 메모리 제어기 유닛은 상이한 온도 및 상이한 시스템 상태의 함수로서 보류 및 재개 기능을 갖는 리프레시 알고리즘을 실행한다. 특정 실시예에서, 시스템이 시스템 구성요소가 메모리에 액세스하지 않는 상태에 있는 동안에 집중적인 리프레시가 수행되고 시스템이 시스템 구성요소가 메모리에 액세스하는 상태에 있는 동안에 작은 지연을 야기하는 리프레시가 수행되도록, 비휘발성 메모리 상에서 수행되는 리프레시의 유형이 시스템의 상태에 따라 달라진다. 확장된 동작 온도 범위를 갖는 비휘발성 메모리를 제공하기 위해, 이들 개별 리프레시 유형의 트리거링이 시스템 타이머 및 온도에 기초하여 특정의 상태에 대해 추가적으로 조정될 수 있다. 본 명세서에 기술된 예시적인 실시예가 상변화 메모리(PCM) 장치와 관련하여 특정의 상세를 제공하고 있지만, 당업자라면 비록 PCM 장치의 온도 감도가 다른 메모리 기술의 장치에 존재하지 않을 수 있지만, 본 명세서에 기술된 이러한 상태 의존적 리프레시 방법 및 시스템이 그럼에도 불구하고 MRAM, 플래시 등과 같은 다른 비휘발성 메모리 기술에 적용될 수 있다는 것을 잘 알 것이다.
도 1은 비휘발성 메모리 장치(150) 및 메모리 제어기 유닛(memory controller unit, MCU)(125)을 포함하는 시스템(101)에서의 특정의 구성요소를 나타낸 블록도이다. 메모리 장치(150)는 시스템(101)의 동작 동안에 시스템(101)의 하나 이상의 구성요소에 의해 실행되는 명령어를 저장하는 데 사용될 수 있고, 또한 시스템(101)의 하나 이상의 구성요소에 의해 처리되거나 시스템으로/으로부터 전달되는 데이터를 저장하는 데도 사용될 수 있다. 메모리 장치(150) 및 MCU(125)는, 본 발명의 실시예에 따르면, 시스템 상태의 함수로서 메모리 장치(150) 내의 비휘발성 메모리 셀의 리프레시를 시작하도록 구성되어 있다. 메모리 장치(150)에 의해 시작되는 리프레시는 본 명세서에서 "자기 활성화 방식(self-activated)"이라고 하고, MCU(125)에 의해 시작된 리프레시는 본 명세서에서 "명령 활성화 방식(command activated)"이라고 한다. 도시된 바와 같이, 시스템(101)은, 예를 들어, 12V 자동차 배터리 또는 전력 간선(power mains)일 수 있는 외부 전원(199)에 결합된 시스템 전원 유닛(110)을 포함한다. 시스템 전원 유닛(110)은 또한, 정상 시스템 동작 동안 또는 DPD(deep power down, 딥 파워 다운) 상태에 있는 시스템 유지보수 동안, 시스템(101)에 의해 이용될 수 있는 보조 시스템 배터리(105)에 결합되어 있을 수 있다. 예를 들어, 시스템(101)이 메모리 장치(150)가 배터리(105)에 의해서만 전원을 공급받는 DPD 상태에 있는 동안에, 임의의 메모리 리프레시 동작이 수행될 수 있다. DPD 상태에서, 시스템의 구성요소들(115, 120, 125 등) 중 임의의 것의 전원이 꺼질 수 있다. MCU(125)의 전원이 꺼져 있는 경우, 메모리 장치(150)는 자기 활성화 방식 리프레시에 의존한다. 시스템 DPD 상태에서 MCU(125)의 전원이 켜져 있는 경우, 메모리 리프레시는 MCU(125)로부터 발행된 리프레시 명령에 의해 또는 메모리 장치(150) 자체에 의해 자기 활성화 방식 리프레시 논리를 통해 트리거될 수 있다.
시스템(101)은 시스템 외부에 있는 장치의 감지, 제어 및 그와의 통신을 위한 I/O 회로(120) 및 A/D 회로(115)를 추가로 포함하고 있다. A/D 회로(115) 및 I/O 회로(120) 각각은 전원 버스를 거쳐 전원 유닛(110)에 결합되어 있고, 또한 하나 이상의 데이터 버스에 의해 서로에 그리고 MCU(125)를 거쳐 메모리 장치(150)에 결합되어 있다. MCU(125)는 명령 인터페이스 및 데이터 I/O(135)를 통해 메모리 장치(150)에 통신 결합되어 있다. MCU(125)는 또한 (예컨대, 시스템 상태에 따라) 특정의 유형의 메모리 리프레시를 주기적으로 트리거하는 데 이용되는 타이머(102)에 결합되어 있고, 또한 통상적으로 칩 인에이블(chip enable, CEB) 선택을 통해 결정되는 활성 상태(210) 및 대기 상태(220)(도 2) 이외의 시스템 상태 정보를 전달하기 위해 전용의 시스템-온/시스템-오프 신호(dedicated system-on/system-off signal)(130)를 메모리 장치(150)에 제공한다. 본 명세서의 다른 곳에서 추가로 논의되는 바와 같이, 시스템-온/시스템-오프 신호(130)는 특정의 유형의 메모리 리프레시가 트리거될 시스템 상태 천이를 결정하기 위한 것이다.
도 2는 본 발명의 일 실시예에 따른, 시스템의 상태 및 시스템 상태의 함수로서 수행되는 비휘발성 메모리 리프레시를 나타낸 상태도를 나타낸 것이다. 도시된 바와 같이, 전원-온(power-on) 상태(200) 동안, 비휘발성 메모리 장치(150)를 포함하는 시스템(101)과 같은 시스템의 모든 회로가 0V로부터 Vcc로 전원이 켜진다. 종래 기술에서와 같이, 전원-온 상태(200) 동안, 시스템(101)의 논리 게이트는 시스템적으로 "임의(don't care)" 상태로부터 결정적 상태로 된다. 실시예에 따라서는, Vcc가 무정전 전원(uninterruptable power supply)에 의해 처음으로 공급될 때에만 전원-온 상태(200)에 들어가고 그 후에 시스템(101)에 전원을 공급할 수 있다.
또한 도 2에 도시된 바와 같이, 모든 회로의 전원이 켜져 있는 상태에서, 시스템-온 상태(201)에 들어간다. 일 실시예에서, 시스템-온 상태 식별자는 메모리 리프레시(205)를 수행하도록 메모리 장치(150)를 트리거한다. 비휘발성 장치(예컨대, PCM 장치)와 관련하여, 리프레시는 비휘발성 메모리 장치(예컨대, DRAM)에서 수행될지도 모르는 바와 같이 단지 판독 및 판독된 것의 재기입이 아니다. 그 대신에, 비휘발성 장치 리프레시는 문턱 레벨(threshold level)에 대한 판독 및 문턱 레벨과 관련하여 판독 기준을 충족시키지 않는 임의의 비트의 재프로그래밍을 수반한다. 본 명세서의 다른 곳에서 추가로 논의되는 바와 같이, 메모리 리프레시(205)에 의해 메모리 장치(150)의 모든 메모리 셀이 여유가 있는 기준 레벨(margined reference level)에 대해 판독되고, 여유가 있는 기준 레벨에 대해 실패한 임의의 셀이 재프로그래밍된다. 따라서, 전체 칩 메모리 리프레시(205)는, 데이터 패턴, 메모리 셀 기술, 메모리 장치 아키텍처 및 크기에 따라, 수백 밀리초(ms)에서 10초 이상까지의 어딘가를 필요로 할 수 있는 집중적인 프로세스이다.
시스템-온 상태(201)에서, 비휘발성 메모리 장치(즉, 메모리 칩)를 포함하는 시스템(101) 내의 모든 회로는 Vcc에 있다. 일반적으로, 시스템-온 상태(201)에 있는 동안에, 메모리 장치(150)는 액세스되지 않을 것이고, 따라서 비교적 집중적인 메모리 리프레시(205)가 수행될 수 있다. 리프레시(205)를 시작하기 위해, 메모리 장치(150)로 전달되는 상태 식별자에 의해 시스템-온 상태(201)가 전원-온 상태(200)와 구별될 수 있다. 일 실시예에서, 전용의 "시스템-온" 신호(130)는 메모리 제어기 유닛(MCU)에 의해 공급될 수 있고, 시스템-온 신호를 수신할 시에, 메모리 장치(150)는 메모리 리프레시(205)를 시작할 수 있다. 메모리 장치(150)가 다수의 유형의 개별 리프레시를 수행하도록 구성되어 있기 때문에, "시스템-온" 신호(130)의 존재는, MCU(125)가 다수의 유형의 리프레시를 구별하는 리프레시 명령을 발행할 필요 없이, 수행될 특정의 유형의 리프레시[예컨대, 리프레시(205)가 전체-칩의 집중적인 리프레시(full-chip intensive refresh)라는 것]를 메모리 장치(150)에 추가로 알려주는 역할을 할 수 있다. 시스템-온 신호는 또한, 명령 인터페이스(135)를 통해 MCU(125)에 의해 발행되는 임의의 특정의 "리프레시" 명령이 없는 경우에도, 메모리 장치(150)가 전체 칩 메모리 리프레시(205)를, 상태 천이에 의해 트리거되는 자기 활성화 방식 리프레시로서, 수행할 수 있게 해줄 수 있다. 명령 활성화 방식 실시예 또는 자기 활성화 방식 실시예의 경우, 도 2에 예시된 일례에서, 시스템(101)이 시스템-온 상태(201)로 천이될 때마다 전체 칩 메모리 리프레시(205)가 시작된다.
대안의 실시예에서, 칩 인에이블(CEB) 신호는 또한 메모리 장치(150)에 의해 수행될 리프레시 유형을 트리거 및 지정하기 위한 시스템-온 상태(201)를 정의하는 데 이용될 수 있다. 예를 들어, CEB는 비휘발성 메모리를 포함하는 전체 시스템의 활성 모드를 인에이블시키는 전역 신호일 수 있다. 전용의 "시스템-온" 신호(130)를 갖는 실시예의 경우, CEB는 "선택됨" 상태에 있거나 "선택되지 않음" 상태에 있을 수 있다. Vcc가 처음으로 공급될 때에만 전원-온 상태(200)에 들어가는 또 다른 실시예에서는, 집중적인 메모리 리프레시 또는 ECC-기반의 저지연시간 리프레시(ECC-based, low-latency refresh)를 지정하기 위해 시스템-온 상태가 활성 상태 및 대기 상태와 구별되기만 하면 된다.
도 2는 또한 모든 시스템 회로가 Vcc로 전원을 공급받고 메모리 장치가 인에이블되며(CEB 선택됨) 메모리 장치가 MCU(125)에 의해 액세스되고 있는 "활성" 상태(210)를 나타내고 있다. 도시된 예시적인 실시예에서, 활성 상태(210)에 있을 때, MCU(125)로부터 리프레시 명령을 수신할 시에, 또는 메모리 장치(150) 내부에서 트리거 이벤트가 발생할 시에, 메모리 장치(150)는 집중적인 여유가 있는 리프레시(intensive margined refresh)[예컨대, 메모리 리프레시(205)]보다는 ECC-기반 메모리 리프레시(215)를 수행한다. 본 명세서의 다른 곳에 추가로 기술된 바와 같이, 전체 칩 메모리 리프레시(205)와 달리, ECC-기반 메모리 리프레시(215)는 판독 레벨 문턱값에 대해 수행되고, 오류 정정된 메모리 셀만이 (예컨대, ppm 레벨에서) 리프레시된다는 점에서 여유가 있는 메모리 리프레시(205)보다 덜 집중적이다. 메모리 리프레시(215)는 메모리 지연 시간을 거의 또는 전혀 유발하지 않는다. 특정 실시예에서, 활성 상태(210)에 있는 동안, ECC-기반 메모리 리프레시(215)는 또한 MCU의 메모리 액세스 요청에 서비스하기 위해 보류될 수 있다.
"대기" 상태(220)에서, 메모리 장치(150)는 인에이블되지 않고(CEB 선택되지 않음), MCU(125)는 메모리 장치(150)에 액세스하고 있지 않지만, 모든 시스템 회로가 Vcc로 전원을 공급받는 채로 있다. 특정의 실시예에서, 대기 상태(220)가 메모리 장치(150)의 대기 대 활성 규격(standby to active specification)에 따라 비교적 짧은 지속기간을 가질 수 있기 때문에, 메모리 장치(150)는 메모리 장치(150)가 대기 상태(220)에 있는 동안 ECC-기반 메모리 리프레시(215)(MCU 명령 활성화 방식 또는 자기 활성화 방식)를 수행하도록 구성되어 있다. 그렇지만, 도 2에 예시된 바와 같이, 실시되거나 실시되지 않을 수 있는 옵션(도 2에서 파선으로 나타내어져 있음)으로서, 메모리 장치(150)가 대기 상태(220)에 있는 동안 메모리 장치(150)가 MCU(125)로부터 리프레시 명령을 수신할 시에, ECC-기반 메모리 리프레시(215)보다는 전체 칩 메모리 리프레시(235)가 수행될 수 있다. 앞서 기술한 바와 같이, MCU(125)에 의해 발행된 리프레시 보류 명령에 응답하여 메모리 리프레시(215)가 보류될 수 있다. 이와 유사하게, 대기 상태(220) 동안 메모리 리프레시(235)가 수행되어야만 하는 경우, 다시 활성 상태(210)로의 상태 천이에 응답하여 또는 MCU(125)로부터의 보류 명령을 통해 그 리프레시 알고리즘도 역시 보류될 수 있어야 한다[이 경우, 메모리 리프레시(205)가 보류될 것임]. 보류가능 리프레시 실시예의 경우, 대기 상태로 되돌아갈 시에, 예를 들어, MCU(125)에 의해 발행된 "재개" 명령에 응답하여, 메모리 장치(150)는 보류된 리프레시를 계속할 수 있다.
"시스템-오프" 상태(230)에서, 시스템(101)의 대부분의 회로의 전원이 꺼져 있다(예를 들어, DPD 상태에 있음). 시스템 오프 상태(230)에서, 메모리 장치(150)는, 예를 들어, 배터리(105)에 의해 Vcc로 전원을 공급받는 채로 있다. 특정의 실시예에서, MCU(125)는 또한 Vcc로 전원을 공급받는 채로 있다. 예시적인 실시예의 경우, 시스템-온 신호(130)가 "시스템-오프" 신호를 식별해주기 위해 반전될 수 있다. 예시적인 실시예에서, 시스템-오프 상태(230)로의 천이는 시스템-온 상태(201)에 들어갈 시에 수행되는 메모리 리프레시(205)와 실질적으로 동일한 전체 칩 메모리 리프레시(235)를 트리거한다. 메모리 리프레시(235)는 시스템(101)의 전원이 오랜 기간 동안 꺼져 있을 수 있는 응용 - 전원이 꺼져 있는 동안 메모리 장치(150)는 시스템 온 상태(201)에 들어갈 시에 메모리 리프레시(205)의 수행 이전에 보존 실패를 경험할 수 있음 - 에 아주 유용하다. 시스템 오프 상태(230)와 구별되게, "전원 오프" 상태(240)에서, 메모리 장치(150) 및 MCU(125)를 포함하는 시스템(101)의 모든 회로의 전원이 0V로 꺼진다.
도 3은 도 2에 도시된 시스템 상태의 함수로서 및 시스템 온도의 함수로서 수행되는 메모리 리프레시 동작의 일례이다. 도 3에 도시된 예시적인 실시예에서, 시스템(101)은 온도가 비휘발성 메모리 장치(150)에 대해 확장된 범위 내로 들어갈 수 있는 자동차 응용에서 이용된다. 도 3에서, 온도 축(301)은 메모리 리프레시 축(302) 위쪽에 정렬되어 있고, 시스템 온도(315) 및 리프레시 이벤트가 시간 축(303)으로 나타낸 시간의 함수로서 제시되어 있다.
시각(305)에서, 시스템(101)은 시스템-온 상태(201)에 들어가고(예컨대, 엔진을 켜는 것에 의해 자동차 점화가 작동됨), 그에 응답하여, 전체 칩 메모리 리프레시(205)가 수행된다. 시스템은 이어서 활성 상태(210)로 천이되고, 자동차 엔진이 돌아가고, 시스템 온도(315)가 주변 온도로부터 대략 125 ℃로 증가된다. 활성 상태(210)에 있는 동안, 단일 ECC-기반 리프레시(215)가 수행되고, 시각(310)에서, 시스템-오프 상태(230)에 들어간다(예컨대, 엔진을 끄는 것에 의해 자동차 점화가 작동됨). 이 일례에서, 시각(305)과 시각(310) 사이의 기간 동안 자동차 엔진이 돌아가고 있고, 이 기간이 동작 온도에 대해 최소의 고유 기억 보존 시간(minimum intrinsic memory retention time)(320)보다 작을 필요가 있을 것임을 알 수 있다. 예를 들어, 자동차의 급유 요구사항은 시각(305)과 시각(310) 사이의 기간을 12 시간 미만으로 제한할 수 있고, 그로써 메모리 장치의 최소의 고유 보존(minimum intrinsic retention)(320)을 정의한다. 시각(310)에서 엔진을 끌 시에, 시스템은 시스템-오프 상태(230)에 들어가서, 시스템-오프 전체 칩 리프레시(235A)를 트리거한다. 시각(310)에서 자동차 엔진이 꺼져 있는 상태에서, 시스템 온도(315)는 활성 냉각이 없는 상태에서 일정 기간 동안 계속하여 상승한다. 시스템 온도(315)의 상승에 응답하여, 온도(315)에 의존적인 메모리 리프레시 주파수로 시스템-오프 상태에 있는 동안 반복적인 전체 칩 리프레시(235B)가 계속된다(명령 활성화 방식 또는 자기 활성화 방식). 마지막으로, 시스템이 주변 온도로 되돌아간 후에, 시스템이 전원-오프 상태(240)에 들어가거나 시스템-온 상태(201)로 되돌아갈 때까지 전체 칩 리프레시 레이트의 주파수가, 예를 들어, 타이머(102)에 기초하여 트리거되는 초저주파수에 도달한다.
도 4a는 본 발명의 일 실시예에 따른, 메모리 장치(150) 내의 특정의 구성요소를 나타낸 블록도이다. 도 4a를 참조하면, 메모리 장치(150)는 데이터 셀 어레이(455) - 행과 열로 배열되고, 구조적으로 서로 동일한 복수의 파티션(460) 내에 복수의 페이지(465)로 구성됨 - 를 포함한다. 각각의 페이지(465)의 모든 셀이 단일 판독 동작으로 판독될 수 있다. 예시적인 실시예에서, 어레이(455) 내의 각각의 셀은 도 7에 추가로 도시되어 있는 상변화 물질을 포함하는 상변화 메모리 셀이다.
각각의 파티션(460)은 오류 정정 모듈(ECC)(480)을 포함한다. 어레이(455)에 저장된 데이터가 기지의 오류 정정 코드에 따라 인코딩되고, 패리티 셀(parity cell)에 저장된 패리티 비트(parity bit)를 포함한다. 어레이(455)로부터 검색된 데이터는 오류 정정 모듈(480)로 전송된다. 데이터 셀 및 패리티 셀이 동시에 판독될 수 있다. 오류 정정의 레벨이 구현에 따라 변할 수 있지만, 예시적인 실시예에서, 오류 정정 모듈(480)은 판독된 데이터의 각각의 페이지(465) 내의 단일 비트 오류를 복원시키도록 구성되어 있다.
메모리 장치(150)는 ECC-기반 메모리 리프레시(215) 동안 어레이(455)로부터 데이터 입력(data in)을 판독하기 위해 캐시 데이터 입력 버스(cache data in bus)(471)를 통해 어레이(455)에 결합된 SRAM 캐시(495)를 포함한다. SRAM 캐시(495)의 크기가 구현에 따라 달라질 수 있지만, 일반적으로 1 내지 최대 N 페이지[즉, 전체 파티션(460)의 크기와 같음]의 범위에 있을 것이다. SRAM 캐시(495) 및 어레이(455)는 파티션/캐시 멀티플렉서(mux)(490)에 결합되어 있다. 파티션/캐시 mux(490)는 리프레시 제어기(488)에 의해 발행된 리프레시 인에이블 신호(482)의 함수로서 및 판독 동작 동안 판독될 어레이(455) 내의 셀의 주소가 [주소 레지스터(487)에 저장되어 있는] 리프레시되고 있는 것과 일치하는지의 함수로서 캐시(495)와 어레이(455) 중에서 선택을 한다. 파티션/캐시 mux(490)는 또한 어레이(455)의 데이터 셀로부터 판독된 데이터를 수집하기 위해 파티션(460)에 결합된 데이터 버스(489)에 결합되어 있다. 캐시(495) 또는 어레이(455)로부터의 데이터는 데이터 출력 버스(data out bus)(498)를 통해 메모리 장치(150)로부터 판독된다. 프로그램 동작 동안 메모리 어레이(455)에 저장될 데이터는 파티션(460)에 결합된 데이터 입력 버스(data in bus)(401)를 통해 제공된다. 파티션/캐시 mux(490)는 SRAM 캐시(495)로부터 판독된 데이터가 ECC-기반 메모리 리프레시(215) 동안 파티션(460)으로 내부 복사(copy back)될 수 있게 해주기 위해 내부 복사 버스(copy back bus)(497)를 통해 데이터 입력 버스(401)에 결합되어 있다.
리프레시 제어기(488)는 메모리 장치(150)의 메모리 리프레시 동작을 관리한다. 리프레시 제어기(488)는 리프레시 명령 버스(483)를 거쳐 메모리 장치 I/O 인터페이스를 통해 MCU(125)에 결합되어 있고, MCU(125)에 의해 발행되는 리프레시 활성화(refresh activate), 리프레시 보류(refresh suspend), 및 리프레시 재개(refresh resume) 명령에 응답한다. 특정 실시예에서, 리프레시 제어기(488)는 내부 타이머(484)로부터의 출력에 응답하여 또는 온도 센서(485)로부터의 출력에 응답하여 메모리 장치(150)의 자기 활성화 방식 리프레시를 트리거하는[예컨대, MCU(125)로부터의 명령이 없는 상태에서 리프레시 동작을 시작하는] 논리를 추가로 포함할 수 있다. 온도 센서(485)는 물론 메모리 장치(150)의 외부에 위치할 수 있고 리프레시 명령을 리프레시 제어기(488)에 발행하기 위해 MCU(125)에 의해 이용될 수 있다.
리프레시 제어기(488)에 결합된 리프레시 플래그 레지스터(486)는 메모리 리프레시 동작의 관리 시에 리프레시 제어기(488)에 의해 이용되는 리프레시 상태 플래그 비트를 저장한다. 예시적인 상태 플래그는 "칩 사용 중(chip busy)", "리프레시 진행 중(refresh on-going)" 및 "리프레시 필요함(refresh needed)"을 포함하지만, 이들로 제한될 필요는 없다. 리프레시 플래그 비트들 중 하나 이상이 임의의 메모리 액세스 이전에 MCU(125)에 의해 판독될 수 있다. MCU(125)는 또한 시스템 필요에 따라 리프레시 상태를 수정하기 위해 리프레시 플래그 상태 비트를 판독한 것에 응답하여 리프레시 명령(예컨대, 활성화, 보류, 재개)을 발행할 수 있다. 역시 리프레시 제어기(488)에 결합된 주소 레지스터(487)는 리프레시된 및/또는 아직 리프레시되지 않은 어레이(455)의 주소를 저장한다. 특정의 실시예에서, 리프레시된 어레이(455) 내의 메모리 셀 서브세트의 마지막 주소가 주소 레지스터(487)에 저장된다.
본 기술 분야에 공지된 바와 같이, 각각의 파티션(460)은 판독/프로그램 회로 및 데이터 셀에 대한 열 디코딩(Y-mux) 회로를 포함하고, 간단함을 위해 도 4a에 도시되어 있지 않다. 파티션(460)은 또한, 종래의 데이터 판독 출력 동안 이용되는 판독 레벨 기준 레벨에 부가하여, 전체 칩 리프레시 동안 이용되는 하나 이상의 여유가 있는 기준 레벨(R1, R2 등)을 포함하는 기준 셀(481)을 포함할 수 있는 전용 회로에 의해 발생되는 판독 기준 전류, 전압 또는 저항 레벨을 포함한다. 도 4a에 도시된 예시적인 실시예에서, 메모리 장치(150)는 캐시(495)에 직접 액세스하기 위해 캐시 Y-mux(470) 및 캐시 감지 회로(475)를 추가로 포함하고 있다. 캐시(495)에 대한 Y-mux 및 감지 회로의 복제는 ECC-기반 리프레시 동안 최소 메모리 지연 시간을 위해 RWR(read-while-refresh, 리프레시 동안 판독) 기능을 메모리 장치(150)에 제공한다. 이러한 실시예의 경우, 도 4b에 추가로 예시된 바와 같이, 메모리 어레이 페이지는 부가의 캐시 감지 증폭기(476)를 통해 캐시 데이터 입력 버스(471)에 결합되어 있고, 감지 증폭기(474)를 통해 파티션/캐시 멀티플렉서(490)에 결합되어 있다. 판독될 메모리 주소가 리프레시되는 주소의 범위에 속하는 경우[예컨대, 페이지(465 <1>)], 캐시(495)로부터의 직접 판독을 위해 "리프레시된 주소" 신호가 인에이블된다. 판독될 주소가 리프레시되는 주소의 범위 내에 있지 않은 경우[예컨대, 캐싱된 페이지(465 <1>) 이외의 임의의 페이지(465)], "리프레시되지 않은 주소" 신호가 인에이블되고, 데이터가 어레이 데이터 출력(489)을 거쳐 파티션/캐시 멀티플렉서(490)를 통해 출력된다. 리프레시된 주소 신호 및 리프레시되지 않은 주소 신호가, 예를 들어, 리프레시 제어기(488)에 의해 제공될 수 있다.
도 5a는 전체 칩 리프레시(205, 235) 동안 메모리 장치에 의해 수행되는 특정의 동작을 나타내는 방법(500)에 대한 흐름도를 나타낸 것이다. 방법(500)은 동작(505)에서 시스템-온 상태(201)로의 천이를 검출한 것 및/또는 동작(505)에서 시스템-오프 상태(230)로의 천이를 검출한 것에 응답하여 시작된다. 추가의 실시예에서, 이들 상태 중 하나에 들어간 것에 응답하여 방법(500)을 시작하는 것에 부가하여, 방법(500)은 또한 동작(507)에서 메모리 장치(150)가 시스템-오프 상태(230)에 있는 동안에 [예컨대, 온도 센서(485) 및 타이머(484) 중 하나 이상의 함수로서 그리고 도 3에 예시된 바와 같이] 자기 활성화 방식 리프레시 트리거가 발생한 것; 또는 동작(508)에서 MCU(125)로부터 리프레시 명령[예컨대, 대기 상태(220)에 있는 동안에 명령 인터페이스(135)를 통해 전송된 "리프레시 활성화" 또는 "리프레시 재개"]을 수신한 것에 응답하여 시작될 수 있다. 방법(500)의 시작 시에, 리프레시 플래그 레지스터(486) 내의 상태 비트는 리프레시가 진행 중임을 나타내기 위해 세트된다.
동작(510)에서, 어레이(455)로부터의 데이터가 여유가 있는 리프레시 기준에 대해 판독된다. 여유가 있는 리프레시 기준 레벨이 메모리 장치(150)의 정상 동작 동안 판독 레벨보다 더 엄격한 문턱값에 있다. 예를 들어, 판독이 전류 감지를 수반하고 바이어스된 셀의 판독 레벨이 7 μA인 PCM 어레이의 경우, 동작(510)에서 이용되는 논리 0에 대한 여유가 있는 판독 기준 레벨(Iv0)이 동일한 셀 바이어스에 대해 2 μA이다. 보존 오류의 정정에 부가하여, 논리 1에 대한 여유가 있는 문턱값도 역시 동작(510)에서 셀 드리프트(cell drift)를 해결하기 위해 이용될 수 있다. 특정의 실시예에서, 여유가 있는 판독 기준 레벨(R1) - 판독 레벨 기준 레벨(R) 미만의 제1 여유가 있는 레벨로 설정됨 - 이 기준 셀(481)(도 4a)에 저장되어 있다. 추가의 실시예에서, 여유가 있는 판독 기준 레벨(R2) - 판독 레벨 기준 레벨(R) 초과의 제2 여유가 있는 레벨로 설정됨 - 이 (예컨대, 드리프트의 정정을 위해) 기준 셀(481)에 저장되어 있다.
메모리가 여유가 있는 판독 레벨에 실패하는 경우, 셀 상태가 올바르지 않은 것으로 판정되고, 방법(500)은 계속하여 동작(512)에서 셀-레벨 프로그램에 의해 셀을 여유가 있는 레벨로 리프레시한다. 예를 들어, PCM 장치에서, 논리 0에 대해 여유가 있는 판독 기준 레벨(R1)에 실패하는 셀은 셀 프로그램 동작(512)에서 "리셋"될 것이다. 메모리 셀이 여유가 있는 판독 레벨을 통과하는 경우 또는 실패한 셀이 리프레시된 후에, 방법(500)은 동작(517)에서 주소를 증가시키고 판독 동작(510)으로 되돌아감으로써 어레이 스캔을 계속한다. 메모리 장치(150) 내의 모든 셀은 어레이 내의 마지막 셀이 판독되거나 리프레시 보류 명령이 수신되어 방법(500)이 종료될 때까지 순환된다. 마지막 검증된 셀의 주소가 동작(515)에서 저장된다. 예를 들어, 앞서 기술한 바와 같이, 대기 상태(220)에 있는 동안 전체 칩 리프레시(235)를 수행하는 실시예는, 메모리 장치가 인에이블되고 활성 상태(210)로 되돌아갈 시에, 전체 칩 리프레시(235)를 보류시킬 필요가 있을 수 있다. 차후의 리프레시 사이클에서, 리프레시 스캔은 이어서 저장된 위치에서 계속될 수 있다. 예를 들어, 방법(500)은 동작(505 내지 508)을 통해 다시 시작될 수 있다.
도 6a는 실시예에 따른, ECC-기반 리프레시 동안 메모리 장치에 의해 수행되는 방법(600)의 특정의 동작을 나타낸 흐름도를 나타낸 것이다. 활성 상태(210) 또는 선택적으로 대기 상태(220)에 있는 동안, 동작(607)에서 [예컨대, 온도 센서(485) 및 타이머(484) 중 하나의 함수로서] 자기 활성화 방식 리프레시 트리거 또는 동작(608)에서 MCU(125)로부터 리프레시 명령(예컨대, "리프레시 활성화" 또는 "리프레시 재개")을 수신한 것 - 이들 각각은 시작 주소가 주소 레지스터(487)에 로드되게 함 - 에 응답하여 방법(600)이 시작될 수 있다. 방법(600)의 시작은 리프레시가 진행 중임을 나타내기 위해 리프레시 플래그 레지스터(486) 내의 상태 비트를 세트시킨다.
동작(609)에서, 스캔할 제1 주소를 결정하기 위해 주소 레지스터(487)에 저장된 주소가 판독된다. 동작(610)에서, 주소 레지스터(487)로부터 판독된 주소에서 시작하는 어레이(455)의 서브세트가 [예컨대, 캐시 데이터 입력 버스(471)를 통해] SRAM 캐시(495) 내로 판독된다. 한번에 판독되는 서브세트의 크기는 구현에 따라 달라지고, 캐시의 크기에 의존하며 캐시 크기가 클수록 채우는 데 더 많은 시간이 필요하며 지연 기간이 더 커질 수 있다. 판독 동작(610)이 여유가 있는 기준 레벨이 아니라 판독 레벨에 대해 수행되고, ECC 모듈(480)로 전송된다. ECC 모듈(480)에 의해 제공되는 오류 정정 레벨에 따라, 캐시(495) 내로 판독된 서브세트에 대한 하나 이상의 비트가 정정될 수 있다. 예시적인 실시예에서, 캐시(495) 내로 판독된 어레이(455)의 서브세트는 한 페이지이고, ECC 모듈(480)은 각각의 페이지(465)에 대해 하나의 오류 비트를 정정한다.
비트의 오류 정정이 행해지면, 동작(615)에서 정정된 비트가 캐시(495)에 저장된다. 동작(620)에서, 정정으로 인해 어레이 서브세트의 리프레시가 필요하다는 것과 캐시(495)가 어레이(455) 내로 내부 복사되어야 한다는 것을 알려주기 위해 리프레시 플래그 레지스터(486)가 세트된다. 캐시를 채운 후에, 리프레시 보류 명령이 발행되었는지가 판정된다. 그에 따라, 보류 명령은 하나의 서브세트를 판독한 후에 유효할 것이다. 예를 들어, PCM 셀의 단일 메모리 페이지가 판독되는 경우, 보류 명령은 대략 50 ns[캐시(495) 내로 판독(128b)하기 위한 시간] 내에 유효할 것이다. 리프레시가 보류되는 경우, MCU(125)가 어레이에 액세스(예컨대, 기입 액세스)하는 데 메모리가 이용가능하다는 것을 나타내도록 상태 비트가 동작(645)에서 업데이트된 상태에서 방법(600)이 종료된다.
리프레시가 보류되지 않은 경우, 캐시(495)가 어레이(455)로부터 채워졌을 무렵에 새로운 비트가 캐시(495)에 기입되었는지가 판정된다. 동작(615)에서의 오류 정정 또는 새로운 데이터의 캐시(495)에의 직접 기입(도 6b를 참조하여 추가적으로 기술되어 있음)의 결과인 캐시(495) 내의 새로운 비트는 리프레시 플래그 레지스터(486)에 의해 식별될 수 있다. 새로운 비트가 존재하는 경우, 동작(622)에서, 캐시(495) 내로 판독된 셀 서브세트의 리프레시를 완료하기 위해, 캐시(495)가 메모리 어레이(455) 내로 내부 복사된다. 이어서, 동작(625)에서 리프레시 플래그가 클리어(clear)된다. 이어서, 동작(610)에서 판독된 마지막 셀 서브세트가 어레이(455)에 대한 마지막 주소를 포함하고 있는지가 판정된다. 포함하지 않는 경우, 방법(600)은 동작(640)에서 주소 레지스터를 증가시키고, 판독 동작(610)으로 되돌아간다. 메모리 셀 주소 범위의 끝에 도달하면, 차후의 스캔을 시작할 시에 어레이(455)의 새로운 서브세트의 시작 주소가 주소 레지스터(487)에 로드될 수 있도록 주소 레지스터(487)가 리셋된 상태에서 방법(600)이 완료된다. MCU(125)가 어레이에 액세스하는 데 메모리가 이용가능하다는 것을 나타내도록 상태 비트가 동작(645)에서 업데이트된다.
도 6b는 활성 상태에 있는 동안에 수행되는 ECC-기반 메모리 리프레시 동안의 메모리 판독(즉, RWR)을 용이하게 해주기 위해 메모리 장치(150)에 의해 수행되는 방법(650)의 특정의 동작을 나타내는 흐름도를 나타낸 것이다. 방법(650)은 동작(651)에서 MCU(125)가 메모리 장치(150)의 상태 비트를 검사하는 것으로 시작한다. 리프레시 상태 비트가 리프레시가 행해지고 있지 않다는 것을 나타내는 경우, 어레이(455)의 판독/프로그래밍이 동작(652)에서 계속된다. 그렇지만, 리프레시가 행해지고 있는 경우, 액세스되고 있는 주소 범위가 주소 레지스터(487)에 저장된 주소와 비교된다. 주소 범위가 일치하지 않는 경우, 동작(670)에서 데이터가 캐시(495)로부터 직접 판독되거나, 동작(660)에서 데이터가 캐시(495)에 직접 기입된다. 데이터가 캐시(495)에 직접 기입되는 경우, 캐시(495)가 어레이로 내부 복사되도록 하기 위해 동작(665)에서 리프레시 플래그가 세트된다.
주소 범위가 일치하지 않는 경우(예컨대, 적어도 하나의 비트 주소가 리프레시되는 서브세트를 벗어나 있는 경우), 동작(652)에서 데이터가 어레이(455)로 판독/프로그램된다. 이러한 판독/재프로그래밍 동작이 캐시(495)에 저장된 페이지[예컨대, 페이지(465<0>)] 이외의 페이지(465)로 어드레싱되는 경우, 작은 지연 시간을 갖는 MCU(125) 메모리 액세스를 제공하기 위해 선택적인 동작(655)에서 리프레시 동작이 보류될 수 있다. 하드웨어가 리프레시 및 리프레시 동안 프로그램(program while refresh)이 동작하는 동안 판독을 지원하는 경우, 본질적으로 0 지연 시간을 제공하기 위해 동작(655)에서 리프레시를 보류하지 않고 방법(600)이 계속될 수 있다. 도 4a 및 도 4b에 도시된 예시적인 실시예에서, 캐싱된 서브세트[예컨대, 페이지(465<1>)]의 리프레시가 계속되는 동안 캐시 내로 판독된 서브세트[예컨대, 페이지(465<0>)] 내의 것 이외의 파티션(460)의 셀로부터 데이터가 판독될 수 있도록, 메모리 장치는 중복된 캐시 감지 회로(475) 및 캐시 Y-mux 회로(470)를 포함한다. 다른 실시예에서, 캐싱된 서브세트[예컨대, 페이지465<1>]의 리프레시가 계속되는 동안 캐시(495) 내로 판독된 서브세트[예컨대, 페이지(465<0>)] 내의 것 이외의 파티션(460) 내의 셀의 재프로그래밍을 가능하게 해주기 위해, 기입 회로가 또한 파티션(460)과 캐시(495)에 중복되어 있을 수 있다.
도 7은 PCM 어레이(805)를 나타낸 것이다. 이러한 실시예에서, PCM 어레이(805)는 도 4a에 도시된 메모리 어레이 파티션(460)으로서 역할한다. 각각의 PCM 셀은 칼코겐화물 또는 칼코겐 물질이라고 하는 주기율표의 VI족의 원소(Te 또는 Se 등)의 합금을 포함한다. 비휘발성 메모리로부터 전원이 제거된 후에도 데이터 보존을 제공하고 안정된 채로 유지하기 위해 칼코겐화물이 유리하게도 상변화 메모리 셀에 사용될 수 있다. 상변화 물질을, 예를 들어, Ge2Sb2Te5로 하는 경우, 메모리 저장 장치에 유용한 개별적인 전기적 특성을 갖는 2개 이상의 상이 나타난다.
PCM 어레이(805)는 메모리 셀 - 각각이 셀렉터 장치(selector device) 및 메모리 요소를 가짐 - 을 포함한다. 어레이가 바이폴라 셀렉터 장치를 갖는 것으로 예시되어 있지만, 대안의 실시예는 CMOS 셀렉터 장치 또는 다이오드를 사용할 수 있다. 본 기술 분야에 공지된 임의의 방법 또는 메커니즘을 사용함으로써, 칼코겐 물질이 비정질 상태와 결정질 상태의 중간에 있는 상이한 상태들 사이에서 전기적으로 스위칭될 수 있고, 그로써 다중 레벨 저장 기능을 제공한다. 따라서, PCM 어레이(805)의 셀은 단일 비트/셀 모드(single-bit per cell mode) 또는 다중 비트/셀 모드(multiple-bit per cell mode)에서 동작할 수 있다.
메모리 물질의 상태 또는 상을 변경시키기 위해, 이 실시예는 메모리 셀에 인가될 수 있는 메모리 선택 장치의 문턱 전압보다 큰 프로그래밍 전압 전위를 설명하고 있다. 전류가 메모리 물질을 통해 흐르고 열을 발생하며, 이 열은 메모리 물질의 전기적 특성을 변화시켜 메모리 물질의 메모리 상태 또는 상을 변경시킨다. 일례로서, 기입 동작에서 상변화 물질을 900 ℃ 초과의 온도로 가열하는 것은 상변화 물질을 그의 용융 온도(TM)를 초과하게 한다. 이어서, 급속한 냉각은 상변화 물질을 비정질 상태 - 저장된 데이터가 "1" 값을 가질 수 있는 리셋 상태라고 함 - 에 있게 한다.
한편, 메모리 셀을 리셋으로부터 세트로 프로그램하기 위해, 결정화가 완료될 수 있도록 해주기 위해 국소 온도가 비교적 오랜 시간 동안 결정화 온도(Tx)보다 높게 상승된다. 따라서, 셀을 통과하도록 허용될 전류의 진폭 및 펄스 폭을 설정함으로써 셀이 프로그램될 수 있다.
판독 동작에서, 비트 라인(BL) 및 워드 라인(WL)이 선택되고, 외부 전류가 선택된 메모리 셀에 제공된다. 칼코겐화물 메모리 장치를 판독하기 위해, 상이한 장치 저항으로부터 얻어지는 전류 차이가 감지된다.
도 8은 자기 저장 요소가 행 라인과 열 라인의 교차 부분에 위치하고 MTJ(Magnetic Tunnel Junction, 자기 터널 접합) 장치에 의해 선택된 2개의 강자성 플레이트로 형성되는 MRAM 어레이(905)를 나타낸 것이다. 이러한 실시예에서, MRAM 어레이(715)는 도 4a에 도시된 메모리 어레이 파티션(460)으로서 역할한다. 이러한 실시예의 경우, 한 방향에서 행 라인에 주어지는 전류는 MRAM 셀에 작용하는 자계 - MRAM 셀을 특정의 상태로 바이어스시킴 - 를 야기한다. 자기 터널 효과로 인해, 2개의 플레이트에서의 자계의 배향에 기초하여 메모리 셀의 전기 저항이 변한다.
데이터가 각종의 수단을 사용하여 메모리 셀에 기입될 수 있다. 가장 간단한 경우에, 각각의 셀이 셀의 위아래에 서로 90도로 배열된 한 쌍의 기입 라인 사이에 있다. 전류가 이들을 통과할 때, 유도된 자계가 접합부에 생성되고, 이로 인해 기입가능 플레이트가 들어 올려진다. 토글 모드, STT(spin-torque-transfer, 스핀 토크 변환) 또는 스핀 전달 스위칭(Spin Transfer Switching), 스핀-정렬("편극")과 같은 공지된 다른 방식이 영역(domain)에 직접 토크를 가하는 데 사용될 수 있다.
메모리 셀에 저장된 데이터를 판독하는 것은 셀의 전기 저항을 측정하는 것에 의해 달성된다. 전원 라인으로부터 셀을 통해 접지로 전류를 스위칭하는 관련 트랜지스터에 전원을 공급함으로써 특정의 셀이 선택된다. 자기 터널 효과로 인해, 2개의 플레이트에서의 자계의 배향으로 인해 셀의 전기 저항이 변한다. 얻어지는 전류를 측정함으로써, 선택된 셀 내에서의 저항이 결정되고, 이것으로부터 기입가능 플레이트의 극성이 결정된다.
따라서, 상태 의존적 비휘발성 메모리 리프레시의 시스템 및 방법이 개시되어 있다. 본 발명의 실시예가 구조적 특징 및/또는 방법 단계와 관련하여 기술되어 있지만, 본 발명이 첨부된 특허청구범위에 정의되어 있고 꼭 기술된 구체적인 특징 또는 실시예로 제한되는 것은 아니라는 것을 잘 알 것이다.

Claims (20)

  1. 비휘발성 메모리 장치 내의 메모리 셀 어레이를 리프레시하는 방법으로서,
    시스템 상태 식별자의 함수로서 제1 리프레시 및 제2 리프레시를 수행하는 단계를 포함하되,
    상기 제1 리프레시를 수행하는 단계가 제1 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 실패한(fail) 셀을 재프로그램하는 단계를 추가로 포함하고;
    상기 제2 리프레시를 수행하는 단계가 상기 제1 리프레시 기준 레벨과 상이한 제2 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 오류 정정 인코딩 알고리즘에 의해 정정된 데이터를 저장하는 그 셀을 재프로그램하는 단계를 추가로 포함하는 것인, 메모리 셀 어레이의 리프레시 방법.
  2. 제1항에 있어서, 판독 기준 레벨에 대해 상기 메모리 장치 중의 상기 메모리 어레이로부터 데이터를 판독하는 단계를 추가로 포함하고, 상기 제1 리프레시 기준 레벨과 상기 판독 기준 레벨 사이에 여유(margin)가 있으며, 상기 제2 리프레시 기준 레벨이 상기 판독 기준 레벨과 같은 것인, 메모리 셀 어레이의 리프레시 방법.
  3. 제1항에 있어서, 상기 제1 리프레시 및 상기 제2 리프레시 중 적어도 하나가 상기 메모리 장치의 온도의 함수인 주파수로 반복적으로 수행되는 것인, 메모리 셀 어레이의 리프레시 방법.
  4. 제1항에 있어서, 상기 제1 리프레시가 시스템-온 상태(system-on state)로의 천이 시에 수행되고, 상기 제2 리프레시가 활성 상태 동안에 수행되며, 상기 메모리 장치는 활성 상태에 있을 때 메모리 제어기에 의해 인에이블되고 액세스되며, 상기 시스템-온 상태는, 시스템 회로의 전원을 켜는 전원-온 상태(power-on state)와 상기 활성 상태 사이의, 모든 시스템 회로가 전원을 공급받는 천이 상태인 것인, 메모리 셀 어레이의 리프레시 방법.
  5. 제1항에 있어서, 상기 제2 리프레시를 수행하는 단계가
    제1 메모리 셀 서브세트(subset of memory cells)로부터 데이터를 판독하는 단계;
    상기 제1 메모리 셀 서브세트로부터 판독된 상기 데이터에 상기 오류 정정 알고리즘을 적용하는 단계; 및
    상기 오류 정정된 데이터를 휘발성 캐시 메모리에 기입하는 단계를 추가로 포함하고,
    상기 프로그램하는 단계가 상기 오류 정정된 데이터를 상기 캐시 메모리로부터 다시 상기 제1 메모리 셀 서브세트 내로 복사하는 단계를 포함하는 것인, 메모리 셀 어레이의 리프레시 방법.
  6. 제5항에 있어서, 상기 제2 리프레시를 수행하는 동안 상기 메모리 장치로부터 데이터 비트를 판독하라는 시스템 요청을 수신하는 단계;
    상기 데이터 비트 주소가 상기 제1 메모리 셀 서브세트와 상이한 제2 메모리 셀 서브세트에 있는 경우 상기 메모리 어레이로부터 상기 데이터 비트를 판독하는 단계; 및
    상기 데이터 비트 주소가 상기 제1 메모리 셀 서브세트에 있는 경우 상기 캐시 메모리로부터 상기 데이터 비트를 판독하는 단계를 추가로 포함하는, 메모리 셀 어레이의 리프레시 방법.
  7. 제6항에 있어서, 상기 메모리 어레이로부터 상기 데이터 비트를 판독하는 단계가 제1 감지 회로(sense circuit)에 의해 수행되고, 상기 캐시 메모리로부터 상기 데이터 비트를 판독하는 단계가 제2 감지 회로에 의해 수행되는 것인, 메모리 셀 어레이의 리프레시 방법.
  8. 제5항에 있어서, 상기 메모리 셀이 상변화 메모리 셀(phase change memory cell)을 포함하고, 상기 휘발성 캐시가 SRAM 셀로 이루어져 있으며, 상기 제1 메모리 셀 서브세트가 메모리 파티션(memory partition) 내의 제1 메모리 셀 페이지(page of memory cells)로 이루어져 있고, 상기 제2 메모리 셀 서브세트가 상기 메모리 파티션 내의 제2 메모리 셀 페이지로 이루어져 있는 것인, 메모리 셀 어레이의 리프레시 방법.
  9. 메모리 셀 어레이(array of memory cells); 및
    시스템 상태 식별자의 함수로서 제1 리프레시 및 제2 리프레시를 수행하도록 구성된 리프레시 제어기를 포함하되,
    상기 제1 리프레시를 수행하는 단계가 제1 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 실패한 셀을 재프로그램하는 단계를 추가로 포함하고;
    상기 제2 리프레시를 수행하는 단계가 상기 제1 리프레시 기준 레벨과 상이한 제2 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 오류 정정 인코딩 알고리즘에 의해 정정된 데이터를 저장하는 그 셀을 재프로그램하는 단계를 추가로 포함하는 것인 비휘발성 메모리 장치.
  10. 제9항에 있어서, 상기 리프레시 제어기가 상기 제2 리프레시를 시작한 것에 응답하여 판독된 제1 메모리 셀 서브세트로부터의 데이터를 저장하는 캐시 메모리;
    상기 제1 메모리 셀 서브세트로부터 판독된 상기 데이터를 오류 정정하는 오류 정정 인코딩 모듈;
    상기 메모리 셀 서브세트로부터 판독된 상기 데이터의 오류 정정에 응답하여 플래그 값을 저장하는 플래그 비트 레지스터; 및
    상기 캐시 메모리 및 상기 메모리 어레이에 결합되어, 상기 플래그 값에 응답하여 상기 오류 정정된 데이터를 상기 캐시 메모리로부터 다시 상기 제1 메모리 셀 서브세트로 복사하는 멀티플렉서를 추가로 포함하는 비휘발성 메모리 장치.
  11. 제10항에 있어서, 상기 메모리 어레이에 결합된 제1 감지 회로;
    상기 캐시 메모리에 결합된 제2 감지 회로; 및
    상기 제1 및 제2 감지 회로 각각에 결합되어, 상기 메모리 장치로부터 판독될 주소의 함수로서 상기 제1 및 제2 감지 회로 중 하나를 선택하는 동작을 하는 감지 회로 선택기를 추가로 포함하되,
    상기 주소가 상기 제1 메모리 셀 서브세트 내에 있는 것에 응답하여 상기 제2 감지 회로가 선택되는 것인 비휘발성 메모리 장치.
  12. 제11항에 있어서, 상기 주소가 제2 메모리 셀 서브세트 내에서 상기 제1 메모리 셀 서브세트와 동일한 메모리 파티션에 있는 것에 응답하여 상기 제1 감지 회로가 선택되는 것인 비휘발성 메모리 장치.
  13. 제12항에 있어서, 상기 메모리 셀이 상변화 메모리 셀을 포함하고, 상기 캐시 메모리가 SRAM 캐시를 포함하며, 상기 제1 메모리 셀 서브세트가 제1 메모리 셀 페이지를 포함하고, 상기 제2 메모리 셀 서브세트가 제2 메모리 셀 페이지를 포함하며, 상기 오류 정정 인코딩 모듈이 상기 제1 메모리 셀 페이지에서의 하나의 데이터 비트 오류를 정정하도록 구성되어 있는 것인 비휘발성 메모리 장치.
  14. 제9항에 있어서, 상기 리프레시 제어기가 상기 메모리 장치의 외부로부터 상기 메모리 장치의 명령 인터페이스를 통해 수신된 명령에 응답하여 상기 제2 리프레시의 수행을 보류하도록 구성되어 있는 것인 비휘발성 메모리 장치.
  15. 제9항에 있어서, 상기 비휘발성 메모리 장치가 상기 리프레시 제어기에 결합되어, 상기 메모리 장치 온도를 나타내는 온도 센서 및 리프레시 타이머를 추가로 포함하고,
    상기 리프레시 제어기가 상기 온도 센서의 함수인 주파수로 상기 제1 또는 제2 리프레시를 수행하도록 구성되어 있는 것인 비휘발성 메모리 장치.
  16. 메모리 제어기 유닛; 및
    상기 메모리 제어기 유닛에 결합된 비휘발성 메모리 장치를 포함하되,
    상기 메모리 장치가 시스템 상태 식별자의 함수로서 제1 리프레시 및 제2 리프레시를 수행하도록 구성되어 있으며,
    상기 제1 리프레시를 수행하는 단계가 제1 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 실패한 셀을 재프로그램하는 단계를 추가로 포함하고;
    상기 제2 리프레시를 수행하는 단계가 상기 제1 리프레시 기준 레벨과 상이한 제2 리프레시 기준 레벨에 대해 상기 메모리 어레이의 셀을 판독하고 오류 정정 인코딩 알고리즘에 의해 정정된 데이터를 저장하는 그 셀을 재프로그램하는 단계를 추가로 포함하는 것인 시스템.
  17. 제16항에 있어서, 상기 메모리 장치 및 상기 메모리 제어기 유닛의 외부에 있는 복수의 회로를 추가로 포함하고, 상기 메모리 장치가 상기 시스템 상태 식별자가 상기 복수의 외부 회로의 전원이 꺼져 있음을 나타낸 것에 응답하여 상기 제1 리프레시를 수행하도록 구성되어 있는 것인 시스템.
  18. 제16항에 있어서, 상기 메모리 제어기 유닛이 상기 메모리 어레이에 액세스하기 전에 상기 메모리 장치의 리프레시 상태 레지스터 비트를 판독하도록 구성되어 있는 것인 시스템.
  19. 제18항에 있어서, 상기 메모리 제어기 유닛이, 상기 리프레시 상태 레지스터 비트가 메모리 리프레시가 행해지고 있음을 나타내는 경우, 상기 메모리 장치에 리프레시 보류 명령을 발행하도록 구성되어 있고, 상기 메모리 장치가, 상기 메모리 제어기 유닛으로부터 상기 리프레시 보류 명령을 수신한 것에 응답하여, 상기 메모리 리프레시를 보류하도록 구성되어 있는 것인 시스템.
  20. 제16항에 있어서, 상기 메모리 장치가 또한 상기 메모리 제어기 유닛의 전원이 꺼져 있는 동안 내부 온도 센서에 기초하여 상기 제1 리프레시를 수행하도록 구성되어 있는 것인 시스템.
KR1020127017155A 2009-12-02 2009-12-02 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘 KR101649395B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IT2009/000541 WO2011067795A1 (en) 2009-12-02 2009-12-02 Refresh architecture and algorithm for non-volatile memories

Publications (2)

Publication Number Publication Date
KR20120104276A true KR20120104276A (ko) 2012-09-20
KR101649395B1 KR101649395B1 (ko) 2016-08-19

Family

ID=41720577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017155A KR101649395B1 (ko) 2009-12-02 2009-12-02 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘

Country Status (7)

Country Link
US (4) US9070473B2 (ko)
JP (1) JP5549956B2 (ko)
KR (1) KR101649395B1 (ko)
CN (1) CN102834870B (ko)
DE (1) DE112009005413B4 (ko)
TW (1) TWI505275B (ko)
WO (1) WO2011067795A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
KR20190016968A (ko) * 2016-06-20 2019-02-19 퀄컴 인코포레이티드 플래시 메모리에 대한 리프레시 관리
CN110648705A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 半导体系统及其操作方法
KR20200121347A (ko) * 2018-03-14 2020-10-23 실리콘 스토리지 테크놀로지 인크 심층 학습 신경망에서 아날로그 비휘발성 메모리를 위한 데이터 리프레쉬 방법 및 장치

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US10058948B2 (en) 2010-12-29 2018-08-28 Illinois Tool Works Inc. Weld cell system with communication
JP5853906B2 (ja) * 2012-08-24 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9117518B2 (en) * 2012-12-21 2015-08-25 Flashsilicon Incorporation Non-volatile register and non-volatile shift register
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
KR102055375B1 (ko) 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9536626B2 (en) 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing
US9601189B2 (en) * 2013-04-24 2017-03-21 Hewlett Packard Enterprise Development Lp Representing data using a group of multilevel memory cells
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
TWI490870B (zh) * 2013-08-06 2015-07-01 Silicon Motion Inc 資料儲存裝置及其資料維護方法
CN104346236B (zh) 2013-08-06 2018-03-23 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US9208847B2 (en) 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
DE102014208609A1 (de) * 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
WO2015179730A1 (en) * 2014-05-22 2015-11-26 Tk Holdings Inc. Systems and methods for shielding a hand sensor system in a steering wheel
DE112015002601T5 (de) 2014-06-02 2017-05-04 Tk Holdings Inc. Systeme und Verfahren zum Drucken von Sensorschaltkreisen auf eine Sensormatte für ein Lenkrad
DE102014211111A1 (de) * 2014-06-11 2015-12-17 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US10008286B2 (en) * 2014-11-07 2018-06-26 Elwha Llc Self-testing data storage devices and methods
US9612908B2 (en) 2015-02-20 2017-04-04 Qualcomm Incorporated Performing memory data scrubbing operations in processor-based memory in response to periodic memory controller wake-up periods
US10801540B2 (en) 2015-04-17 2020-10-13 Enduralock, Llc Locking mechanisms with deflectable lock member
US9384795B1 (en) * 2015-04-29 2016-07-05 Qualcomm Incorporated Fully valid-gated read and write for low power array
US9836349B2 (en) * 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
US20170126249A1 (en) * 2015-10-30 2017-05-04 Intel Corporation Temperature dependent multiple mode error correction
US10049006B2 (en) 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US9823964B2 (en) 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US9880900B2 (en) 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10336361B2 (en) 2016-04-04 2019-07-02 Joyson Safety Systems Acquisition Llc Vehicle accessory control circuit
KR102493820B1 (ko) 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
JP6697360B2 (ja) 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
JP2018049672A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 メモリシステムおよびプロセッサシステム
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10163502B2 (en) * 2016-12-30 2018-12-25 Intel Corporation Selective performance level modes of operation in a non-volatile memory
JP2018147544A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
JP6765331B2 (ja) 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
JP2018163709A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
US10297304B1 (en) * 2017-11-12 2019-05-21 Nanya Technology Corporation Memory device and operating method thereof
KR102467075B1 (ko) * 2017-11-13 2022-11-11 삼성전자주식회사 메모리 장치 및 그의 리클레임 방법
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
US10734071B2 (en) 2018-12-13 2020-08-04 Western Digital Technologies, Inc. Multi-level cell programming using optimized multiphase mapping with balanced Gray code
KR102651129B1 (ko) 2018-12-21 2024-03-26 삼성전자주식회사 메모리 장치의 데이터 재기입 방법, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 상기 메모리 컨트롤러의 제어 방법
US11133067B2 (en) 2019-03-08 2021-09-28 Western Digital Technologies, Inc. Multi-phased programming with balanced gray coding
US10867655B1 (en) * 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
KR20210046252A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR20210103701A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US11481273B2 (en) * 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability
US11972812B2 (en) 2021-12-13 2024-04-30 Sandisk Technologies Llc Non-volatile memory with data refresh based on data states of adjacent memory cells
US20230207003A1 (en) * 2021-12-23 2023-06-29 Micron Technology, Inc. Refresh of Neighboring Memory Cells Based on Read Status

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085662A (ko) * 2004-12-01 2007-08-27 프리스케일 세미컨덕터, 인크. 온도 기반 ｄｒａｍ 리프레시
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US20080117704A1 (en) * 2006-11-21 2008-05-22 Thomas Happ Resistive memory including selective refresh operation

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511020A (en) * 1993-11-23 1996-04-23 Monolithic System Technology, Inc. Pseudo-nonvolatile memory incorporating data refresh operation
US5606532A (en) * 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
JPH0927199A (ja) * 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
JPH09204367A (ja) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
JPH09320300A (ja) * 1996-05-28 1997-12-12 Mitsubishi Electric Corp 半導体記憶装置
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
JP3018249B1 (ja) * 1999-02-17 2000-03-13 阪神エレクトリック株式会社 デ―タ保全装置およびデ―タ保全方法
DE60015770T2 (de) * 1999-08-23 2005-12-08 Micron Technology, Inc. Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
JP2005135488A (ja) * 2003-10-29 2005-05-26 Toshiba Corp 半導体記憶装置
US7460394B2 (en) 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
EP1843356A1 (en) * 2006-04-03 2007-10-10 STMicroelectronics S.r.l. Method and system for refreshing a memory device during reading thereof
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US7561465B2 (en) 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
US8060798B2 (en) * 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP5228472B2 (ja) * 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US9977615B2 (en) * 2015-09-28 2018-05-22 Qualcomm Incorporated Smart refresh of data on flash devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085662A (ko) * 2004-12-01 2007-08-27 프리스케일 세미컨덕터, 인크. 온도 기반 ｄｒａｍ 리프레시
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US20080117704A1 (en) * 2006-11-21 2008-05-22 Thomas Happ Resistive memory including selective refresh operation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
KR20190016968A (ko) * 2016-06-20 2019-02-19 퀄컴 인코포레이티드 플래시 메모리에 대한 리프레시 관리
KR20200121347A (ko) * 2018-03-14 2020-10-23 실리콘 스토리지 테크놀로지 인크 심층 학습 신경망에서 아날로그 비휘발성 메모리를 위한 데이터 리프레쉬 방법 및 장치
CN110648705A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 半导体系统及其操作方法

Also Published As

Publication number Publication date
US10074419B2 (en) 2018-09-11
JP2013513195A (ja) 2013-04-18
JP5549956B2 (ja) 2014-07-16
TW201145287A (en) 2011-12-16
US10311951B2 (en) 2019-06-04
TWI505275B (zh) 2015-10-21
WO2011067795A1 (en) 2011-06-09
DE112009005413T5 (de) 2012-10-18
US20150302924A1 (en) 2015-10-22
CN102834870B (zh) 2016-03-30
US9070473B2 (en) 2015-06-30
US9646689B2 (en) 2017-05-09
CN102834870A (zh) 2012-12-19
DE112009005413B4 (de) 2018-11-29
US20130003451A1 (en) 2013-01-03
US20170243644A1 (en) 2017-08-24
KR101649395B1 (ko) 2016-08-19
US20180366189A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US10311951B2 (en) Refresh architecture and algorithm for non-volatile memories
JP6203905B2 (ja) メモリ書込みエラー訂正回路
US7606111B2 (en) Synchronous page-mode phase-change memory with ECC and RAM cache
US7796424B2 (en) Memory device having drift compensated read operation and associated method
US7965546B2 (en) Synchronous page-mode phase-change memory with ECC and RAM cache
US8271856B2 (en) Resistive memory devices and methods of controlling operations of the same
JP2006190380A5 (ko)
US11120872B2 (en) Resistive memory devices and methods of operating resistive memory devices
JP2008192278A (ja) 選択的リフレッシュ動作を含む抵抗メモリ
US20140204666A1 (en) Robust Initialization with Phase Change Memory Cells in Both Configuration and Array
US20100318733A1 (en) Memory system performing refresh operation
TWI638357B (zh) 半導體儲存裝置
KR20210054243A (ko) 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치
CN111198657A (zh) 存储器控制器、操作存储器控制器的方法和存储器系统
US10692571B1 (en) Memory device
US20230297283A1 (en) Persistent xspi stt-mram with optional erase operation
US10636464B1 (en) Memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 4