JP6712804B2 - 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 - Google Patents

磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 Download PDF

Info

Publication number
JP6712804B2
JP6712804B2 JP2016225281A JP2016225281A JP6712804B2 JP 6712804 B2 JP6712804 B2 JP 6712804B2 JP 2016225281 A JP2016225281 A JP 2016225281A JP 2016225281 A JP2016225281 A JP 2016225281A JP 6712804 B2 JP6712804 B2 JP 6712804B2
Authority
JP
Japan
Prior art keywords
magnetic
thin film
skyrmion
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016225281A
Other languages
English (en)
Other versions
JP2018082124A5 (ja
JP2018082124A (ja
Inventor
金子　良夫
良夫 金子
十倉　好紀
好紀 十倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP2016225281A priority Critical patent/JP6712804B2/ja
Priority to KR1020197014368A priority patent/KR102255871B1/ko
Priority to PCT/JP2017/039829 priority patent/WO2018092610A1/ja
Publication of JP2018082124A publication Critical patent/JP2018082124A/ja
Priority to US16/416,317 priority patent/US10658426B2/en
Publication of JP2018082124A5 publication Critical patent/JP2018082124A5/ja
Application granted granted Critical
Publication of JP6712804B2 publication Critical patent/JP6712804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、スキルミオンを生成、消去および検出可能な磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ＬＳＩ、データ記録装置、データ処理装置およびデータ通信装置に関する。
従来、スキルミオンを生成および消去可能な磁気素子を用いたスキルミオンメモリが知られている（例えば、特許文献１から４）。
［先行技術文献］
［特許文献］
［特許文献１］国際公開第２０１６／０３５７５８号
［特許文献２］国際公開第２０１６／０３５５７９号
［特許文献３］国際公開第２０１６／０２１３４９号
［特許文献４］国際公開第２０１６／０６７７４４号
しかしながら、従来のスキルミオンメモリではスキルミオンを生成、消去時に必要な電流を印加する場合にリーク電流が生じるので、誤書き込み、誤消去が発生する問題がある。さらに、必要以上の電流を流すこととなり消費電力を十分に低減できない。また、従来のスキルミオンメモリではスキルミオンを検出する検出素子の選択のための回路が明示されていない。
本発明の第１の態様においては、スキルミオンを生成および消去するための磁気素子であって、スキルミオンが生成および消去される第１の磁性体薄膜と、スキルミオンを検出するための検出素子と、第１の磁性体薄膜又は検出素子を選択するためのトランジスタ部とを備える磁気素子を提供する。
本発明の第２の態様においては、第１の態様に記載の磁気素子をマトリックス状に配列した複数の磁気素子と、第１の磁性体薄膜に対向して設けた、第１の磁性体薄膜に磁場を印加可能な磁場発生部とを備えるスキルミオンメモリを提供する。
本発明の第３の態様においては、第２の態様に係るスキルミオンメモリと、中央情報処理演算用論理回路素子とを同一チップ内に有するスキルミオンメモリ搭載中央演算処理ＬＳＩを提供する。
本発明の第４の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ記録装置を提供する。
本発明の第５の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ処理装置を提供する。
本発明の第６の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ通信装置を提供する。
磁性体薄膜内のスキルミオン４０の磁気モーメントの構造の一例を示す模式図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝０の場合のスキルミオンを示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝π／２の場合のスキルミオン４０を示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝−π／２の場合のスキルミオン４０を示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝π／２の場合のスキルミオン４０を示す図である。 （ｘ、ｙ）平面への磁気モーメントの射影成分の強度を濃淡で示す。ｎｘ．ｎｙは単位ベクトルである。 磁性体薄膜のカイラル磁性体磁性相の磁場依存性を示した相図である。 実施例１に係る磁気素子１０の構成の一例を示す。 実施例１に係るスキルミオンメモリ１００の構成の一例を示す。 実施例１に係るスキルミオンメモリ１００の構成の一例を示す。 比較例１に係るスキルミオンメモリ６００の構成を示す。 実施例２に係る磁気素子１０の構成の一例を示す。 実施例２に係るスキルミオンメモリ１００の構成の一例を示す。 比較例２に係るスキルミオンメモリ６００の構成の一例を示す。 実施例３に係る磁気素子１０の構成の一例を示す。 実施例３に係るスキルミオンメモリ１００の構成の一例を示す。 比較例３に係るスキルミオンメモリ６００の構成を示す。 実施例４に係る磁気素子１０の構成の一例を示す。 実施例４に係るスキルミオンメモリ１００の構成の一例を示す。 比較例４に係るスキルミオンメモリ６００の構成の一例を示す。 スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００の構成例を示す模式図である。 データ処理装置３００の構成例を示す模式図である。 データ記録装置４００の構成例を示す模式図である。 通信装置５００の構成例を示す模式図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
スキルミオンを形成できる磁性体の一例としてカイラル磁性体がある。カイラル磁性体は、外部磁場の印加がない場合の磁気モーメント配置が、磁気モーメントの進行方向に対して螺旋上に回転する磁気秩序相（らせん磁性相）となる磁性体である。外部磁場を印加することにより、カイラル磁性体はスキルミオンが格子状に配列した結晶相を経て強磁性相になる。
図１は、磁性体薄膜１１中のナノスケール磁気構造体であるスキルミオン４０の一例を示す模式図である。図１において、各矢印は、スキルミオン４０における磁気モーメントの向きを示す。ｘ軸およびｙ軸は互いに直交する軸であり、ｚ軸はｘｙ平面に直交する軸である。
磁性体薄膜１１は、ｘｙ平面に平行な平面を有する。磁性体薄膜１１中に配置したあらゆる向きを向く磁気モーメントは、スキルミオン４０を構成する。本例では、磁性体薄膜１１に印加する磁場の向きはプラスｚ方向である。この場合に、本例のスキルミオン４０の最外周の磁気モーメントは、プラスｚ方向に向く。本例において最外周とは、図１に示した外部磁場と同一の方向を向く磁気モーメントの円周を指す。
スキルミオン４０において、磁気モーメントを最外周から内側へ向けて渦巻状に回転していくように配置する。さらに磁気モーメントの向きは、当該渦巻き状の回転に伴い渦の中心に向かって徐々にプラスｚ方向からマイナスｚ方向へ向きを変える。スキルミオン４０は、磁気モーメントの渦巻き構造を有するナノスケール磁気構造体である。
スキルミオン４０が存在する磁性体薄膜１１が薄い板状固体材料の場合、スキルミオン４０を構成する磁気モーメントはｚ方向において同一の磁気モーメントからなる。即ち、スキルミオン４０は閉経路形状磁性体薄膜１１の深さ方向（ｚ方向）には表面から裏面まで同じ向きの磁気モーメントからなる磁気構造を有する。
図２Ａから図２Ｄは、ヘリシテイγ（即ち、磁気モーメントの捻じれ方）が異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝−１の場合の一例を図２Ａから図２Ｄに示す。スキルミオン数Ｎｓｋ＝−１の場合のスキルミオン４０はその中心部分が−ｚ方向の磁気モーメントをもつ。
図２Ｅは、磁気モーメントの座標の取り方（右手系）を示す。なお、右手系であるので、ｎｘ軸およびｎｙ軸に対してｎｚ軸は、紙面の裏から手前の向きに取る。また、濃淡と磁気モーメントの向きとの関係を、図２Ｅに示す。
スキルミオン数Ｎｓｋは、渦巻構造を有するナノスケール磁気構造体であるスキルミオン４０を特徴づける。以下の［数１］および［数２］は、スキルミオン数Ｎｓｋを表現する。［数２］において、磁気モーメントとｚ軸との間の極角Θ（ｒ）は、スキルミオン４０の中心からの距離ｒの連続関数である。極角Θ（ｒ）は、ｒを０から∞まで変化させたとき、πからゼロまでまたはゼロからπまで変化する。
ベクトル量ｎ（ｒ）は、位置ｒにおけるスキルミオン４０の磁気モーメントの向きを表す。
［数２］において、ｍはボルテシテイ、γはヘリシテイである。［数１］および［数２］から、Θ（ｒ）がｒを０から∞まで変化させ、πからゼロまで変化するときＮｓｋ＝−ｍとなる。
図２Ａから図２Ｄは、ヘリシテイγが異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝−１の場合の一例を図２Ａから図２Ｄに示す。
図２Ｅは、磁気モーメントの座標の取り方（右手系）を示す。なお、右手系であるので、ｎｘ軸およびｎｙ軸に対してｎｚ軸は、紙面の裏から手前の向きに取る。また、濃淡と磁気モーメントの向きとの関係を、図２Ｅに示す。
図２Ａから図２Ｄにおいて、濃淡は磁気モーメントの向きを示す。図２Ａから図２Ｄにおける各矢印は、スキルミオン４０の中心から予め定められた距離だけ離れた磁気モーメントを示す。図２Ａから図２Ｄに示す磁気構造体は、スキルミオン４０を定義する状態にある。図２Ａから図２Ｄの最外周のように、濃淡が最も淡い領域は、紙面の裏面から手前方向の磁気モーメントを示している。なお、図では当該磁気モーメントを白色で表す。図２Ａから図２Ｄの中心のように、濃淡が最も濃い領域は、紙面の手前から裏面方向の磁気モーメントを示している。
図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｂ（γ＝π）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを１８０°回転した向きである。図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｃ（γ＝−π／２）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを−９０度（右回りに９０度）回転した向きである。
図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｄ（γ＝π／２）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを９０度（左回りに９０度）回転した向きである。なお、図２Ｄに示すヘリシテイγ＝π／２のスキルミオン４０が、図１のスキルミオン４０に相当する。
図２Ａ〜図２Ｄに図示した４例の磁気構造は異なるように見えるが、トポロジー的には同一の磁気構造体である。図２Ａ〜図２Ｄの構造を有するスキルミオン４０は、一度生成すると安定して存在し、外部磁場を印加した磁性体薄膜１１中で情報伝達を担うキャリアとして働く。
図３は、磁性体磁性相の磁場依存性を示した相図である。カイラル磁性体は磁場強度Ｈｓｋによりカイラル磁性相からスキルミオン結晶相（ＳｋＸ）になり、さらに強い磁場強度Ｈｆでスキルミオン結晶相（ＳｋＸ）から強磁性相になる磁性体薄膜である。当該スキルミオン結晶相（ＳｋＸ）においては、複数のスキルミオン４０が最密構造に整列してｘｙ平面内に発生する。
次に、この磁性体薄膜の磁気交換相互作用の大きさをＪとして、この量で規格した値で各種の物理量を記述する。この場合、低磁場ではらせん状の磁気モーメントの磁気構造をもつカイラル相から磁場強度Ｈｓｋ＝０．００７５Ｊで、スキルミオン結晶相になる。スキルミオン４０の直径λは、λ＝２π√２・Ｊ×ａ／Ｄで示すことができる。ここで、ａは磁性体薄膜１１の格子定数であり、Ｄはジャロシンスキー・守谷相互作用の大きさで物質固有の物理常数である。したがって、スキルミオン直径λは物質固有常数となる。スキルミオン直径λは、例えばＦｅＧｅでは７０ｎｍ、ＭｎＳｉでは１８ｎｍである。
［実施例１］
図４は、実施例１に係る磁気素子１０の構成の一例を示す。図４に示した磁気素子１０は、１個のスキルミオン４０をパルス電流で生成、消去を可能とする。例えば、磁性体薄膜１１の予め定められた位置におけるスキルミオン４０の有無が、１ビットの情報に対応する。磁気素子１０は、スキルミオン４０を用いて情報を保存（記憶）する。本例の磁気素子１０は、磁性体薄膜１１、上流側電極１２、下流側電極１４、検出素子１５、消去線９５、書込線９６、ワード線９７、ビット線９４およびトランジスタＴｒ１を備える。なお、トランジスタＴｒ１は、磁性体薄膜１１、上流側電極１２および下流側電極１４を有するスキルミオン生成部、消去部又は検出素子１５を選択するためのトランジスタ部の一例である。また、磁気素子１０の構成ではない磁気素子１０の外部に設けられた磁場発生部２０を破線で示した。図４に（ｘ、ｙ、ｚ）座標を示す。
上流側電極１２は、磁性体薄膜１１の一端に接続する。上流側電極１２は、磁性体薄膜１１の延展方向に接続する。本例において磁性体薄膜１１の延展方向とは、ｘｙ平面に平行な方向を指す。上流側電極１２は磁性体薄膜１１の端部に積層してもよい。上流側電極１２は薄層形状を有してよい。また、上流側電極１２は、磁性体薄膜１１と同一の厚みを有してよい。上流側電極１２は、書込線９６に接続する。一例において、上流側電極１２は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体薄膜金属よりなる。なお、書込線９６は第１の選択線１−Ａ１の一例である。
下流側電極１４は、上流側電極１２と離間して磁性体薄膜１１に接続する。本例の下流側電極１４は、上流側電極１２と対向する磁性体薄膜１１の他端に接続する。下流側電極１４は、磁性体薄膜１１の延展方向に接続してよい。下流側電極１４は磁性体薄膜１１の端部に積層してもよい。上流側電極１２および下流側電極１４は、電圧を印加した場合にｘｙ平面とほぼ平行な方向の電流を磁性体薄膜１１に流すように配置する。下流側電極１４は、消去線９５に接続する。一例において、下流側電極１４は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体薄膜金属よりなる。なお、消去線９５は第１の選択線１−Ａ２の一例である。
磁性体薄膜１１は、印加する磁場に応じて、少なくともスキルミオン結晶相および強磁性相を発現する。スキルミオン結晶相及び強磁性相を有する磁性体は、スキルミオン４０が磁性体薄膜１１に発生し得る磁性体であることの必要条件である。例えば、磁性体薄膜１１は、カイラル磁性体であり、Ｂ２０構造のＦｅＧｅやＭｎＳｉおよびβＭｎ構造のＣｏＺｎやＣｏＺｎＭｎで形成する。また、磁性体薄膜１１は磁性体と非磁性体の積層構造でもよい。磁性体薄膜と非磁性体薄膜との積層薄膜構造を有する磁性体薄膜は、磁性体薄膜の磁気モーメントを非磁性体薄膜のスピン軌道相互作用により変調した積層磁性体薄膜である。磁性体薄膜１１は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）装置やスパッター装置等を用いて形成した磁性体薄膜に露光装置、エッチング装置、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）法を用いて形成できる。
磁性体薄膜１１は、薄膜形状を有する。磁性体薄膜１１は、薄膜平面上で幅Ｗｍと長さＨｍの略矩形形状を有する。磁性体薄膜１１の幅Ｗｍは、スキルミオン直径をλとして、３λ＞Ｗｍ≧λであり、磁性体薄膜１１の長さＨｍは、２λ＞Ｗｍ≧λである。磁性体薄膜１１は、上流側電極および下流側電極が挟む端部に凹部を有する。
また、磁性体薄膜１１は、半導体プロセスで一般的に使用する非磁性絶縁性材料等により囲んでよい。磁性体薄膜１１と、隣接する磁気素子１０の磁性体薄膜１１との間に非磁性絶縁体薄膜を設ける。磁性体薄膜１１の膜厚は、例えば、スキルミオン４０の直径λの１０倍以下程度の厚みを有してよい。
トランジスタＴｒ１は、下流側電極１４と消去線９５との間に設ける。例えば、トランジスタＴｒ１は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。これにより、書込み対象外の磁気素子１０への誤書き込み、もしくは誤消去を防止できる。さらに、リーク電流を遮断できるので、消費電力を低減できる。さらに、トランジスタＴｒ１は検出素子１５を選択する役割も兼ねる。トランジスタＴｒ１は、下流側電極１４と消去線９５との間に設けることにより、選択した磁気素子１０のデータの読出しを可能とする。
トランジスタＴｒ１を、上流側電極１２と書込線９６との間に設けることも可能である。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。また、トランジスタＴｒ１は検出素子１５を選択する役割を持つことは上記と同様である。
トランジスタＴｒ２を、検出素子１５の磁性体金属である磁性体金属薄膜１５２とビット線９４の間に設けることも可能である。磁性体薄膜１１の電気抵抗値が高い磁性体の場合は、検出素子１５と下流側電極１４間の抵抗値が高くなる。このような場合は、検出素子１５の磁性体金属薄膜１５２と上流側電極１２と間の抵抗値を検出したほうが、スキルミオン有り無しによる検出素子１５の抵抗値変化を読み出しやすくなる。トランジスタＴｒ２のゲート端子は、ワード線９７に接続する。スキルミオン４０を生成、消去時の電流はトランジスタＴｒ１を使用し、スキルミオン４０の検出にはトランジスタＴｒ２を使用する。この場合は、磁気素子としては２個のトランジスタが必要である。
上流側電極１２および下流側電極１４には、上流側電極１２から下流側電極１４に向かう方向、および、下流側電極１４から上流側電極１２に向かう方向のいずれかを選択して、磁性体薄膜１１にパルス電流を印加する。磁気素子１０は、磁性体薄膜１１にスキルミオン４０を発生させる場合、上流側電極１２から下流側電極１４に向かう方向に磁性体薄膜１１にパルス電流を印加する。図４に、磁性体薄膜１１に流れるパルス電子流を黒線の矢印で示した。電子流は電流方向と逆の向きに流れる。また磁気素子１０は、磁性体薄膜１１に存在するスキルミオン４０を消去する場合、下流側電極１４から上流側電極１２に向かう方向に磁性体薄膜１１にパルス電流を印加する。
磁性体薄膜１１は、端部１８に凹部１６を有する。本例における端部１８は、磁性体薄膜１１の端部のうち、上流側電極１２および下流側電極１４が挟む端部である。より具体的な例では、端部１８は、上流側電極１２を右側、下流側電極１４を左側に配置した場合における、磁性体薄膜１１の上側もしくは下側の端部である。凹部１６は、端部１８において上流側電極１２および下流側電極１４の双方から離間して設ける。本例では、凹部１６の下流側電極１４側の端部が、磁性体薄膜１１の下流側電極１４側の端部まで広がっている。磁気素子１０はＬ字型磁性体薄膜１１を備える。凹部１６の内部には非磁性体薄膜を設けてよい。
磁気素子１０は、電流で発生した１個のスキルミオン４０を情報記憶媒体に使う。パルス電子流により磁性体薄膜１１の凹部１６から１個のスキルミオン４０を生成できる。本例では、凹部１６の角部のうち、上流側電極１２に対向する角部を第１の角部２４とする。パルス電流を上流側電極１２から下流側電極１４に流す。すなわち、パルス電子流を下流側電極１４から印加する。その結果、第１の角部２４近傍からスキルミオン４０が生じる。凹部１６は、上流側電極１２と平行な辺もしくは下流側電極１４と平行な辺とを有してよい。第１の角部２４は、上流側電極１２と平行な辺の端部であってもよい。本例の凹部１６は、四角形形状を有する。ただし、凹部１６の形状は、四角形に限定されない。凹部１６の形状は、多角形であってよい。また、凹部１６の各辺は直線でなくともよい。また凹部１６の第１の角部２４は丸みを有してもよい。
磁性体薄膜１１は磁場発生部２０により強磁性相になる。このため、磁性体薄膜１１における磁気モーメントは、磁場Ｈと同一の方向を向く。ただし、磁性体薄膜１１の端部における磁気モーメントは、磁場Ｈと同一の方向を向かず、磁場Ｈに対して傾きを有している。特に、凹部１６の第１の角部２４近傍においては、磁気モーメントの傾きが連続的に変化する。このため、磁性体薄膜１１の第１の角部２４は他の領域に比べてスキルミオン４０が生じやすく、所定のパルス電子流によりスキルミオン４０を生成できる。
第１の角部２４は、予め定められた内角を有するように形成する。一例において、第１の角部２４の内角は１８０°以上である。ここで、凹部１６における第１の角部２４の内角とは、第１の角部２４の磁性体薄膜１１側の角度を指す。例えば本例においては、上流側電極１２に隣接する第１の角部２４の内角は２７０°である。第１の角部２４の内角が２７０°の場合において、電流を印加していない状態における第１の角部２４近傍の磁気モーメントが渦巻き状に最も近くなる。このため、スキルミオン４０の生成においては、第１の角部２４の内角が２７０°であることが好ましい。
また、下流側電極１４から上流側電極１２に向かって磁性体薄膜１１にパルス電流を流すことによりスキルミオン４０を消去できる。パルス電子流の向きは図３とは逆向きになる。上流側電極１２から下流側電極１４に向かって磁性体薄膜１１にパルス電流を流すことにより、スキルミオン４０を第１の角部２４に追い込み消去する。第１の角部２４と磁性体薄膜１１端部の最短距離ｄを所定の長さより短くすることにより、第１の角部２４にスキルミオン４０を追いやり消去できる。
検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。本例の検出素子１５は、上流側電極１２と凹部１６の第１の角部２４との間に設ける。検出素子１５は、磁性体薄膜１１上に形成された非磁性絶縁体薄膜１５１と、非磁性絶縁体薄膜１５１上に形成された金属からなる磁性体金属薄膜１５２との積層構造を有する。検出素子１５は、磁性体金属薄膜１５２と磁性体薄膜１１との間の非磁性絶縁体薄膜１５１の抵抗の値を測定する。磁性体薄膜１１内にスキルミオン４０が存在する場合、非磁性絶縁体薄膜１５１の抵抗値は最大値を示し、スキルミオン４０が存在しない場合、非磁性絶縁体薄膜１５１の抵抗値は最小値を示す。検出素子１５の高抵抗（Ｈ）状態と低抵抗（Ｌ）状態は、スキルミオン４０の有り無しに対応し、メモリセルが記憶した情報「１」と「０」に対応する。
検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ）素子である。検出素子１５は、磁性体金属薄膜に挟まれた絶縁体薄膜の抵抗値が両磁性体薄膜の磁気モーメントの状態に依存する効果を利用する。検出素子１５を構成している磁性体金属薄膜１５２は磁場発生部２０からの磁場によりｚ方向の磁気モーメントを有する。ここで、スキルミオン４０が存在する場合、磁性体薄膜１１の磁気モーメントは渦状である。非磁性絶縁体薄膜１５１を流れるトンネル電子流に及ぼす量子効果を低減させる。その結果、非磁性絶縁体薄膜１５１を流れるトンネル電流は小さくなる。すなわち非磁性絶縁体薄膜１５１の抵抗値は最大値を示す。スキルミオン４０が存在しない場合、磁性体薄膜１１には磁場発生部２０の磁場Ｈと同じｚ方向の磁気モーメントＭが発生している。また、磁性体金属薄膜１５２も磁場発生部２０の磁場Ｈと同じｚ方向の磁気モーメントＭが発生している。この場合、磁性体金属薄膜１５２と磁性体薄膜１１間の非磁性絶縁体薄膜１５１には量子効果によりトンネル電流がより流れる。すなわち非磁性絶縁体薄膜１５１の抵抗値は最小値を示す。その結果、非磁性絶縁体薄膜１５１の抵抗値は、スキルミオン４０が存在する場合の方が、スキルミオン４０が存在しない場合よりも高くなる。この抵抗値を検出することにより、スキルミオン４０の有無を検知し、磁気素子１０の保存した情報を読み取ることができる。なお、磁性金属薄膜はＣｏ、Ｎｉ、Ｆｅなどの磁性体金属薄膜または、これら磁性体金属薄膜からなる積層磁性体金属薄膜である。
ビット線９４は、磁気素子１０に接続し、定電流を印加することにより、それぞれ対応する磁気素子１０のスキルミオン４０の有無に応じた電圧を発生する。即ち、ビット線９４は、スキルミオン検出線として機能する。ビット線９４は、第２の選択線の一例である。
なお、本例の検出素子１５は、磁性体薄膜１１の上面に接して設けた。しかしながら、検出素子１５は、非磁性絶縁体薄膜１５１を磁性体薄膜と軟磁性体薄膜とで挟むように形成された検出素子であってもよい。軟磁性体薄膜の磁気モーメントの向きは磁性体薄膜１１の磁気構造に対応した磁気モーメントの向きとなる。この構造の検出素子を磁性体薄膜１１の直上に形成すればスキルミオン４０を高感度に検出できる。この場合、検出素子１５を選択するトランジスタＴｒ２が必須となる。トランジスタＴｒ１は検出素子１５の選択を兼ねることができない。
図４は実施例１に係るスキルミオンメモリ１００の構成部分である磁場発生部２０を示す。図４に（ｘ、ｙ、ｚ）座標を示す。磁場発生部２０は、磁性体薄膜１１に磁場Ｈを印加する。本例の磁場発生部２０は、磁場Ｈを印加することにより、磁性体薄膜１１を強磁性相にする。磁場発生部２０は、薄膜状の磁性体薄膜１１の表面に略垂直な磁場Ｈを、磁性体薄膜１１に印加する。本例において磁性体薄膜１１は、ｘｙ平面と平行な表面（一面）を有しており、磁場発生部２０は、磁場発生部２０中の矢印で示すようにプラスｚ方向の磁場Ｈを発生する。磁場発生部２０は、磁性体薄膜１１の裏面と対向して設けてよい。磁場発生部２０は、磁性体薄膜１１と離間していてよく、接触していてもよい。磁場発生部２０が金属の場合、磁場発生部２０は磁性体薄膜１１と離間していることが好ましい。磁場発生部２０の磁性体薄膜１１に対向する面積の大きさは磁性体薄膜１１と同じでなくてよい。磁場発生部２０は他の磁性体薄膜１１への磁場発生部２０として兼用してもよい。
図５Ａは、実施例１に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、図４に図示した磁気素子１０を備える。磁気素子１０はＬ字型磁性体薄膜１１を備える。上流側電極１２、下流側電極１４を備える。検出素子１５を備える。下流側電極１４と消去線９５との間にトランジスタＴｒ１を備える。本磁気素子１０はトランジスタを1個のみ備えることに大きな特徴がある。このトランジスタＴｒ１はＬ字型磁性体薄膜を選択するとともに、検出素子１５を選択するトランジスタである。本例のスキルミオンメモリ１００は、図３に示した磁気素子１０を、マトリックス状に複数備える。図５Ａでは、マトリックスの複数の列および行のうち、一部の列および行のみを示している。
スキルミオンメモリ１００は、複数の磁気素子１０、複数のビット線９４、複数の消去線９５、複数の書込線９６、複数のワード線９７、複数のスイッチ１８１、複数のスイッチ１８２、複数のスイッチ１８３、複数のスイッチ１８４および複数の検出回路９８を備える。
書込線９６は、磁気素子１０に接続し、それぞれ対応する磁気素子１０のスキルミオン４０を生成する生成用電流を供給する。即ち、書込線９６は、スキルミオン生成線として機能する。
消去線９５は、磁気素子１０に接続し、それぞれ対応する磁気素子１０にスキルミオン４０を消去する消去用電流を供給する。即ち、消去線９５は、スキルミオン消去線として機能する。
ビット線９４は、磁気素子１０に接続し、定電流を印加することにより、それぞれ対応する磁気素子１０のスキルミオン４０の有無に応じた電圧を発生する。即ち、ビット線９４は、スキルミオン検出線として機能する。
ワード線９７は、磁気素子１０に接続し、スキルミオン４０を生成、消去および検出する磁気素子１０を選択する。本例のワード線９７は、トランジスタＴｒ１のゲート端子に接続されている。
スイッチ１８１は、それぞれのビット線９４に設ける。スイッチ１８２は、それぞれの消去線９５に設ける。スイッチ１８３は、それぞれの書込線９６に設ける。スイッチ１８４は、それぞれのワード線９７に設ける。例えば、スイッチ１８１，１８２，１８３，１８４は、ＦＥＴである。
消去線９５および書込線９６は、それぞれのスイッチを介して外部パルス電流源に接続する。当該外部パルス電流源は、共通のパルス電流源であってよい。また、外部パルス電流源は、消去線９５毎に設けてよく、複数の消去線９５に共通に設けてもよい。
検出回路９８は、ビット線９４に接続し、ビット線９４の電圧を検出する。検出回路９８は、それぞれのビット線９４に設けてよく、複数のビット線９４に共通に設けてもよい。
本例の検出回路９８は、ビット線９４の電圧を増幅して、スキルミオン４０の有無を検出する。検出回路９８は、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、増幅回路Ｃ１および電圧比較回路Ｃ２を備える。ビット線９４の電圧を入力抵抗Ｒｉｎと帰還抵抗Ｒｆの比で増幅する。電圧比較回路Ｃ２には、増幅回路Ｃ１の出力電圧および参照電圧Ｖｒｅｆの両方の電圧を入力することにより、差分電圧を増幅する。電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも大きい場合は「１」を出力する。一方、電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも小さい場合は「０」を出力する。
磁気素子１０の上流側電極１２は、対応する書込線９６に接続する。下流側電極１４は、対応する消去線９５に接続する。検出素子１５は、対応するビット線９４に接続する。いずれかの磁気素子１０にデータを書き込む場合（即ち、スキルミオン４０を生成する場合）、対応するスイッチ１８２およびスイッチ１８３をオン状態に制御し、対応する書込線９６および消去線９５を選択する。
トランジスタＴｒ１は、磁性体薄膜１１を選択するために設ける。本例のトランジスタＴｒ１は、上流側電極１２と書込線９６との間に設ける。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。リーク電流は、選択されていない磁気素子１０にスキルミオン４０を生成して誤書き込みを発生させる。また、リーク電流は選択されていない磁気素子１０のスキルミオン４０を消去して誤消去を発生させる。本例のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断でき、誤書き込み、誤消去を防止する。トランジスタＴｒ１を、上流側電極１２と書込線９６との間又は下流側電極１４と消去線９５との間の少なくとも一方に設ける。図５Ａは下流側電極１４と消去線９５との間にトランジスタＴｒ１を設けた場合を示す。
また、トランジスタＴｒ１は、下流側電極１４と消去線９５との間に設けることにより、データを読み出したい磁気素子１０の検出素子１５を選択できる。トランジスタＴｒ１により、選択していない磁気素子１０の検出素子１５と消去線９５との間の抵抗値を無限大とすることができる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。データを読み出したい磁気素子１０の該当するビット線９４を選択し、このビット線９４に定電流を流す。この選択したビット線９４の電圧はトランジスタＴｒ１がオンしている磁気素子１０の検出素子１５が示す抵抗値で決まる。選択したビット線９４に接続している他のすべての磁気素子１０はトランジスタＴｒ１がオフしているので抵抗値は無限大である。その結果、選択したビット線９４の電圧は選択した磁気素子１０のＴＭＲ素子のみの抵抗値による電圧となる。
図５Ｂは、実施例１に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、トランジスタＴｒ２をビット線９４と検出素子１５との間に設けた場合である。この場合、トランジスタＴｒ１は磁気素子１０を選択するために必要である。トランジスタＴｒ１およびトランジスタＴｒ２は、トランジスタ部の一例である。
トランジスタＴｒ１は、磁性体薄膜１１を選択するために設ける。本例のトランジスタＴｒ１は、下流側電極１４と消去線９５との間に設ける。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。これにより、本例のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。本例のスキルミオンメモリ１００は、スキルミオン４０の誤書き込み、および誤消去を防止すると同時に消費電力の増加を抑制できる。
トランジスタＴｒ２は、検出素子１５を直接選択するために設ける。この回路のトランジスタＴｒ１は検出素子１５を選択することは出来ない。トランジスタＴｒ２は、検出素子１５とビット線９４との間に設ける。トランジスタＴｒ２のゲート端子はワード線９７に接続する。トランジスタＴｒ２を設けることにより、磁性体薄膜１１の抵抗値に対する検出素子１５の感度の依存性が小さくなる。
以上の通り、トランジスタ部は、磁性体薄膜１１を選択するためのトランジスタＴｒ１を、上流側電極１２と書込線９６との間又は下流側電極１４と消去線９５との間の少なくとも一方に設ける。これにより、スキルミオンメモリ１００のリーク電流を遮断し、誤書き込み、誤消去を防止できる。トランジスタＴｒ１を上流側電極１２と書込線９６との間に設ける場合は、さらに、検出素子１５を選択することができる。磁気素子１０は1個のトランジスタＴｒ１で、リーク電流を遮断し、誤書き込みを防止しながら、スキルミオン４０の生成、消去および検出することが可能である。
図５Ａに図示したスキルミオンメモリ１００において左上の磁気素子１０にスキルミオン４０を生成、消去する場合、上の書込線９６のスイッチ１８３をオンする。左の消去線９５のスイッチ１８２をオンする。同時に上のワード線９７のスイッチ１８４をオンする。これにより上のワード線９７に電圧を供給すれば、トランジスタＴｒ１のゲートがオンする。その後、上の書込線９６にスキルミオン生成用のパルス電流を印加する。このパルス電流は左上の磁気素子１０にのみ電流が印加される。右上の磁気素子１０のトランジスタＴｒ１のゲートはオンしているが、右の消去線９５とビット線９４のスイッチ１８２とスイッチ１８１はオフしているので、右上の磁気素子１０にスキルミオン４０の生成用電流は流れない。これにより、左上の磁気素子１０にのみ生成用パルス電流が流れ、選択していない磁気素子１０にリーク電流ＩＬが流れることはない。スキルミオン４０を消去する場合も同様である。
［比較例１］
図６は、比較例１に係るスキルミオンメモリ６００の構成を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。例えば、本例のスキルミオンメモリ６００は、スイッチ１８２およびスイッチ１８４をオンすることにより、左上の磁気素子１０に生成電流Ｉｇを流す。生成電流Ｉｇは、黒塗の矢印で示している。
ここで、本例のスキルミオンメモリ６００は、生成電流Ｉｇの一部がリークする。リーク電流ＩＬを、白抜きの矢印で示す。磁性体薄膜１１は金属材料のためリーク電流ＩＬは大きい値をもつ。リーク電流ＩＬはスキルミオン４０の誤書き込み、誤消去、消費電力の増大を引き起こす原因となる。本例のスキルミオンメモリ６００は、右上、左下の磁気素子１０のリーク電流ＩＬの電流の向きがスキルミオン４０の生成方向の電流であるので、右上、左下の磁気素子１０にスキルミオン４０を生成してしまう。即ち、誤書き込みが発生する。また、右下の磁気素子１０に流れるリーク電流ＩＬの向きはスキルミオン４０の消去用電流の方向であるので、右下の磁気素子１０にスキルミオン４０が存在している場合にはスキルミオン４０を消去してしまう。即ち、誤消去が発生する。また、スキルミオンメモリ６００は、多数の磁気素子１０をマトリックス状に有する。それぞれの磁気素子１０を介してリーク電流ＩＬが生じるためスキルミオンメモリ６００全体として大きな電力を消費してしまう。
一方、実施例１に係るトランジスタＴｒ１は、上流側電極１２と書込線９６との間又は下流側電極１４と消去線９５との間の少なくとも一方に設ける。即ち、本例のトランジスタＴｒ１は、１個のスキルミオン４０を生成する磁性体薄膜１１に対してそれぞれ設けられるのに対して、スイッチ１８２，１８４は、２以上の磁性体薄膜１１に対して設けられている点で大きく相違する。これにより、実施例１のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。このように、本明細書に係るスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断することにより、誤書き込みを防止し、誤消去を防止でき、尚且つ低消費電力の優れた性能を示す。さらに、トランジスタＴｒ１は、検出素子１５を選択するトランジスタとして機能する。この結果、メモリセルを小さくでき、より高密度化できる。
［実施例２］
図７は、実施例２に係る磁気素子１０を示す模式図である。本例の磁気素子１０は、スキルミオン４０の生成を可能とする。磁気素子１０は、スキルミオン４０を用いてビット情報を保存する。例えば、磁性体薄膜１１におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例の磁気素子１０は、磁性体薄膜１１、電流経路１３、検出素子１５、非磁性絶縁体薄膜１７、電極１０００、電極１１００、コンタクトホール１２００、書込線９６、消去線９５、ワード線９７およびトランジスタＴｒ１を備える。なお、破線で示した磁場発生部２０は、磁気素子１０の構成ではない。
磁性体薄膜１１は、半導体プロセスで一般的に使用する絶縁性シリコン酸化物材料等により囲んでよい。また、磁性体薄膜１１は、非磁性材料で全方位を囲む。
電流経路１３は、磁性体薄膜１１の一面において磁性体薄膜１１の端部を含む領域を囲む。電流経路１３は、非磁性材料の非磁性絶縁体薄膜１７等を用いて磁性体薄膜１１と電気的に隔離していてもよい。本例の電流経路１３は、Ｕ字状に形成した電流回路である。Ｕ字状とは、角が丸い形状のみならず、本例のような直角を含む形状であってよい。電流経路１３は、ｘｙ平面において閉じた領域を形成しなくてよい。電流経路１３および端部１８の組み合わせが、磁性体薄膜１１の表面において閉じた領域を形成すればよい。電流経路１３は、矢印Ｃで示した向きに電流が流れる。電流がＵ字状の電流経路１３に流れることにより、磁性体薄膜１１に対して局所的な磁場を発生させる。電流経路１３は、Ｃｕ、Ｗ、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、ＴｉＮ、ＡｌＳｉ等の非磁性金属材料により形成する。本明細書において、電流経路１３に囲まれた領域が磁性体薄膜１１の端部を含む場合のＵ字状の領域を、特に端部領域Ａと呼ぶ。本例の電流経路１３は、ｘｙ平面において、磁性体薄膜１１の端部を、非磁性体薄膜側から磁性体薄膜１１側に少なくとも１回横切り、且つ、磁性体薄膜１１側から非磁性体薄膜側に少なくとも１回横切る連続した導電路を有する。これにより電流経路１３は、磁性体薄膜１１の端部を含む領域を囲む。なお、端部領域Ａにおける磁場強度をＨａとする。
電流経路１３に流れる電流Ｃは、電流経路１３に囲まれたＵ字状の領域において、磁性体薄膜１１の表面から裏面に向けて磁場（−Ｈｃ）を発生させる。この磁場の向きはｚ方向に対してマイナス方向である。電流経路１３に流れる電流が誘起する磁場の向きは、磁場発生部２０からの一様磁場Ｈの向き（ｚ軸のプラス方向）とは逆向きであるので、端部領域Ａにおいて、磁性体薄膜１１の裏面から表面の向きに弱めた磁場Ｈａが発生する。
(数３) Ｈａ＝Ｈ−Ｈｃ
この結果、端部領域Ａにスキルミオン４０を生成することができる。
スキルミオン４０を消去する場合、消去線９５から電流を流してもよい。消去線９５から電流を流すと端部領域Ａの磁場は裏面から表の向き（ｚ軸のプラス）に強度Ｈｃが発生する。磁場発生部２０からの一様磁場Ｈの向きと同じであるので、端部領域Ａにおいて、磁性体薄膜１１の裏面から表面の向きに強めた磁場Ｈａが発生する。
(数４) Ｈａ＝Ｈ＋Ｈｃ
この結果、端部領域Ａにおいてスキルミオン４０を消去できる。
電流経路１３は、磁性体薄膜１１上に形成された非磁性絶縁体薄膜と、当該非磁性絶縁体薄膜上に形成された非磁性体金属薄膜との積層構造を有してよい。この場合、電流経路１３が有する非磁性絶縁体薄膜は、検出素子１５が有する非磁性絶縁体薄膜１５１と同一の非磁性絶縁体薄膜からなってよい。例えば、電流経路１３が有する非磁性絶縁体薄膜と、非磁性絶縁体薄膜１５１は、プロセス、材料、膜厚の少なくともいずれかが同一である。電流経路１３の一端は、書込線９６に接続された電流経路上流側端部１３１である。書込線９６は第１の選択線１−Ｂ１の一例である。他端が消去線９５に接続される電流経路下流側端部１３２である。消去線９５は第１の選択線１−Ｂ２の一例である。
電流経路上流側端部１３１は、磁性体薄膜１１と電気的に接続していてよい。電流経路上流側端部１３１は、電極１１００と電気的に接続し、コンタクトホール１２００を経由して電極１０００と電気的に接続する。一例において、電極１０００，１１００は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体金属薄膜よりなる。
トランジスタＴｒ１は、電流経路上流側端部１３１と書込線９６との間もしくは電流経路下流側端部１３２と消去線９５との間に設ける。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。これにより、本例のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。即ち、トランジスタＴｒ１は、電流経路上流側端部１３１と書込線９６との間又は電流経路下流側端部１３２と消去線９５との間の少なくとも一方に設ける。
検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。検出素子１５は実施例１と同じ積層構造を有する検出素子である。本例の検出素子１５は、Ｕ字状の電流経路１３と磁性体薄膜１１の端部１８の間に設ける。スキルミオン４０の検出機能は実施例１における検出機能と同じである。検出素子１５を機能させるために磁性体薄膜１１を他方の電極として用いる。そのために磁性体薄膜１１の端部に非磁性金属の電極１０００を設ける。電極１０００は磁性体薄膜の延展部に設けてよい。磁性体薄膜１１の端部に積層する構造であってもよい。電極１０００への電気的接続のためにコンタクトホール１２００を設け、上層に電極１１００を設けてもよい。
ビット線９４は、磁気素子１０に接続し、定電流を印加することにより、それぞれ対応する磁気素子１０のスキルミオン４０の有無に応じた電圧を発生する。即ち、ビット線９４は、スキルミオン検出線として機能する。ビット線９４は、第２の選択線の一例である。
トランジスタＴｒ１は、電流経路上流側端部１３１と書込線９６との間に設けることにより、データを読み出したい磁気素子１０の検出素子１５を選択できる。トランジスタＴｒ１により、選択していない磁気素子１０の検出素子１５と書込線９６との間の抵抗値を無限大とすることができる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。
図８は、実施例２に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、Ｕ字状の電流経路１３を用いてスキルミオン４０を生成および消去する磁気素子１０を用いる点で実施例１に係るスキルミオンメモリ１００と相違する。即ち、本例の磁気素子１０は、電流誘起の局所磁場によりスキルミオン４０を生成および消去する。本例のスキルミオンメモリ１００は、磁性体薄膜端部を含むＵ字状の電流経路１３を備える。磁性体薄膜端部を含まない形状の電流経路の場合、スキルミオン４０を生成できない。本例のスキルミオンメモリ１００は、図７に示した磁気素子１０を、マトリックス状に複数備える。図８では、マトリックスの複数の列および行のうち、一部の列および行のみを示している。
スキルミオンメモリ１００は、複数の磁気素子１０、複数のビット線９４、複数の消去線９５、複数の書込線９６、複数のワード線９７、複数のスイッチ１８１、複数のスイッチ１８２、複数のスイッチ１８３、複数のスイッチ１８４および複数の検出回路９８を備える。
書込線９６は、磁気素子１０に接続し、それぞれ対応する磁気素子１０のスキルミオン４０を生成する生成用電流を供給する。即ち、書込線９６は、スキルミオン生成線として機能する。
消去線９５は、磁気素子１０に接続し、それぞれ対応する磁気素子１０にスキルミオン４０を消去する消去用電流を供給する。即ち、消去線９５は、スキルミオン消去線として機能する。
ワード線９７は、磁気素子１０に接続し、スキルミオン４０を生成、消去および検出する磁気素子１０を選択する。本例のワード線９７は、トランジスタＴｒ１のゲート端子に接続されている。
スイッチ１８１は、それぞれのビット線９４に設ける。スイッチ１８２は、それぞれの消去線９５に設ける。スイッチ１８３は、それぞれの書込線９６に設ける。スイッチ１８４は、それぞれのワード線９７に設ける。例えば、スイッチ１８１，１８２，１８３，１８４は、ＦＥＴである。
消去線９５および書込線９６は、それぞれのスイッチを介して外部パルス電流源に接続する。当該外部パルス電流源は、共通のパルス電流源であってよい。また、外部パルス電流源は、消去線９５毎に設けてよく、複数の消去線９５に共通に設けてもよい。
検出回路９８は、ビット線９４に接続し、ビット線９４の電圧を検出する。検出回路９８は、それぞれのビット線９４に設けてよく、複数のビット線９４に共通に設けてもよい。
本例の検出回路９８は、ビット線９４の電圧を増幅して、スキルミオン４０の有無を検出する。検出回路９８は、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、増幅回路Ｃ１および電圧比較回路Ｃ２を備える。ビット線９４の電圧を入力抵抗Ｒｉｎと帰還抵抗Ｒｆの比で増幅する。電圧比較回路Ｃ２には、増幅回路Ｃ１の出力電圧および参照電圧Ｖｒｅｆの両方の電圧を入力することにより、差分電圧を増幅する。電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも大きい場合は「１」を出力する。一方、電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも小さい場合は「０」を出力する。
［比較例２］
図９は、比較例２に係るスキルミオンメモリ６００の構成の一例を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。例えば、本例のスキルミオンメモリ６００は、スイッチ１８２およびスイッチ１８３をオンすることにより、磁気素子１０に生成電流Ｉｇを流す。生成電流Ｉｇは、黒塗の矢印で示している。
ここで、本例のスキルミオンメモリ６００は、生成電流Ｉｇの一部がリークする。リーク電流ＩＬを、白抜きの矢印で示す。磁性体薄膜１１は金属材料のためリーク電流ＩＬは大きい値をもつ。リーク電流ＩＬはスキルミオン４０の誤書き込み、誤消去、消費電力の増大を引き起こす原因となることは比較例１と同様である。
一方、実施例２に係るトランジスタＴｒ１は、電流経路上流側端部１３１と書込線９６との間もしくは電流経路下流側端部１３２と消去線９５の間に設ける。即ち、本例のトランジスタＴｒ１は、１個のスキルミオン４０を生成する磁性体薄膜１１に対してそれぞれ設けられるのに対して、スイッチ１８２，１８４は、２以上の磁性体薄膜１１に対して設けられている点で大きく相違する。これにより、実施例２のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。このように、本明細書に係るスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断することにより、スキルミオン４０の誤書き込み、誤消去を防止でき、低消費電力の優れた性能を有する。さらに、トランジスタＴｒ１は、検出素子１５を選択するトランジスタとして機能する。この結果、メモリセルを小さくでき、より高密度化できる。
［実施例３］
図１０は、実施例３に係る磁気素子１０の例を示す模式図である。本例の磁気素子１０は、局所熱を用いてスキルミオン４０の生成を可能とする。本例の磁気素子１０は、スキルミオン４０を用いてビット情報を保存する。例えば、磁性体薄膜１１におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例の磁気素子１０は、磁性体薄膜１１、第２の電極８２、非磁性絶縁体薄膜１７、電極１０００、電極１１００、コンタクトホール１２００、書込線９６、消去線９５、ワード線９７ならびにトランジスタＴｒ１を備える。書込線９６は第２の選択線の一例であるビット線を兼ねている。第２の電極８２は、磁性体薄膜１１の他の一面２６の上部に接して設けられた非磁性絶縁体薄膜５５と、非磁性絶縁体薄膜５５の上部に接して設けられた磁性金属薄膜８３とを有する積層構造薄膜である。検出素子は第２の電極８２が兼ねる。なお、破線で示した磁場発生部２０は、磁気素子１０の構成ではない。
磁性金属薄膜８３は、円柱状の磁性金属薄膜である。磁性金属薄膜８３の円状の断面積が磁性体薄膜１１の他の一面２６に接触する面積であり、磁性金属薄膜８３の円状断面の半径は局所熱エネルギーのスポットサイズ半径に相当する。磁性金属薄膜８３と磁性体薄膜１１との間には非磁性絶縁体薄膜５５を形成する。磁性体薄膜１１は、ｘ‐ｙ面と平行な平板である。なお、磁性金属薄膜８３は、磁性体金属薄膜であるＣｏ、Ｎｉ、Ｆｅ、または、これら磁性体金属薄膜からなる積層磁性体金属薄膜である。
なお、磁性体薄膜１１は、基準電位に設定された基準端子に接続してよい。電極１０００は、磁性体薄膜１１の他端に接続する。電極１０００は、磁性体薄膜１１の延展方向に接続してよい。コンタクトホール１２００を経由して電極１１００に接続する。電極１１００は基準電位に接続する。一例において、電極１０００，１１００は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体金属薄膜よりなる。
トランジスタＴｒ１を介して、磁性金属薄膜８３と磁性体薄膜１１との間にパルス的に電流が流れる。パルス電流が第２の電極８２における非磁性絶縁体薄膜５５を流れるときに非磁性絶縁体薄膜５５に発生するジュール熱により磁性体薄膜１１を加熱する。磁性金属薄膜８３の円状断面サイズで非磁性絶縁体薄膜５５に局所熱を発生できる。パルス的熱は熱エネルギーを制御することにより、スキルミオン４０の生成および消去を可能とする。
第２の電極８２は検出素子を兼ねる。第２の電極８２はトンネル磁気抵抗素子（ＴＭＲ素子）である。検出素子１５は実施例１と同じ積層構造を有する検出素子である。スキルミオン４０の検出機能は実施例１における検出機能と同じである。検出素子１５を機能させるために磁性体薄膜１１を他方の電極として用いる。そのために磁性体薄膜１１の端部に非磁性金属薄膜の電極１０００を設ける。電極１０００は磁性体薄膜１１の延展部に設けてよい。電極１０００への電気的接続のためにコンタクトホール１２００を設け、上層に電極１１００を設けてもよい。電極１０００あるいは電極１１００は消去線９５に接続される。
トランジスタＴｒ１は、第２の電極８２の磁性金属薄膜８３と書込線９６との間に設ける。書込線９６が第２の選択線の一例であるビット線を兼ねていることは磁気素子１０の大きな特徴である。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。これにより、本例のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。即ち、トランジスタＴｒ１は、第２の電極８２と書込線９６との間又は磁性体薄膜１１と消去線９５との間の少なくとも一方に設ける。なお、本例の書込線９６は、第１の選択線１−Ｃ１の一例である。本例の消去線９５は、第１の選択線１−Ｃ２の一例である。
また、トランジスタＴｒ１は、第２の電極８２と書込線９６との間に設けることにより、データを読み出したい磁気素子１０の検出素子１５を選択できる。トランジスタＴｒ１により、書込線９６に接続しているが、選択していない磁気素子１０の書込線９６と消去線９５との抵抗値は無限大とすることができる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。
実施例３はスキルミオン４０を生成する生成部の第２の電極８２は検出素子１５を兼ねることができる。これにより、書込線９６がビット線を兼ねることができるので配線スペースを大幅に削減できる。また磁性体薄膜１１の面積を小さくできる。この結果、実施例３は高密度のメモリ素子を実現できる。
図１１は、実施例３に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、局所熱を磁性体薄膜１１に印加することによりスキルミオン４０を生成および消去する磁気素子１０を用いる点で実施例１〜実施例２に係るスキルミオンメモリ１００と相違する。本例の磁気素子１０は、図１０で示した磁気素子１０を用いてもよい。本例の磁気素子１０は、他の実施例とスキルミオン４０を生成および消去する原理が異なるものの、基本的なリーク電流を遮断する方法および検出素子１５を選択する方法は、実施例１〜実施例２に係る場合と同様である。磁性体薄膜１１は消去線９５を経て基準電位１３００に接続する。
トランジスタＴｒ１は、磁気素子１０と書込線９６との間に設ける。また、トランジスタＴｒ１は、磁気素子１０と消去線９５との間に設けられてもよい。この場合であってもトランジスタＴｒ１は、磁気素子１０のリーク電流を遮断できる。選択した磁気素子のスキルミオン４０の検出もできる。トランジスタＴｒ１は、第２の電極８２と書込線９６との間、又は磁性体薄膜１１と消去線９５との間の少なくとも一方に設ける。
［比較例３］
図１２は、比較例３に係るスキルミオンメモリ６００の構成を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。例えば、本例のスキルミオンメモリ６００は、スイッチ１８２およびスイッチ１８４をオンすることにより、磁気素子１０に生成電流Ｉｇを流す。生成電流Ｉｇは、黒塗の矢印で示している。
ここで、本例のスキルミオンメモリ６００は、局所熱を印加する場合に流れる生成電流Ｉｇの一部がリークする。リーク電流ＩＬは、白抜きの矢印で示している。リーク電流ＩＬがスキルミオン４０の誤書き込み、誤消去、消費電力の増大を引き起こす原因となることは比較例１と同様である。局所熱を印加する場合には、リーク電流ＩＬの電流の大きさに依存して、スキルミオン４０の誤書き込み、誤消去が発生する。
一方、実施例３に係るトランジスタＴｒ１は、第２の電極８２と書込線９６との間に設ける。これにより、実施例１のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。このように、本明細書に係るスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断することにより、誤書き込み、誤消去を防止し、低消費電力の優れた性能を有する。
［実施例４］
図１３は、実施例４に係る磁気素子１０の一例を示す模式図である。本例の磁気素子１０は、スキルミオン４０の転送を可能とする。上流側電極１２と下流側電極１４との間に流す電流の方向を、スキルミオン４０を転送する方向に対して略垂直に配置した横電流配置とした磁気素子１０の構成例を示す。本例の磁気素子１０は、磁性体薄膜１１、上流側電極１２、下流側電極１４、検出素子１５、安定部１９−１、安定部１９−２、コンタクトホール１２００、書込線９６、消去線９５、ビット線９４、ワード線９７ならびにトランジスタＴｒ１を備える。磁気素子１０の磁性体薄膜１１に転送用電流を流すことで、磁性体薄膜１１におけるスキルミオン４０を磁性体薄膜１１の安定部１９−１（第１の安定部）もしくは安定部１９−２（第２の安定部）に転送および配置できる。上流側電極１２と下流側電極１４との間に流す電流の方向を、スキルミオン４０を転送する方向に対して略垂直に配置した横電流配置としていることに大きな特徴がある。本例の検出素子１５は、複数の安定部１９の１つに対応して設ける。検出素子１５が存在する磁性体薄膜１１の安定部１９−２におけるスキルミオン４０の有無が、１ビットの情報に対応する。なお、破線で示した磁場発生部２０は、磁気素子１０の構成ではない。
磁性体薄膜１１は、２個の安定部１９を有する。２個の安定部１９は、磁性体薄膜１１において上流側電極１２および下流側電極１４が挟む領域に設ける。本例の磁性体薄膜１１は、安定部１９−１および安定部１９−２を有する。安定部１９は、磁性体薄膜１１の他の領域よりも、スキルミオン４０が安定して存在可能な領域を指す。安定部１９は、例えば電流等によって外部からスキルミオン４０に力を与えなければ、スキルミオン４０がその場所にとどまる領域を指してよい。このような領域を形成するためには、下記に記載するように磁場発生部２０から発生する磁場強度を、安定部１９周辺の磁場強度より弱い磁場強度とすれば実現できる。また、安定部１９は、当該領域からスキルミオン４０を移動する場合に、何らかの障壁により隔離された領域を指してもよい。この障壁は上流側電極１２および下流側電極１４に、磁性体薄膜１１の内部に突出する凸部をもたせることにより実現できる。それぞれの安定部１９は、ｘｙ平面と平行な磁性体薄膜１１の表面において、予め定められた範囲を占める。磁気素子１０は、転送用電流によって、複数の安定部１９の間でスキルミオン４０を転送可能である。
磁性体薄膜１１の安定部１９−１および安定部１９−２に印加する磁場は、磁性体薄膜１１の他の領域に印加する磁場強度Ｈより小さい磁場Ｈａとなる。例えば、安定部１９に対向する領域の磁気モーメントの大きさが、他の領域と比べて小さくなるような磁場発生部２０を用いる。
上流側電極１２は、磁性体薄膜１１に接続する非磁性金属からなる。上流側電極１２は、磁性体薄膜１１の延展方向に接続する。本例において磁性体薄膜１１の延展方向とは、ｘｙ平面に平行な方向を指す。上流側電極１２は薄層形状を有してよい。また、上流側電極１２は、磁性体薄膜１１と同一の厚みを有してよい。
下流側電極１４は、上流側電極１２と離間して磁性体薄膜１１に接続する非磁性金属からなる。下流側電極１４は、磁性体薄膜１１の延展方向に接続する。上流側電極１２および下流側電極１４は、電圧を印加した場合にｘｙ平面とほぼ平行な方向の転送用電流を磁性体薄膜１１に流すように配置する。
上流側電極１２および下流側電極１４は、磁性体薄膜１１においてスキルミオン４０を転送するために用いられる。なお、本例における上流側電極１２および下流側電極１４の少なくとも一方は、スキルミオン４０の位置を検出する検出素子１５に電流を流す電極としても機能する。
本例の検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。検出素子１５は、少なくとも一つの安定部に位置する。本例の検出素子１５は、安定部１９−２の位置の磁性体薄膜１１の表面に接する非磁性絶縁体薄膜１５１と、磁性体金属薄膜１５２との積層構造を有する。本例では、検出素子１５を、２つの安定部１９のうち安定部１９−２にのみ設ける。
トランジスタＴｒ１は、上流側電極１２と書込線９６との間もしくは下流側電極１４と消去線９５との間に設ける。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。書込線９６は第１の選択線１−Ｄ１の例である。消去線９１は、第１の選択線１―Ｄ２の例である。
また、トランジスタＴｒ１は、上流側電極１２と書込線９６との間、もしくは下流側電極１４と消去線９５間に設けることにより、データを読み出したい磁気素子１０の検出素子１５を選択できる。このトランジスタＴｒ１により、ビット線９４に接続しているが、選択していない磁気素子１０の検出素子１５と書込線９６との間の抵抗値は無限大とすることができる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。
書込線９６は、上流側電極１２に接続する。また、書込線９６は、上流側電極１２にトランジスタＴｒ１を介して接続してもよい。書込線９６は、スキルミオン４０を移動させるための横電流を流す。書込線９６からの電流はスキルミオン４０を安定部１９−１から安定部１９−２に移動させる。安定部１９−２に存在する検出素子１５はスキルミオン４０が存在していると判断する。すなわち記憶されたデータは「１」状態となる。
消去線９５は、下流側電極１４に接続する。また、消去線９５は、下流側電極１４にトランジスタＴｒ１を介して接続してもよい。消去線９５は、スキルミオン４０を移動させるための横電流を流す。消去線９５からの電流はスキルミオン４０を安定部１９−２から安定部１９−１に移動させる。安定部１９−２に位置する検出素子１５はスキルミオン４０が存在していないと判断する。すなわち記憶されたデータはゼロ状態となる。
ビット線９４は、検出素子１５に接続し、スキルミオン４０を生成することも可能である。本例のビット線９４は、磁性体薄膜１１の安定部１９−２の部位に熱を印加することによりスキルミオン４０を生成する。また、ビット線９４は、検出素子１５に対応する安定部１９−２にスキルミオン４０が存在するか否かを検出するビット線９４として機能する。ビット線９４は、第２の選択線の一例である。
図１４は、実施例４に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、スキルミオン４０の安定部を２個もつ磁気素子１０を用いる点で実施例１から実施例３に係るスキルミオンメモリ１００と相違する。本例の磁気素子１０は、スキルミオン４０の安定部２個を有するものの、基本的なリーク電流を遮断する方法ならびに検出素子を選択する方法は、実施例１および実施例２に係る場合と同様である。
本例のトランジスタＴｒ１は、上流側電極１２と書込線９６との間に設ける。この場合のトランジスタＴｒ１は検出素子の選択としても使える。また、トランジスタＴｒ１は、下流側電極１４と消去線９５との間に設けられてもよい。
［比較例４］
図１５は、比較例４に係るスキルミオンメモリ６００を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。例えば、本例のスキルミオンメモリ６００は、スイッチ１８２およびスイッチ１８３をオンすることにより、磁気素子１０に生成電流Ｉｇを流す。生成電流Ｉｇは、黒塗の矢印で示している。
ここで、本例のスキルミオンメモリ６００は、生成電流Ｉｇの一部がリークする。リーク電流ＩＬを、白抜きの矢印で示す。磁性体薄膜１１は金属材料のためリーク電流ＩＬは大きい値をもつ。リーク電流ＩＬはスキルミオン４０の誤書き込み、誤消去、消費電力の増大を引き起こす原因となることは比較例１と同様である。
一方、実施例４に係るトランジスタＴｒ１は、上流側電極１２と書込線９６との間もしくは下流側電極１４と消去線９５との間に設ける。これにより、実施例４のスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断できる。このように、本明細書に係るスキルミオンメモリ１００は、磁気素子１０を介したリーク電流を遮断することにより、誤書き込み、誤消去を防止し、低消費電力の優れた性能を有する。さらに、トランジスタＴｒ１は、検出素子１０を選択するトランジスタとして機能する。この結果、メモリセルを小さくでき、より高密度化できる。
図１６は、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００の構成例を示す模式図である。スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００は、スキルミオンメモリ１００と、中央演算処理回路２１０とを備える。中央演算処理回路２１０は、例えばＣＭＯＳ−ＬＳＩデバイスである。中央演算処理回路２１０は、スキルミオンメモリ１００へのデータの書き込み、および、スキルミオンメモリ１００からのデータの読み出しの少なくとも一方の機能を有する。なお、スキルミオンメモリ１００は、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００が有する電界効果トランジスタの上方に積層されてもよい。
図１７は、データ処理装置３００の構成例を示す模式図である。データ処理装置３００は、スキルミオンメモリ１００と、プロセッサ３１０とを備える。プロセッサ３１０は、例えばデジタル信号を処理するデジタル回路を有する。プロセッサ３１０は、スキルミオンメモリ１００へのデータの書き込み、および、スキルミオンメモリ１００からのデータの読み出しの少なくとも一方の機能を有する。
図１８は、データ記録装置４００の構成例を示す模式図である。データ記録装置４００は、スキルミオンメモリ１００と、入出力装置４１０とを備える。データ記録装置４００は、例えばハードディスク、または、ＵＳＢメモリ等のメモリデバイスである。入出力装置４１０は、外部からスキルミオンメモリ１００へのデータの書き込み機能、および、スキルミオンメモリ１００からデータを読み出して外部に出力する機能の少なくとも一方を有する。
図１９は、通信装置５００の構成例を示す模式図である。通信装置５００は、例えば携帯電話機、スマートフォン、タブレット型端末等の、外部との通信機能を有する装置全般を指す。通信装置５００は携帯型であってよく、非携帯型であってもよい。通信装置５００は、スキルミオンメモリ１００と、通信部５１０とを備える。通信部５１０は、通信装置５００の外部との通信機能を有する。通信部５１０は、無線通信機能を有してよく、有線通信機能を有してよく、無線通信および有線通信の双方の機能を有していてもよい。通信部５１０は、外部から受信したデータをスキルミオンメモリ１００に書き込む機能、スキルミオンメモリ１００から読み出したデータを外部に送信する機能、および、スキルミオンメモリ１００が記憶した制御情報に基づいて動作する機能の少なくとも一つを有する。
以上の通り、高速、且つ、低消費電力でスキルミオン４０を生成、消去、検出できる磁気素子およびこの磁気素子を応用した不揮発性スキルミオンメモリ１００、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００、データ処理装置３００、データ記録装置４００および通信装置５００を提供することができる。
１０・・・磁気素子、１１・・・磁性体薄膜、１２・・・上流側電極、１３・・・電流経路、１４・・・下流側電極、１５・・・検出素子、１６・・・凹部、１７・・・非磁性絶縁体薄膜、１８・・・端部、１９・・・安定部、２０・・・磁場発生部、２４・・・第１の角部、２６・・・一面、４０・・・スキルミオン、５５・・・非磁性絶縁体薄膜、８２・・・第２の電極、８３・・・磁性金属薄膜、９４・・・ビット線、９５・・・消去線、９６・・・書込線、９７・・・ワード線、９８・・・検出回路、１００・・・スキルミオンメモリ、１３１・・・電流経路上流側端部、１３２・・・電流経路下流側端部、１５１・・・非磁性絶縁体薄膜、１５２・・・磁性体金属薄膜、１８１・・・スイッチ、１８２・・・スイッチ、１８３・・・スイッチ、１８４・・・スイッチ、２００・・・スキルミオンメモリ搭載中央演算処理ＬＳＩ、２１０・・・中央演算処理回路、３００・・・データ処理装置、３１０・・・プロセッサ、４００・・・データ記録装置、４１０・・・入出力装置、５００・・・通信装置、５１０・・・通信部、６００・・・スキルミオンメモリ、１０００・・・電極、１１００・・・電極、１２００・・・コンタクトホール、１３００・・・基準電位、Ｔｒ１・・・トランジスタ、Ｒｉｎ・・・入力抵抗、Ｒｆ・・・帰還抵抗、Ｃ１・・・増幅回路、Ｃ２・・・電圧比較回路、Ｖｒｅｆ・・・参照電圧、ＩＬ・・・リーク電流、Ｉｇ・・・生成電流

Claims (20)

  1. スキルミオンを生成および消去するための磁気素子をマトリックス状に配列した複数の磁気素子であって、それぞれの磁気素子は、
    前記スキルミオンが生成および消去される第１の磁性体薄膜と、
    前記スキルミオンを検出するための検出素子と、
    前記第１の磁性体薄膜および前記検出素子を選択するためのトランジスタ部と
    を備え、
    前記トランジスタ部は、第１トランジスタを備え、
    前記第１トランジスタは、前記第１の磁性体薄膜を選択するためのトランジスタと、前記検出素子を選択するためのトランジスタとを兼ねる磁気素子。
  2. 前記検出素子は、前記第１の磁性体薄膜上に形成された第１の非磁性絶縁体薄膜と、前記第１の非磁性絶縁体薄膜上に形成された第２の磁性金属薄膜との積層構造を有する
    請求項１に記載の磁気素子。
  3. 前記第１の磁性体薄膜の一端に接続した非磁性金属からなる上流側電極と、
    前記上流側電極と対向する前記第１の磁性体薄膜の他端に接続した非磁性金属からなる下流側電極と
    を備える
    請求項１又は２に記載の磁気素子。
  4. 前記第１の磁性体薄膜は、前記上流側電極および前記下流側電極が挟む端部に角部を有し、
    前記検出素子は、前記上流側電極と前記第１の磁性体薄膜の前記角部との間に設ける
    請求項３に記載の磁気素子。
  5. 前記上流側電極に接続された第１の選択線１−Ａ１と、
    前記下流側電極に接続された第１の選択線１−Ａ２と、
    を備え、
    前記トランジスタ部は、前記下流側電極と前記第１の選択線１−Ａ１との間、又は前記上流側電極と前記第１の選択線１−Ａ２との間の少なくとも一方に設ける
    請求項３に記載の磁気素子。
  6. 前記第１の磁性体薄膜の一面において、前記第１の磁性体薄膜の端部を含む端部領域を囲んで設けた電流経路を更に備え、
    前記電流経路は、前記第１の磁性体薄膜上に形成された第２の非磁性絶縁体薄膜と、前記第２の非磁性絶縁体薄膜上に形成された非磁性体金属薄膜との積層構造を有する
    請求項２に記載の磁気素子。
  7. 前記検出素子は、前記電流経路と前記第１の磁性体薄膜の前記端部との間に設ける
    請求項６に記載の磁気素子。
  8. 前記電流経路の一端および前記第１の磁性体薄膜に接続された第１の選択線１−Ｂ１と、
    前記電流経路の他端に接続された第１の選択線１−Ｂ２と、
    を備え、
    前記トランジスタ部は、前記電流経路の前記一端と前記第１の選択線１−Ｂ１との間、又は前記電流経路の前記他端と前記第１の選択線１−Ｂ２との間の少なくとも一方に設ける
    請求項６又は７に記載の磁気素子。
  9. 前記第１の非磁性絶縁体薄膜および前記第２の非磁性絶縁体薄膜は、同一の非磁性絶縁体薄膜からなる
    請求項８に記載の磁気素子。
  10. 前記第１の磁性体薄膜の第１面上に設けられた非磁性絶縁体薄膜と、前記非磁性絶縁体薄膜上に設けられた第２の金属薄膜とを有する第２の電極を備え、
    前記第１の磁性体薄膜は、前記第２の電極および前記第１の磁性体薄膜間に印加した電流に応じたジュール熱により、前記スキルミオンを生成又は消去する
    請求項１に記載の磁気素子。
  11. 前記第１の磁性体薄膜の第１面上に設けられた非磁性絶縁体薄膜と、前記非磁性絶縁体薄膜上に設けられた磁性金属薄膜とを有する積層構造薄膜は、電流に応じたジュール熱を前記第１の磁性体薄膜に発生し、且つ、前記検出素子を兼ねる
    請求項１０に記載の磁気素子。
  12. 前記第２の電極に接続された第１の選択線１−Ｃ１と、
    前記第１の磁性体薄膜に接続された第１の選択線１−Ｃ２と、
    を備え、
    前記トランジスタ部は、前記第２の電極と前記第１の選択線１−Ｃ１との間、又は前記第１の磁性体薄膜と前記第１の選択線１−Ｃ２との間の少なくとも一方に設ける
    請求項１０又は１１に記載の磁気素子。
  13. 前記第１の磁性体薄膜は、前記第１の磁性体薄膜の他の領域よりも前記スキルミオンが安定して存在する安定部を複数有し、
    上流側電極と下流側電極との間に流す電流の方向を、スキルミオンを転送する方向に対して略垂直に配置した横電流配置である磁気素子
    を備える請求項１に記載の磁気素子。
  14. 前記上流側電極に接続された第１の選択線１−Ｄ１と、
    前記下流側電極に接続された第１の選択線１−Ｄ２と、
    を備え、
    前記トランジスタ部は、前記上流側電極と前記第１の選択線１−Ｄ１との間、又は前記下流側電極と前記第１の選択線１−Ｄ２との間の少なくとも一方に設ける
    請求項１３に記載の磁気素子。
  15. 請求項１から１４のいずれか一項に記載の磁気素子と、
    前記第１の磁性体薄膜に対向して設けた、前記第１の磁性体薄膜に磁場を印加可能な磁場発生部と
    を備えるスキルミオンメモリ。
  16. 前記スキルミオンを検出するための第２の選択線の電圧を増幅し、増幅された電圧を参照電圧と比較して前記スキルミオンの有無を検出する検出回路を更に備える
    請求項１５に記載のスキルミオンメモリ。
  17. 請求項１５又は１６に記載のスキルミオンメモリと、中央情報処理演算用論理回路素子とを同一チップ内に有する
    スキルミオンメモリ搭載中央演算処理ＬＳＩ。
  18. 請求項１５又は１６に記載のスキルミオンメモリを備える
    データ記録装置。
  19. 請求項１５又は１６に記載のスキルミオンメモリを備える
    データ処理装置。
  20. 請求項１５又は１６に記載のスキルミオンメモリを備える
    データ通信装置。
JP2016225281A 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 Active JP6712804B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016225281A JP6712804B2 (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
KR1020197014368A KR102255871B1 (ko) 2016-11-18 2017-11-02 자기 소자, 스커미온 메모리, 스커미온 메모리가 장착된 중앙 처리 lsi, 데이터 기록 장치, 데이터 처리 장치, 및 데이터 통신 장치
PCT/JP2017/039829 WO2018092610A1 (ja) 2016-11-18 2017-11-02 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US16/416,317 US10658426B2 (en) 2016-11-18 2019-05-20 Magnetic element, skyrmion memory, skyrmion memory-mounted central processing LSI, data recording apparatus, data processing apparatus, and data communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225281A JP6712804B2 (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Publications (3)

Publication Number Publication Date
JP2018082124A JP2018082124A (ja) 2018-05-24
JP2018082124A5 JP2018082124A5 (ja) 2019-07-11
JP6712804B2 true JP6712804B2 (ja) 2020-06-24

Family

ID=62146595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225281A Active JP6712804B2 (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Country Status (4)

Country Link
US (1) US10658426B2 (ja)
JP (1) JP6712804B2 (ja)
KR (1) KR102255871B1 (ja)
WO (1) WO2018092610A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149191B2 (ja) * 2019-01-16 2022-10-06 株式会社アルバック ＣｏＺｎＭｎ膜の形成方法、および、ＣｏＺｎＭｎターゲット
JP2021033579A (ja) * 2019-08-22 2021-03-01 国立大学法人大阪大学 演算装置
CN116820390A (zh) * 2022-03-21 2023-09-29 中电海康集团有限公司 一种存算器件、计数器、移位累加器和存内乘加结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980990B2 (ja) * 2002-10-31 2007-09-26 株式会社東芝 磁気メモリ
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社ＱｕａｎｔｕＭａｇ Ｃｏｎｓｕｌｔａｎｃｙ Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス
SE538342C2 (sv) * 2014-04-09 2016-05-24 Nanosc Ab Spinnoscillator-anordning
EP3166138B1 (en) * 2014-07-04 2020-11-11 Riken Magnetic element, skyrmion memory, solid-state electronic device, data recording device, data processor and communication device
KR101889880B1 (ko) * 2014-08-07 2018-09-20 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 저장 매체 및 데이터 기록 장치
EP3190627B1 (en) 2014-09-02 2021-05-05 Riken Magnetic element, skyrmion memory, skyrmion memory device, solid-state electronic device, data recording device, data processing device, and data communication device
JP2016052697A (ja) 2014-09-03 2016-04-14 インターマン株式会社 人型ロボット
EP3196944B1 (en) * 2014-09-04 2021-05-05 Riken Magnetic element and skyrmion memory
FR3025655B1 (fr) * 2014-09-09 2016-10-14 Thales Sa Systeme de generation de skyrmions
KR102062369B1 (ko) 2014-10-28 2020-01-03 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
KR101878418B1 (ko) * 2014-11-06 2018-07-13 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
KR102006671B1 (ko) * 2014-11-27 2019-08-02 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
WO2017024253A1 (en) * 2015-08-05 2017-02-09 The Regents Of The University Of California Ground state artificial skyrmion lattices at room temperature
JP5985728B1 (ja) 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
US10593389B2 (en) * 2016-03-01 2020-03-17 Virginia Commonwealth University Switching skyrmions with VCMA/electric field for memory, computing and information processing
JP6206688B2 (ja) * 2016-05-11 2017-10-04 セイコーエプソン株式会社 熱サイクル装置
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
WO2018204755A1 (en) * 2017-05-04 2018-11-08 Massachusetts Institute Of Technology Methods and apparatus for making magnetic skyrmions

Also Published As

Publication number Publication date
KR102255871B1 (ko) 2021-05-24
WO2018092610A1 (ja) 2018-05-24
JP2018082124A (ja) 2018-05-24
US10658426B2 (en) 2020-05-19
US20190267427A1 (en) 2019-08-29
KR20190065441A (ko) 2019-06-11

Similar Documents

Publication Publication Date Title
US6633498B1 (en) Magnetoresistive random access memory with reduced switching field
US10141068B2 (en) Magnetic element, skyrmion memory, skyrmion memory-device, solid-state electronic device, data-storage device, data processing and communication device
KR102099068B1 (ko) 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
US6545906B1 (en) Method of writing to scalable magnetoresistance random access memory element
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US9129692B1 (en) High density magnetic random access memory
JP2007503670A (ja) 多状態磁気ランダムアクセスメモリセル
JP6637429B2 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置
JP6712804B2 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US9620189B2 (en) Magnetic memory
US10170689B2 (en) Semiconductor device
WO2018092611A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US7206223B1 (en) MRAM memory with residual write field reset
JP2007317797A (ja) 磁気メモリ
US10375698B2 (en) Memory system
JP2004172156A (ja) 磁気記憶素子及びその記録方法、並びに磁気記憶装置
JP2008218736A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200519

R150 Certificate of patent or registration of utility model

Ref document number: 6712804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250